標記結構的形成方法與流程

2023-06-09 15:58:11 1

本發明涉及半導體製造技術領域，尤其涉及一種標記結構的形成方法。

背景技術：

現有的半導體的製作過程中，在晶圓上製作半導體器件之前，需對晶圓進行布局設計，將晶圓劃分為若干單元區(die)和位於單元區之間的切割道(scribelane)。其中，所述單元區用於後續形成半導體器件，切割道用於在半導體器件製作完成時，作為封裝階段單元區(die)分割時的切割線。

晶圓表面的單元區和切割道的劃分，是通過光刻工藝將掩模板上的圖形複製到晶圓表面實現的，具體方法包括：採用旋塗工藝在晶圓上形成光刻膠層；對該光刻膠層進行熱處理後置於曝光設備中，通過曝光工藝對所述光刻膠層進行曝光，將掩模板上的圖案轉移到光刻膠層中；接著對曝光後的光刻膠層進行曝光後熱處理，並通過顯影工藝進行顯影，在光刻膠層中形成光刻圖案。

在設計用於劃分晶圓表面的單元區和切割道的光刻版圖時，通常將光刻對準標記(alignmentmark)和套刻測量標記(overlaymark)等光刻工藝中所需要用到的光刻圖形形成在切割道。

在現有技術中，由於光刻工藝中的對準精度、晶圓偏移或聚焦精度等因素的影響，會使光刻膠在套刻曝光的過程中，發生偏移、旋轉、縮放或正交等方面的問題。因此，需要使用套刻測量標記對形成於同一層光刻膠上的不同單元區之間的曝光誤差進行測量，或者對形成於不同層的光刻膠上，位於同一位置的單元區之間的曝光誤差進行測量，從而了解晶圓的套刻精度。

然而，對於以不同光刻膠形成於同一位置的套刻標記來說，存在清晰度差異，從而對於套刻精度的檢測造成妨礙，無法滿足不斷發展的生產需求。

技術實現要素：

本發明解決的問題是提供一種標記結構的形成方法，所形成的標記結構 更清晰，有利於提高標記檢測精度。

為解決上述問題，本發明提供一種標記結構的形成方法，包括：提供襯底，所述襯底包括器件層、位於器件層表面的介質層、以及位於介質層表面的掩膜層，所述襯底包括標記區和器件區，所述標記區包括第二標記區以及包圍所述第二標記區的第一標記區；採用第一刻蝕工藝刻蝕部分所述掩膜層直至暴露出所述介質層，在器件區內形成第一開口，在第一標記區內形成第一標記，並在第二標記區形成標記開口，所述第一開口和標記開口的底部高於器件層表面，所述標記開口至少暴露出第二標記區的部分介質層；採用第二刻蝕工藝刻蝕第一開口底部和標記開口底部的介質層，在第一開口底部形成暴露出器件層的第二開口，在所述標記開口底部的介質層內形成第二標記；在所述第一開口和第二開口內形成導電結構。

可選的，所述第一標記包括若干第一標記凹槽。

可選的，若干第一標記凹槽圍繞所述第二標記區均勻分布。

可選的，所述第一標記凹槽的數量為4個，所述第一標記凹槽頂部的圖形為條形，且所述4個條形的第一標記凹槽圍繞第二標記區呈四邊形。

可選的，所述第一標記凹槽、標記開口和第一開口的形成步驟包括：在所述掩膜層表面形成第一圖形層，所述第一圖形層暴露出需要形成第一標記凹槽、標記開口和第一開口的掩膜層表面；以所述第一圖形層為掩膜，採用第一刻蝕工藝刻蝕所述掩膜層和部分介質層，形成第一標記凹槽、標記開口和第一開口；在刻蝕所述掩膜層和部分介質層之後，去除所述第一圖形層。

可選的，所述第一標記包括若干第一標記凸部。

可選的，若干第一標記凸部圍繞所述第二標記區均勻分布。

可選的，所述第一標記凸部的數量為4個，所述第一標記凸部頂部的圖形為條形，且所述4個條形的第一標記凸部圍繞第二標記區呈四邊形。

可選的，所述第一標記凸部、標記開口和第一開口的形成步驟包括：在所述掩膜層表面形成第一圖形層，所述第一圖形層完全暴露出第二標記區的掩膜層表面、並暴露出第一標記區和器件區部分掩膜層表面，且所述第一圖 形層在第一標記區覆蓋需要形成第一標記凸起的掩膜層表面；以所述第一圖形層為掩膜，採用第一刻蝕工藝刻蝕所述掩膜層和部分介質層，形成第一標記凸起、標記開口和第一開口；在刻蝕所述掩膜層和部分介質層之後，去除所述第一圖形層。

可選的，所述標記開口延伸至第一標記區，並以所述第一標記凸起為側壁。

可選的，所述第一圖形層包括圖形化的光刻膠層。

可選的，所述第二標記包括若干第二標記凹槽。

可選的，若干第二標記凹槽圍繞所述第二標記區的中心點均勻分布。

可選的，所述第二標記凹槽的數量為4個，所述第二標記凹槽頂部的圖形為條形，且所述4個條形的第二標記凹槽圍繞第二標記區的中心點呈四邊形。

可選的，所述第二標記凹槽和第二開口的形成步驟包括：在所述掩膜層表面形成第二圖形層，所述第二圖形層暴露出需要形成第二標記凹槽和第二開口的介質層表面；以所述第二圖形層為掩膜，採用第二刻蝕工藝刻蝕所述介質層，形成第二標記凹槽和第二開口；在刻蝕所述掩膜層和部分介質層之後，去除所述第二圖形層。

可選的，所述第二圖形層包括圖形化的光刻膠層。

可選的，所述第一刻蝕工藝對所述掩膜層的刻蝕速率大於所述第二刻蝕工藝對所述掩膜層的刻蝕速率。

可選的，所述介質層包括位於器件層表面的阻擋層、位於阻擋層表面的第一介質材料層、以及位於第一介質材料層表面的第二介質材料層。

可選的，所述阻擋層的材料為含氮材料；所述第一介質材料層的材料為超低k介質材料，所述超低k介質材料的介電係數小於2.5；所述第二介質材料層的材料為正矽酸乙酯；所述掩膜層的材料為氮化鈦。

可選的，所述器件層內包括導電層；所述第二開口底部暴露出所述導電層。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的形成方法中，在採用第一刻蝕工藝刻蝕掩膜層以暴露出介質層時，不僅在器件區內形成第一開口，在第一標記區內形成第一標記，還同時在第二標記區內形成標記開口。由於所述第一刻蝕工藝用於刻蝕掩膜層，因此所述第一刻蝕工藝對於掩膜層的刻蝕速率較高，不僅能夠使第一開口的底部暴露出介質層表面，同時形成的標記開口底部也能夠暴露出介質層表面。所述標記開口為後續在第二標記區內形成第二標記打開了工藝窗口。由於所述第二刻蝕工藝用於刻蝕第一開口底部的介質層以暴露出器件層表面，因此所述第二刻蝕工藝對於介質層的刻蝕速率較大，而對掩膜層的刻蝕速率較小，由於第二標記區內的標記開口也暴露出至少部分介質層，因此所述第二刻蝕工藝能夠同時在第二標記區暴露出的介質層內刻蝕足夠深的深度，使所形成的第二標記的圖形清晰。因此，以所形成的第一標記和第二標記進行套刻精度檢測，能夠精確獲得所述第一開口和第二開口之間的相對偏移量，從而對於工藝改進提供有效的輔助條件。

附圖說明

圖1至圖4是一種套刻標記結構的形成過程的結構示意圖；

圖5至圖9是本發明一實施例的標記結構形成過程的結構示意圖；

圖10至圖14是本發明另一實施例的標記結構的形成過程的剖面結構示意圖。

具體實施方式

如背景技術所述，對於以不同光刻膠形成於同一位置的套刻標記來說，存在清晰度差異，從而對於套刻精度的檢測造成妨礙。

請參考圖1至圖4，圖1至圖4是一種套刻標記結構的形成過程的結構示意圖。

請參考圖1，所述襯底100包括器件層101、位於器件層101表面的介質層102、以及位於介質層102表面的掩膜層103，所述襯底100包括標記區110和器件區120。

請參考圖2，採用第一刻蝕工藝刻蝕所述掩膜層103直至暴露出所述介質層102，在器件區120內形成第一開口121，在標記區110內形成第一標記溝槽111。所述第一標記溝槽111包括4個條形溝槽，且4個條形溝槽圍繞成四邊形。

請參考圖3和圖4，圖4是圖3標記區110的俯視結構，採用第二刻蝕工藝刻蝕標記區110的掩膜層103和第一開口121底部的部分介質層102，在第一開口121底部形成暴露出器件層101的第二開口122，在所述第一標記溝槽111包圍的區域內形成第二標記溝槽112。

所述第一標記溝槽111和第二標記溝槽112為套刻標記結構。其中，所述第一標記溝槽111用於定義第一開口121的位置，所述第二標記溝槽112用於定義第二開口122的位置。通過檢測所述第一標記溝槽111和第二標記溝槽112之間的相對位置，能夠獲取第一開口121相對於第二開口122的偏移量，繼而能夠針對所獲得的偏移量對工藝進行改進。

所形成的第一開口121和第二開口122用於形成與器件層101電連接的導電結構，而所述導電結構的形成過程適於較小器件尺寸的半導體製程。由於需要使所述第二開口122暴露出所述器件層101表面，以實現導電結構與器件層之間的電連接，因此，所形成的第一開口121需要與所述器件層101對準，且所形成的第二開口122需要與所述器件層101對準。

然而，在所述第一刻蝕工藝或第二刻蝕工藝之後，容易引起掩膜層103與介質層102之間或介質層102與器件層101的應力釋放，繼而造成所形成的第一開口121和第一標記溝槽111的位置發生偏移，從而導致後續形成的第二開口122的位置相對於第一開口121或器件層101不準確。

然而，由於首先形成所述第一開口121，且所述第一開口121底部不暴露出所述器件層101，因此，所述第二開口122的位置需要通過所述第一開口121的位置來確定。一旦所述第一開口121相對於器件層101發生偏移，在所述第二開口122相對於第一開口121也發生偏移的基礎上，所述第二開口122相對於器件層101的偏移量將更大，極易造成所述第二開口122底部無法準確暴露出所述器件層101。因此，所述導電結構的製造過程中，不允許器件層 101、第二開口122和第一開口121向一個方向逐層偏移。

為了保證在所述導電結構的製造過程中，第二開口122的位置相對於第一開口121和器件層101更為精確，需要通過套刻精度檢測來對工藝製程進行調整。具體的，通過對第一標記溝槽111和第二標記溝槽112之間相對位置的偏移量進行精確檢測，來確定第一開口121和第二開口122之間相對位置的偏移情況，以此進一步改進工藝。因此，對於形成第一開口121和第二開口122的套刻精度檢測的要求更高。

所述第一刻蝕工藝用於刻蝕所述掩膜層103和部分介質層102，以形成第一開口121，因此，所述第一刻蝕工藝對於掩膜層103和介質層102的刻蝕速率均較大，因此，所形成的第一標記溝槽111的深度較深，所述第一標記溝槽111的底部能夠低於介質層102表面。然而，由於所述第二刻蝕工藝用於刻蝕所述第一開口121底部的介質層102，因此，所述第二刻蝕工藝對於介質層102的刻蝕速率大於對掩膜層103的刻蝕速率，導致所述第二刻蝕工藝在標記區110形成的第二標記溝槽112深度較淺，甚至無法刻穿所述掩膜層103以暴露出介質層102。因此，所形成的第二標記溝槽112圖形模糊，尤其是在後續採用化學機械拋光工藝去除所述掩膜層103之後，將完全去除所述第二標記溝槽112，從而無法對所述第二標記溝槽112和第一標記溝槽111進行套刻精度檢測，從而對工藝製程造成了妨礙。

為了解決上述問題，本發明提供一種標記結構的形成方法，包括：提供襯底，所述襯底包括器件層、位於器件層表面的介質層、以及位於介質層表面的掩膜層，所述襯底包括標記區和器件區，所述標記區包括第二標記區以及包圍所述第二標記區的第一標記區；採用第一刻蝕工藝刻蝕部分所述掩膜層直至暴露出所述介質層，在器件區內形成第一開口，在第一標記區內形成第一標記，並在第二標記區形成標記開口，所述第一開口和標記開口的底部低於介質層底部表面、且高於器件層表面，所述標記開口至少暴露出第二標記區的部分介質層；採用第二刻蝕工藝刻蝕第一開口底部和標記開口底部的介質層，在第一開口底部形成暴露出器件層的第二開口，在所述標記開口底部的介質層內形成第二標記；在所述第一開口和第二開口內形成導電結構。

其中，在採用第一刻蝕工藝刻蝕掩膜層以暴露出介質層時，不僅在器件 區內形成第一開口，在第一標記區內形成第一標記，還同時在第二標記區內形成標記開口。由於所述第一刻蝕工藝用於刻蝕掩膜層，因此所述第一刻蝕工藝對於掩膜層的刻蝕速率較高，不僅能夠使第一開口的底部低於介質層表面、且高於器件層表面，同時形成的標記開口底部也能夠於介質層表面、且高於器件層表面。所述標記開口為後續在第二標記區內形成第二標記打開了工藝窗口。由於所述第二刻蝕工藝用於刻蝕第一開口底部的介質層以暴露出器件層表面，因此所述第二刻蝕工藝對於介質層的刻蝕速率較大，而對掩膜層的刻蝕速率較小，由於第二標記區內的標記開口也暴露出至少部分介質層，因此所述第二刻蝕工藝能夠同時在第二標記區暴露出的介質層內刻蝕足夠深的深度，使所形成的第二標記的圖形清晰。因此，以所形成的第一標記和第二標記進行套刻精度檢測，能夠精確獲得所述第一開口和第二開口之間的相對偏移量，從而對於工藝改進提供有效的輔助條件。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。

圖5至圖9是本發明一實施例的標記結構形成過程的結構示意圖。

請參考圖5，提供襯底200，所述襯底200包括器件層210、位於器件層210表面的介質層220、以及位於介質層220表面的掩膜層230，所述襯底200包括標記區和器件區240，所述標記區包括第二標記區260以及包圍所述第二標記區260的第一標記區250。

所述標記區用於形成套刻標記，所述套刻標記用於檢測後續形成的第一開口和第二開口之間的相對偏移量。所述器件區240用於形成半導體器件，所述半導體器件能夠構成晶片電路。所述襯底200還包括若干呈陣列排布的單元區以及位於單元區之間的切割道區，所述單元區用於形成單個晶片；所述切割道區為後續切割所述襯底200的位置，通過切割所述切割道區，能夠使若干單元區相互獨立，形成獨立的晶片。所述器件區240位於所述單元區內，所述標記區位於所述切割道內，後續在所述標記區形成套刻標記之後，在對所述切割道區進行切割時，能夠去除所述套刻標記。

在本實施例中，所述襯底200還包括基底，所述器件層210位於所述基 底表面；所述器件層210內包括導電層211，且所述器件層210暴露出所述導電層211表面。

所述基底包括矽襯底、矽鍺襯底、碳化矽襯底、絕緣體上矽襯底、絕緣體上鍺襯底、玻璃襯底或iii-v族化合物襯底(例如氮化鎵襯底或砷化鎵襯底等)。

所述器件層210包括位於所述基底表面的器件結構。所述器件結構包括：電晶體的柵極結構、熔絲結構、電阻、電容、電感中的一種或多種。

所述器件層210還包括絕緣層；所述絕緣層位於所述基底表面，並且覆蓋所述器件結構，所述絕緣層的材料為氧化矽、氮化矽、氮氧化矽、低k介質材料、超低k介質材料中的一種或多種。

所述器件層210還包括電互連結構；所述電互連結構位於所述基底表面或器件結構表面，所述電互連結構用於使器件結構之間或器件結構與基底之間實現電互連。所述電互連結構的材料包括金屬或金屬化合物，例如銅、鎢、鋁、鈦、捏、氮化鈦和氮化鉭中的一種或多種組合。所述電互連結構包括：位於基底表面或器件結構表面的導電插塞、以及形成於導電插塞頂部的導電層211，所述導電層211用於使導電插塞之間實現電連接；所述導電插塞和導電層能夠為單層結構或多層重疊結構。

在另一實施例中，所述襯底為基底，在所述基底內形成所述導電層，所述基底的表面暴露出所述導電層。所述導電層能夠形成於所述基底內的離子摻雜區表面，後續形成的導電結構位於所述導電層表面，用於對所述離子摻雜區施加偏壓。此外，所述導電層還能夠與矽通孔結構(tsv，throughsiliconvia)連接。

在本實施例中，所述介質層220包括位於器件層210表面的阻擋層221、位於阻擋層221表面的第一介質材料層222、以及位於第一介質材料層222表面的第二介質材料層223。

所述阻擋層221的材料為含氮材料；所述第一介質材料層222的材料為超低k(ultra-lowk，簡稱ulk)介質材料，所述超低k介質材料的介電係數小於2.5；所述第二介質材料層223的材料為正矽酸乙酯(teos)；所述掩 膜層230的材料為氮化鈦。

首先，所述阻擋層221的材料與所述第一介質材料層222不同，因此所述阻擋層221與第一介質材料層222之間具有刻蝕選擇性，因此，所述阻擋層221能夠在後續的第二刻蝕工藝中作為刻蝕停止層。

其次，由於所述第一介質材料層222的材料為超低k介質材料，所述超低k介質材料內部為多孔狀態，使得外界的汙染和水汽容易穿過所述介質層並對所述電互連結構造成侵蝕，因此，需要在形成第一介質材料層222之前，在所述器件層210表面形成阻擋層221。由於所述阻擋層221的密度高於所述第一介質材料層222的密度，因此，能夠阻擋外界的汙染或水汽直接接觸所述器件層210。

所述阻擋層221的材料為氮化矽或碳氮化矽；所述阻擋層221的厚度為200埃～500埃；所述阻擋層221的形成工藝為化學氣相沉積工藝或原子層沉積工藝。在本實施例中，所述阻擋層221的材料為碳氮化矽。

所述第一介質材料層222的材料為超低k介質材料；所述第一介質材料層222的形成步驟包括：在所述在阻擋層表面形成種子層；在種子層表面形成體介質層。所述種子層的材料為sico，所形成的體介質層的材料為基於sico材料形成的多孔sicoh材料。

所述第二介質材料層223的材料硬度和密度高於所述第一介質材料層222，所述第二介質層223能夠作為所述第一介質材料層222與掩膜層230之間的過渡層，用於增強所述掩膜層230與第一介質層222之間的結合強度。而且，所述第二介質層223有利於在後續去除掩膜層223的平坦化工藝中，維持表面形貌的穩定，避免所述平坦化工藝對介質層表面造成過多損傷。

所述第二介質材料層223的形成工藝為化學氣相沉積工藝，所述化學氣相沉積工藝的前驅體為正矽酸乙酯，所述正矽酸乙酯能夠通過塗布工藝形成於第一介質材料層222表面，並在含氧氣氛中進行氧化，以形成氧化矽材料。

所述掩膜層230用於作為後續在器件區240的介質層220內刻蝕形成第一開口的硬掩膜。在本實施例中，所述掩膜層230的材料為氮化鈦。在其它實施例中，所述掩膜層230的材料還能夠為氮化鉭、鈦、鉭中的一種或多種； 所述掩膜層230的形成工藝為化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

在一實施例中，在形成所述掩膜層230之前，還包括在所述介質層220表面形成界面層，所述界面層的材料為氧化矽，所述界面層用於增強掩膜層230與介質層220之間的結合強度。

請參考圖6和圖7，圖7是圖6中標記區的俯視結構示意圖，採用第一刻蝕工藝刻蝕部分所述掩膜層230直至暴露出所述介質層220，在器件區240內形成第一開口241，在第一標記區250內形成第一標記，並在第二標記區260形成標記開口261，所述第一開口241和標記開口261的底部高於器件層240表面，所述標記開口261至少暴露出第二標記區260的部分介質層220。

所述第一刻蝕工藝用於在器件區240的介質層220內形成第一開口241，所述第一開口241用於形成部分導電結構。所述第一開口241的底部低於介質層220表面、高於器件層240表面，所述第一開口241用於形成電互連層；後續在所述第一開口241底部形成暴露出導電層211的第二開口之後，所述第二開口用於形成使所述導電層211與所述電互連層相連的導電插塞；由所述導電插塞和所述電互連層構成導電結構。

在形成所述第一開口241的同時，在所述第一標記區250內形成第一標記，則所述第一標記與所述第一開口241的具有相對固定的位置關係。在後續於第一開口241底部形成第二開口的同時，在第二標記區260內形成第二標記，則能夠通過所述第一標記與第二標記的相對位置，獲知所述第二開口相對於第一開口241的偏移量，由此能夠為改進工藝提供條件。

在本實施例中，所述第一標記包括若干第一標記凹槽251，而且，若干第一標記凹槽251圍繞所述第二標記區260均勻分布。

在本實施例中，所述第一標記凹槽251的數量為4個，所述第一標記凹槽251頂部的圖形為條形，且所述4個條形的第一標記凹槽251圍繞第二標記區260呈四邊形。本實施例中，4個第一標記凹槽251頂部的條形圖形長度相同，所述第一標記凹槽251圍繞成正方形。此外，所述第一標記凹槽251的側壁垂直於掩膜層230。

所述第一標記凹槽251、標記開口261和第一開口241的形成步驟包括：在所述掩膜層230表面形成第一圖形層201，所述第一圖形層201暴露出需要形成第一標記凹槽251、標記開口261和第一開口241的掩膜層230表面；以所述第一圖形層201為掩膜，採用第一刻蝕工藝刻蝕所述掩膜層230和部分介質層220，形成第一標記凹槽251、標記開口261和第一開口241；在刻蝕所述掩膜層230和部分介質層220之後，去除所述第一圖形層201。

在本實施例中，所述第一圖形層201包括圖形化的光刻膠層；所述第一圖形層201的形成步驟包括：在所述掩膜層230表面塗布第一光刻膠膜；對所述第一光刻膠膜進行曝光、顯影以及固膠工藝，使所述第一光刻膠膜圖形化為第一圖形層201。在其它實施例中，所述第一圖形層201還能夠採用納米壓印(nano-imprint)工藝或自組裝(self-assemble)工藝形成。

所述第一刻蝕工藝為各向異性的幹法刻蝕工藝，用於刻蝕第一圖形層201暴露出的掩膜層230、以及部分介質層220；所述各向異性的幹法刻蝕工藝的參數包括：刻蝕氣體包括碳氟氣體、o2和載氣，刻蝕氣體的流量為50sccm～1000sccm，氣體壓力為1mtorr～50mtorr，偏置電壓為10v～800v，功率為100w～800w，溫度為40℃～200℃；所述碳氟氣體包括cf4、c3f8、c4f8、ch2f2、ch3f和chf3中的一種或多種；所述載氣為ar、he和n2中的一種或幾種。

其中，通過調節碳氟氣體中的碳氟比，能夠對刻蝕選擇性進行調節，使得所述第一刻蝕工藝能夠對所述掩膜層230和所述介質層220均具有較高的刻蝕速率。

在所述第一刻蝕工藝在器件區240形成第一開口241、在第一標記區250形成第一標記開口251的同時，還在所述第二標記區260形成標記開口261。所述第二標記區260後續用於形成第二標記，所述第二標記與後續形成於第一開口241底部的第二開口之間具有相對固定的位置關係，因此，通過對所述第二標記與第一標記進行套刻精度檢測，能夠獲知所述第二開口相對於第一開口241的偏移量。

由於後續形成第二開口的第二刻蝕工藝用於刻蝕第一開口241底部的介 質層220，因此所述第二刻蝕工藝對於介質層220的刻蝕速率高於第一刻蝕工藝對介質層220的刻蝕速率，相應的，所述第二刻蝕工藝對於掩膜層230的刻蝕速率減小。為了保證後續的第二刻蝕工藝能夠在介質層220內形成第二標記，在所述第一刻蝕工藝中，即在第二標記區260內形成暴露出至少部分介質層220的標記開口261。

在本實施例中，所述標記開口261的底部低於所述介質層220表面、高於所述器件層210表面；而且，所述標記開口261暴露出第二標記區260的部分介質層220，所述第二開口261所暴露出的區域大於後續需要形成第二標記的對應區域，以保證後續能夠在標記開口261底部的介質層220內形成第二標記。

在本實施例中，所述標記開口261的頂部圖形為正方形，且所述正方形的邊長範圍為0.02微米～0.03微米；在一實施例中，所述正方形的邊長為0.025微米。

在其它實施例中，所述標記開口261還能夠完全暴露出第二標記區260的介質層220。

請參考圖8和圖9，圖9是圖8中標記區的俯視結構示意圖，採用第二刻蝕工藝刻蝕第一開口241底部和標記開口261底部的介質層220，在第一開口241底部形成暴露出器件層210的第二開口242，在所述標記開口261底部的介質層220內形成第二標記。

所述第二刻蝕工藝用於在第一開口241底部形成暴露出導電層211的第二開口242，所述第二開口242用於形成部分導電結構。所述第二開口242用於形成導電插塞，所述導電插塞用於使形成於第一開口241內的電互連層與所述導電層211之間實現電連接。

在形成所述第二開口242的同時，在所述標記開口261底部的介質層220內形成第二標記，則所述第二標記與所述第二開口242的具有相對固定的位置關係。通過所述第一標記與第二標記進行套刻標記檢測，能夠獲知所述第二開口242相對於第一開口241的偏移量。

所述第二標記261包括若干第二標記凹槽262，而且，若干第二標記凹槽 262圍繞所述第二標記區260的中心點均勻分布。

在本實施例中，所述第二標記凹槽262的數量為4個，所述第二標記凹槽262頂部的圖形為條形，且所述4個條形的第二標記凹槽262圍繞第二標記區260的中心點呈四邊形。本實施例中，4個第二標記凹槽262頂部的條形圖形長度相同，所述第二標記凹槽262圍繞成正方形。此外，所述第二標記凹槽262的側壁垂直於器件層210表面。

所述第二標記凹槽262和第二開口242的形成步驟包括：在所述掩膜層230和部分介質層220表面形成第二圖形層202，所述第二圖形層202暴露出需要形成第二標記凹槽262和第二開口242的介質層220表面；以所述第二圖形層202為掩膜，採用第二刻蝕工藝刻蝕所述介質層220，形成第二標記凹槽262和第二開口242；在刻蝕所述掩膜層230和部分介質層220之後，去除所述第二圖形層202。

在本實施例中，所述第二圖形層202包括圖形化的光刻膠層；在形成所述圖形化的光刻膠層之前，還能夠在所述掩膜層230和介質層220表面形成抗反射層；所述圖形化層的光刻膠層形成於所述抗反射層表面。所述圖形化層的光刻膠層的形成步驟包括：在所述掩膜層230和介質層220上塗布第二光刻膠膜；對所述第二光刻膠膜進行曝光、顯影以及固膠工藝，使所述第二光刻膠膜圖形化。在其它實施例中，所述第二圖形層202還能夠採用納米壓印(nano-imprint)工藝或自組裝(self-assemble)工藝形成。

所述第二刻蝕工藝為各向異性的幹法刻蝕工藝，用於刻蝕第二圖形層202暴露出的介質層220，直至暴露出導電層211表面為止；所述各向異性的幹法刻蝕工藝的參數包括：刻蝕氣體包括碳氟氣體、o2和載氣，刻蝕氣體的流量為50sccm～1000sccm，氣體壓力為1mtorr～50mtorr，偏置電壓為10v～800v，功率為100w～800w，溫度為40℃～200℃；所述碳氟氣體包括cf4、c3f8、c4f8、ch2f2、ch3f和chf3中的一種或多種；所述載氣為ar、he和n2中的一種或幾種。

其中，通過調節碳氟氣體中的碳氟比，能夠對刻蝕選擇性進行調節。由於所述第二刻蝕工藝用於刻蝕所述介質層220直至暴露出導電層211表面為 止，因此，相較於第一刻蝕工藝，所述第二刻蝕工藝對於介質層220的刻蝕深度更大，因此需要通過調節刻蝕氣體中的碳氟比，使第二刻蝕工藝對於介質層220的刻蝕速率增大，相應的，所述第二刻蝕工藝對於掩膜層230的刻蝕速率降低，即所述第二刻蝕工藝對所述掩膜層230的刻蝕速率低於第一刻蝕工藝對所述掩膜層230的刻蝕速率。

由於所述第二標記開口262與所述第二開口242之間具有相對固定的位置關係，因此，通過對所述第二標記開口262與第一標記開口251進行套刻精度檢測，能夠獲知所述第二開口242相對於第一開口241的偏移量。

在本實施例中，在所述第二刻蝕工藝之後，還包括在所述第一開口241和第二開口242內形成導電結構。

在形成所述導電結構之前，還包括對所述第一標記和第二標記進行套刻標記檢測。

所述導電結構的形成步驟包括：在所述掩膜層230表面和所述第一開口241和第二開口242內形成導電材料膜，所述導電材料膜填充滿所述第一開口241和第二開口242；平坦化所述導電材料膜直至暴露出所述介質層220表面為止。

所述平坦化工藝能夠為化學機械拋光工藝(cmp)；在平坦化所述導電材料膜之後，還包括平坦化所述掩膜層230，以暴露出介質層220表面。在本實施例中，由於所述第一標記凹槽251和第二標記凹槽262的底部均低於所述介質層220，在所述平坦化工藝之後，所述第一標記凹槽251和第二標記凹槽262依舊清晰，從而能夠使套刻精度檢測結果精確。

在一實施例中，在形成所述導電材料膜之前，還能夠在所述標記區的掩膜層230表面、以及標記開口261、第一標記凹槽251和第二標記凹槽262內形成第三圖形層，所述第三條形層暴露出器件區240。所述第三圖形層的材料為透明材料。

本實施例中，所述導電結構的材料包括銅，形成所述導電結構的工藝為銅電鍍(ecp)工藝。所述導電材料膜的形成步驟包括：在所述掩膜層230表面和所述第一開口241和第二開口242的內壁表面形成種子層；採用電鍍 工藝在所述種子層表面形成導電層，直至所述導電層填充滿所述第一開口241和第二開口242為止。

所述種子層的材料為導電材料，所述導電材料為銅、鎢、鋁、銀、鈦、鉭、氮化鈦、氮化鉭中的一種或多種組合；所述種子層除了在電鍍工藝中導電之外，還能夠作導電結構與介質層220之間的阻擋層，避免導電結構內的金屬原子向介質層220內擴散；所述種子層的形成工藝為化學氣相沉積工藝、物理氣相沉積工藝或原子層沉積工藝。

圖10至圖14是本發明另一實施例的標記結構的形成過程的剖面結構示意圖。

請參考圖10，提供襯底300，所述襯底包括器件層310、位於器件層310表面的介質層320、以及位於介質層320表面的掩膜層330，所述襯底300包括標記區和器件區340，所述標記區包括第二標記區350以及包圍所述第二標記區350的第一標記區360。

器件區340、第一標記區360和第二標記區350的位置和形狀如前述實施例所述，在此不做贅述。

所述襯底300、器件層310、介質層320、掩膜層330的材料、結構和位置如前述實施例所述，在此不做贅述。

請參考圖11和圖12，圖12是圖11中標記區的俯視結構示意圖，採用第一刻蝕工藝刻蝕部分所述掩膜層330直至暴露出所述介質層320，在器件區340內形成第一開口341，在第一標記區350內形成第一標記，並在第二標記區360形成標記開口361，所述第一開口341和標記開口361的底部高於器件層340表面，所述標記開口361至少暴露出第二標記區360的部分介質層320。

在本實施例中，所述第一標記包括若干第一標記凸部351。若干第一標記凸部351圍繞所述第二標記區360均勻分布。

在本實施例中，所述第一標記凸部351的數量為4個，所述第一標記凸部351頂部的圖形為條形，且所述4個條形的第一標記凸部351圍繞第二標記區360呈四邊形。本實施例中，4個第一標記凸部351頂部的條形圖形長度相同，所述第一標記凸部351圍繞成正方形。此外，所述第一標記凸部351 的側壁垂直於介質層320表面。

所述第一標記凸部351、標記開口361和第一開口341的形成步驟包括：在所述掩膜層330表面形成第一圖形層301，所述第一圖形層301完全暴露出第二標記區360的掩膜層330表面、並暴露出第一標記區350和器件區340部分掩膜層330表面，且所述第一圖形層301在第一標記區350覆蓋需要形成第一標記凸起351的掩膜層330表面；以所述第一圖形層301為掩膜，採用第一刻蝕工藝刻蝕所述掩膜層330和部分介質層320，形成第一標記凸起351、標記開口361和第一開口341；在刻蝕所述掩膜層330和部分介質層之後，去除所述第一圖形層301。

所述第一圖形層301包括圖形化的光刻膠層。在其它實施例中，所述第一圖形層301還能夠採用納米壓印(nano-imprint)工藝或自組裝(self-assemble)工藝形成。

所述第一刻蝕工藝為各向異性的幹法刻蝕工藝，用於刻蝕第一圖形層301暴露出的掩膜層330、以及部分介質層320。通過調節刻蝕氣體中的碳氟比，能夠對刻蝕選擇性進行調節，使得所述第一刻蝕工藝能夠對所述掩膜層330和所述介質層320均具有較高的刻蝕速率。

在所述第一刻蝕工藝在器件區340形成第一開口341、在第一標記區350形成第一標記凸起351的同時，還在所述第二標記區360形成標記開口361。所述第二標記區360後續用於形成第二標記。

在本實施例中，所述標記開口361的底部低於所述介質層320表面、高於所述器件層310表面；而且，所述標記開口361延伸至第一標記區350，並以所述第一標記凸起351的側壁作為所述標記開口361的側壁。

請參考圖13和圖14，圖14是圖13中標記區的俯視結構示意圖，採用第二刻蝕工藝刻蝕第一開口341(如圖11所示)底部和標記開口361(如圖11所示)底部的介質層320，在第一開口341底部形成暴露出器件層310的第二開口342，在所述標記開口361底部的介質層320內形成第二標記。

所述第二標記包括若干第二標記凹槽362；而且，若干第二標記凹槽362圍繞所述第二標記區360的中心點均勻分布。

在本實施例中，所述第二標記凹槽362的數量為4個，所述第二標記凹槽362頂部的圖形為條形，且所述4個條形的第二標記凹槽362圍繞第二標記區360的中心點呈四邊形。本實施例中，4個第二標記凹槽362頂部的條形圖形長度相同，所述第二標記凹槽362圍繞成正方形。此外，所述第二標記凹槽362的側壁垂直於器件層310表面。

所述第二標記凹槽362和第二開口342的形成步驟包括：在所述掩膜層330表面形成第二圖形層302，所述第二圖形層302暴露出需要形成第二標記凹槽362和第二開口342的介質層320表面；以所述第二圖形層302為掩膜，採用第二刻蝕工藝刻蝕所述介質層320，形成第二標記凹槽362和第二開口342；在刻蝕所述掩膜層330和部分介質層320之後，去除所述第二圖形層302。

所述第二圖形層302包括圖形化的光刻膠層；在形成所述圖形化的光刻膠層之前，還能夠在所述掩膜層330和介質層320表面形成抗反射層；所述圖形化層的光刻膠層形成於所述抗反射層表面。在其它實施例中，所述第二圖形層302還能夠採用納米壓印(nano-imprint)工藝或自組裝(self-assemble)工藝形成。

所述第二刻蝕工藝為各向異性的幹法刻蝕工藝，用於刻蝕第二圖形層302暴露出的介質層320，直至暴露出導電層311表面為止。而且，所述第一刻蝕工藝對所述掩膜層330的刻蝕速率大於所述第二刻蝕工藝對所述掩膜層330的刻蝕速率。

在本實施例中，在所述第二刻蝕工藝之後，還包括在所述第一開口341和第二開口342內形成導電結構。在形成所述導電結構之前，還包括對所述第一標記和第二標記進行套刻標記檢測。

所述導電結構的材料、結構和形成步驟如前序實施例所述，在此不做贅述。

綜上，本實施例中，在採用第一刻蝕工藝刻蝕掩膜層以暴露出介質層時，不僅在器件區內形成第一開口，在第一標記區內形成第一標記，還同時在第二標記區內形成標記開口。由於所述第一刻蝕工藝用於刻蝕掩膜層，因此所述第一刻蝕工藝對於掩膜層的刻蝕速率較高，不僅能夠使第一開口的底部低 於介質層表面、且高於器件層表面，同時形成的標記開口底部也能夠低於介質層表面、且高於器件層表面。所述標記開口為後續在第二標記區內形成第二標記打開了工藝窗口。由於所述第二刻蝕工藝用於刻蝕第一開口底部的介質層以暴露出器件層表面，因此所述第二刻蝕工藝對於介質層的刻蝕速率較大，而對掩膜層的刻蝕速率較小，由於第二標記區內的標記開口也暴露出至少部分介質層，因此所述第二刻蝕工藝能夠同時在第二標記區暴露出的介質層內刻蝕足夠深的深度，使所形成的第二標記的圖形清晰。因此，以所形成的第一標記和第二標記進行套刻精度檢測，能夠精確獲得所述第一開口和第二開口之間的相對偏移量，從而對於工藝改進提供有效的輔助條件。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。