用於電流傳感器的磁電阻集成晶片的製作方法
2023-06-09 13:34:36
專利名稱：用於電流傳感器的磁電阻集成晶片的製作方法
技術領域：
本實用新型涉及用於傳感器的集成晶片技術領域，特別涉及一種用於電流傳感器的磁電阻集成晶片。
背景技術：
電流傳感器在工業中的應用非常廣泛。如圖1所示,現有技術中的感應線圈式電流傳感器包括鐵心1、線圈2、敏感元件3、電阻4和運算放大器5。敏感元件3的輸出端與運算放大器5的輸入端連接，運算放大器5的輸出端與線圈2的一端連接，線圈2的另一端與電阻4的一端連接，電阻4的另一端接地。待測導線6從鐵心I的內空間穿過。敏感元件3 —般採用霍爾元件或者磁電阻元件。當待測導線6中有電流流過時，通過測量電阻4兩端的電壓即可得到流過待測導線6中的電流大小。但是，上述電流傳感器存在如下缺陷:(I)由於鐵心和線圈的尺寸較大，整個電流傳感器的尺寸也較大，一般為釐米量級；(2)製作成本很高；(3)產品的一致性較差；(4)對外磁場的抗幹擾能力較差。
實用新型內容本實用新型的目的是提供一種用於電流傳感器的磁電阻集成晶片。本實用新型提供的用於電流傳感器的磁電阻集成晶片包括4N(N=1，2，3，4...)個結構相同的晶片單元，每一個所述晶片單元為多層膜結構，每一個所述晶片單元包括補償導線層、磁電阻元件和至少一個軟磁層；所述補償導線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設有絕緣層，所述絕緣層的形狀與所述補償導線層、所述磁電阻元件和所述軟磁層的形狀匹配；所述4N個晶片單元的補償導線層是一體形成的，該補償導線層在平行於基片的平面內呈「U」字形；所述4N個晶片單元的磁電阻元件相同，所述4N個晶片單元的磁電阻元件連接構成一個電橋。優選地，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設於基片上，所述磁電阻元件設於所述第二軟磁層與所述第三軟磁層之間的間隙內，所述磁電阻元件的厚度小於所述第二軟磁層和所述第三軟磁層的厚度，所述補償導線層設於所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設於補償導線層上。優選地，所述第二軟磁層和第三軟磁層在平行於基片的平面內呈矩形。優選地，所述第二軟磁層和第三軟磁層在平行於基片的平面內呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。[0015]優選地，所述第一軟磁層在垂直於基片的平面內呈「U」字形，且所述第一軟磁層的開口端朝向所述補償導線層、所述第二軟磁層和所述第三軟磁層。優選地，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層；所述第一底軟磁層和所述第二底軟磁層設於基片上，且所述第一底軟磁層與第二底軟磁層之間設有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直於基片的平面內呈帶缺口的環形；所述磁電阻元件設於所述第一底軟磁層與所述第二底軟磁層之間的間隙內，且所述磁電阻元件的厚度小於所述第一底軟磁層和所述第二底軟磁層的厚度；所述補償導線層設於所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設於所述補償導線層上。優選地，所述第一底軟磁層和所述第二底軟磁層在平行於基片的平面內呈矩形。優選地，所述第一底軟磁層和所述第二底軟磁層在平行於基片的平面內呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。優選地，當N彡2時，所述磁電阻集成晶片的任意N個晶片單元的磁電阻元件串聯和/或並聯構成所述電橋的一個橋臂。優選地,所述磁電阻元件為TMR元件、GMR元件或AMR元件。本實用新型具有如下有益效果:與現有技術的感應線圈式電流傳感器相比，本實用新型的用於電流傳感器的磁電阻集成晶片具有如下優點:(I)由於不再需要鐵心和線圈，尺寸由釐米量級縮小為毫米量級，同時製作成本明顯降低；(2)由於本實用新型的磁電阻集成晶片採用多層膜結構，晶片中相同的層採用相同的材料和工藝一次鍍膜製備形成，產品的一致性較好；(3)由於所述磁電阻集成晶片採用電橋結構，其對外磁場的抗幹擾能力明顯增強。
圖1為現有技術的感應線圈式電流傳感器的示意圖；圖2為本實用新型實施例1提供的用於電流傳感器的磁電阻集成晶片的俯視圖；圖3為本實用新型實施例1提供的用於電流傳感器的磁電阻集成晶片的晶片單元的橫截面示意圖；圖4為本實用新型實施例2提供的用於電流傳感器的磁電阻集成晶片的俯視圖；圖5為本實用新型實施例2提供的用於電流傳感器的磁電阻集成晶片的晶片單元的橫截面示意圖；圖6為本實用新型實施例3提供的用於電流傳感器的磁電阻集成晶片的俯視圖；圖7為本實用新型實施例3提供的用於電流傳感器的磁電阻集成晶片的晶片單元的橫截面示意圖；圖8為本實用新型實施例4提 供的用於電流傳感器的磁電阻集成晶片的俯視圖。
具體實施方式
[0034]
以下結合附圖及實施例對本實用新型的內容作進一步的描述。實施例1本實施例提供的用於電流傳感器的磁電阻集成晶片包括例如四個晶片單元，即第一晶片單元11、第二晶片單元12、第三晶片單元13和第四晶片單元14，如圖2所示。第一晶片單元11、第二晶片單元12、第三晶片單元13和第四晶片單元14的結構都相同，且都為
多層膜結構。以第一晶片單元11為例介紹本實施例的磁電阻集成晶片的每一個晶片單元的膜層結構。如圖3所示，第一晶片單元11包括第一軟磁層111、補償導線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115。第二軟磁層113、第三軟磁層114和磁電阻元件115設於基片116上。磁電阻兀件115位於第二軟磁層113與第三軟磁層114之間的間隙內，且磁電阻元件115的厚度小於第二軟磁層113和第三軟磁層114的厚度。補償導線層112設於第二軟磁層113和第三軟磁層114上。第一軟磁層111設於補償導線層112上。第一軟磁層111、補償導線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層111、補償導線層112、第二軟磁層113、第三軟磁層114和磁電阻元件115的形狀匹配。第二軟磁層113和第三軟磁層114在平行於基片116的平面內呈矩形或者梯形。在本實施例中，第二軟磁層113和第三軟磁層114在平行於基片116的平面內呈例如梯形，且第二軟磁層113和第三軟磁層114的較短的邊靠近磁電阻元件115，用於起聚磁作用，如圖2所示。磁電阻元件115為TMR(隧道磁電阻)元件、GMR(巨磁電阻)元件或AMR(各向異性磁電阻)元件。在本實施例中，磁電阻元件115為例如TMR元件,磁電阻元件115包括至少一個TMR。當磁電阻元件115中包括多個TMR時，該多個TMR串聯和/或並聯。在本實施例中，磁電阻元件115包括例如一個TMR (圖中未示出)。第二晶片單元12、第三晶片單元13和第四晶片單元14的結構與第一晶片單元11的結構完全相同。如圖2所示，第二晶片單元12、第三晶片單元13和第四晶片單元14的補償導線層與第一晶片單元11的補償導線層112是一體形成的，即第一晶片單元11的補償導線層112也是第二晶片單元12、第三晶片單元13和第四晶片單元14的補償導線層。補償導線層112在平行於基片116的平面內呈「U」字形。第一晶片單元11、第二晶片單元12、第三晶片單元13和第四晶片單元14沿補償導線層112走向的排布方式如圖2所示。第一晶片單元11、第二晶片單元12、第三晶片單元13和第四晶片單元14中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。使用時，將由四個晶片單元的磁電阻元件構成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成晶片的補償導線層112的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成晶片的補償導線層112的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導線製作成U形，並將所述磁電阻晶片置於U形的待測導線的上方。當待測導線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導線中的電流大小。實施例2本實施例提供的用於電流傳感器的磁電阻集成晶片包括例如四個晶片單元，即第一晶片單元21、第二晶片單元22、第三晶片單元23和第四晶片單元24，如圖4所示。第一晶片單元21、第二晶片單元22、第三晶片單元23和第四晶片單元24的結構都相同，且都為
多層膜結構。以第一晶片單元21為例介紹本實施例的磁電阻集成晶片的每一個晶片單元的膜層結構。如圖5所示，第一晶片單元21包括第一軟磁層211、補償導線層212、第二軟磁層213、第三軟磁層214和磁電阻兀件215。第二軟磁層213、第三軟磁層214和磁電阻兀件215設於基片216上。磁電阻兀件215位於第二軟磁層213與第三軟磁層214之間的間隙內，且磁電阻元件215的厚度小於第二軟磁層213和第三軟磁層214的厚度。補償導線層212設於第二軟磁層213和第三軟磁層214上。第一軟磁層211設於補償導線層212上。第一軟磁層211在垂直於基片216的平面內呈「U」字形，且第一軟磁層211的開口端朝向補償導線層212、第二軟磁層213和第三軟磁層214。第一軟磁層211、補償導線層212、第二軟磁層213、第三軟磁層214和磁電阻元件215彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與第一軟磁層211、補償導線層212、第二軟磁層213、第三軟磁層214和磁電阻元件215的形狀匹配。第二軟磁層213和第三軟磁層214在平行於基片216的平面內呈矩形或者梯形。在本實施例中，第二軟磁層213和第三軟磁層214在平行於基片216的平面內呈例如矩形，如圖4所示。磁電阻元件215為TMR元件、GMR元件或AMR元件。在本實施例中，磁電阻元件215為例如GMR元件,磁電阻元件215包括至少一個GMR。當磁電阻元件215中包括多個GMR時，該多個GMR串聯和/或並聯。在本實施例中，磁電阻元件215包括例如兩個串聯的GMR (圖中未示出)。第二晶片單元22、第三晶片單元23和第四晶片單元24的結構與第一晶片單元21的結構完全相同。如圖4所示，第二晶片單元22、第三晶片單元23和第四晶片單元24的補償導線層與第一晶片單元21的補償導線層212是一體形成的，即第一晶片單元21的補償導線層212也是第二晶片單元22、第三晶片單元23和第四晶片單元24的補償導線層。補償導線層212在平行於基片216的平面內呈「U」字形。第一晶片單元21、第二晶片單元22、第三晶片單元23和第四晶片單元24沿補償導線層212走向的排布方式如圖4所示。第一晶片單元21、第二晶片單元22、第三晶片單元23和第四晶片單元24中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。使用時，將由四個晶片單元的磁電阻元件構成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成晶片的補償導線層212的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成晶片的補償導線層212的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導線製作成U形，並將所述磁電阻晶片置於U形的待測導線的上方。當待測導線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導線中的電流大小。實施例3本實施例提供的用於電流傳感器的磁電阻集成晶片包括例如四個晶片單元，即第一晶片單元31、第二晶片單元32、第三晶片單元33和第四晶片單元34，如圖6所示。第一晶片單元31、第二晶片單元32、第三晶片單元33和第四晶片單元34的結構都相同，且都為多層膜結構。[0051]以第一晶片單元31為例介紹本實施例的磁電阻集成晶片的每一個晶片單元的膜層結構。如圖7所示，第一晶片單元31包括軟磁層311、補償導線層312和磁電阻元件313。軟磁層311包括第一底軟磁層3111、第二底軟磁層3112、頂軟磁層3113、第一連接層3114和第二連接層3115。第一底軟磁層3111和第二底軟磁層3112設於基片314上，且第一底軟磁層3111與第二底軟磁層3112之間設有間隙。第一底軟磁層3111通過第一連接層3114與頂軟磁層3113連接；第二底軟磁層3112通過第二連接層3115與頂軟磁層3113連接。軟磁層311在垂直於基片的平面內呈帶缺口的環形。磁電阻元件313設於第一底軟磁層3111與第二底軟磁層3112之間的間隙內，且磁電阻兀件313的厚度小於第一底軟磁層3111和第二底軟磁層3112的厚度。補償導線層312設於第一底軟磁層3111和第二底軟磁層3112上。頂軟磁層3112設於補償導線層312上。軟磁層311、補償導線層312和磁電阻元件313彼此之間的間隙設有絕緣層(圖中未示出)，該絕緣層的形狀與軟磁層311、補償導線層312和磁電阻元件313的形狀匹配。第一底軟磁層3111和第二底軟磁層3112在平行於基片314的平面內呈矩形或梯形。在本實施例中，第一底軟磁層3111和第二底軟磁層3112在平行於基片314的平面內呈例如矩形。磁電阻元件313為TMR元件、GMR元件或AMR元件。在本實施例中,磁電阻元件313為例如AMR元件,磁電阻元件313包括至少一個AMR。當磁電阻元件313中包括多個AMR時，該多個AMR串聯和/或並聯。在本實施例中，磁電阻元件313包括例如兩個並聯的AMR (圖中未示出)。第二晶片單元32、第三晶片單元33和第四晶片單元34的結構與第一晶片單元31的結構完全相同。如圖6所示，第二晶片單元32、第三晶片單元33和第四晶片單元34的補償導線層與第一晶片單元31的補償導線層312是一體形成的，即第一晶片單元31的補償導線層312也是第二晶片單元32、第三晶片單元33和第四晶片單元34的補償導線層。補償導線層312在平行於基片314的平面內呈「U」字形。第一晶片單元31、第二晶片單元32、第三晶片單元33和第四晶片單元34沿補償導線層312走向的排布方式如圖6所示。第一晶片單元31、第二晶片單元32、第三晶片單元33和第四晶片單元34中的磁電阻兀件各自作為一個橋臂電連接構成一個電橋。使用時，將由四個晶片單元的磁電阻元件構成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成晶片的補償導線層312的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成晶片的補償導線層312的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導線製作成U形，並將所述磁電阻晶片置於U形的待測導線的上方。當待測導線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導線中的電流大小。實施例4如圖8所示，本實施例提供的用於電流傳感器的磁電阻集成晶片包括例如八個晶片單元，即第一晶片單元41、第二晶片單元42、第三晶片單元43、第四晶片單元44、第五晶片單元45、第六晶片單元46、第七晶片單元47、第八晶片單元48。所述磁電阻集成晶片的晶片單元採用實施例1、實施例2或實施例3的磁電阻集成晶片的晶片單元。所述磁電阻集成晶片的八個晶片單元的磁電阻元件相同。在本實施例中，所述磁電阻集成晶片的每一個晶片單元包括例如三個串聯的TMR (圖中未示出)。所述磁電阻集成晶片的八個晶片單元的磁電阻元件連接構成一個電橋。所述磁電阻集成晶片的任意兩個晶片單元的磁電阻元件串聯和/或並聯構成所述電橋的一個橋臂。在本實施例中，第一晶片單元41和第三晶片單元43的磁電阻元件串聯構成所述電橋的例如第一橋臂；第五晶片單元45和第七晶片單元47串聯構成所述電橋的例如第二橋臂；第二晶片單元42和第四晶片單元44串聯構成所述電橋的例如第三橋臂，第六晶片單元46和第八晶片單元48串聯構成所述電橋的例如第四橋臂。使用時，將由八個晶片單元的磁電阻元件構成的電橋的輸出端與運算放大器(圖中未示出)的輸入端連接，將所述磁電阻集成晶片的補償導線層的一個自由端與運算放大器的輸出端連接，將所述磁電阻集成晶片的補償導線層的另一個自由端與電阻(圖中未示出)的一端連接，電阻的另一端接地。將待測導線製作成U形，並將所述磁電阻晶片置於U形的待測導線的上方。當待測導線中有電流流過時，通過測試電阻兩端的電壓即可獲得流過待測導線中的電流大小。應當理解，以上藉助優選實施例對本實用新型的技術方案進行的詳細說明是示意性的而非限制性的。本領域的普通技術人員在閱讀本實用新型說明書的基礎上可以對各實施例所記載的技術方案進行修改，或者對其中部分技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本實用新型各實施例技術方案的精神和範圍。
權利要求1.用於電流傳感器的磁電阻集成晶片，其特徵在於，該磁電阻集成晶片包括4N個結構相同的晶片單元，N=I, 2, 3，4...，每一個所述晶片單元為多層膜結構，每一個所述晶片單元包括補償導線層、磁電阻元件和至少一個軟磁層； 所述補償導線層、所述磁電阻元件和所述軟磁層彼此之間的間隙設有絕緣層，所述絕緣層的形狀與所述補償導線層、所述磁電阻元件和所述軟磁層的形狀匹配； 所述4N個晶片單元的補償導線層是一體形成的，該補償導線層在平行於基片的平面內呈「U」字形； 所述4N個晶片單元的磁電阻元件相同，所述4N個晶片單元的磁電阻元件連接構成一個電橋。
2.根據權利要求1所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述至少一個軟磁層為第一軟磁層、第二軟磁層和第三軟磁層，所述第二軟磁層、所述第三軟磁層和所述磁電阻元件設於基片上，所述磁電阻元件設於所述第二軟磁層與所述第三軟磁層之間的間隙內，所述磁電阻元件的厚度小於所述第二軟磁層和所述第三軟磁層的厚度，所述補償導線層設於所述第二軟磁層和所述第三軟磁層上，所述第一軟磁層設於補償導線層上。
3.根據權利要求2所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述第二軟磁層和第三軟磁層在平行於基片的平面內呈矩形。
4.根據權利要求2所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述第二軟磁層和第三軟磁層在平行於基片的平面內呈梯形，且第二軟磁層和第三軟磁層的較短的邊靠近磁電阻元件。
5.根據權利要求2所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述第一軟磁層在垂直於基片的平面內呈「U」字形，且所述第一軟磁層的開口端朝向所述補償導線層、所述第二軟磁層和所述第三軟磁層。
6.根據權利要求1所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述軟磁層包括第一底軟磁層、第二底軟磁層、頂軟磁層、第一連接層和第二連接層； 所述第一底軟磁層和所述第二底軟磁層設於基片上，且所述第一底軟磁層與第二底軟磁層之間設有間隙，所述第一底軟磁層通過所述第一連接層與所述頂軟磁層連接，所述第二底軟磁層通過所述第二連接層與所述頂軟磁層連接，所述軟磁層在垂直於基片的平面內呈帶缺口的環形； 所述磁電阻元件設於所述第一底軟磁層與所述第二底軟磁層之間的間隙內，且所述磁電阻元件的厚度小於所述第一底軟磁層和所述第二底軟磁層的厚度； 所述補償導線層設於所述第一底軟磁層和所述第二底軟磁層上，所述頂軟磁層設於所述補償導線層上。
7.根據權利要求6所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述第一底軟磁層和所述第二底軟磁層在平行於基片的平面內呈矩形。
8.根據權利要求6所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述第一底軟磁層和所述第二底軟磁層在平行於基片的平面內呈梯形，且所述第一底軟磁層和所述第二底軟磁層的較短的邊靠近所述磁電阻元件。
9.根據權利要求1所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，當N≥ 2時，所述磁電阻集成晶片的任意N個晶片單元的磁電阻元件串聯和/或並聯構成所述電橋的一個橋臂。
10.根據權利要求1所述的用於電流傳感器的磁電阻集成晶片，其特徵在於，所述磁電阻元件為TMR元件、GMR元件或AMR元件。
專利摘要本實用新型公開了一種用於電流傳感器的磁電阻集成晶片，該磁電阻集成晶片包括4N(N=1,2,3,4…)個結構相同的晶片單元，每一個所述晶片單元為多層膜結構，每一個所述晶片單元包括補償導線層、磁電阻元件和至少一個軟磁層；補償導線層、磁電阻元件和軟磁層彼此之間的間隙設有絕緣層，絕緣層的形狀與補償導線層、磁電阻元件和軟磁層的形狀匹配；4N個晶片單元的補償導線層是一體形成的，該補償導線層在平行於基片的平面內呈「U」字形；4N個晶片單元的磁電阻元件相同，4N個晶片單元的磁電阻元件連接構成一個電橋。所述磁電阻集成晶片的優點為尺寸由釐米量級縮小為毫米量級；製作成本明顯降低；產品的一致性較好；對外磁場的抗幹擾能力明顯增強。
文檔編號G01R19/00GK203011980SQ20122054797
公開日2013年6月19日 申請日期2012年10月24日 優先權日2012年10月24日
發明者王建國 申請人:無錫樂爾科技有限公司