靜電防護裝置及其晶片的製作方法
2023-06-09 11:01:06
專利名稱：靜電防護裝置及其晶片的製作方法
技術領域：
本發明涉及一種半導體裝置，特別是涉及一種靜電防護裝置及其晶片。
背景技術：
在晶片上，靜電防護裝置的作用是防止晶片上的半導體器件因受到靜電放電的影響而損壞或者失效，從而防止整個晶片被損壞或失效。常用的晶片上一般都會設計靜電防護裝置來防止晶片因受到靜電的影響而損壞或失效。靜電防護裝置一般會包括電容或者電阻等元件，而且這些電容與電阻的值還會比較大。因而，在晶片上這些電容與電阻元件就會佔用靜電防護裝置所應用的晶片較大的面積，從而增加了晶片的成本。
發明內容
基於此，有必要提供一種靜電防護裝置及其晶片，其佔用晶片面積較小，節約成本。一種靜電防護裝置，包括襯底、形成於所述襯底上的提供靜電放電電路的靜電防護元件及形成於所述靜電防護元件上的焊盤，所述靜電防護元件包括至少一個電阻或電容，所述靜電防護元件與所述焊盤之間形成多晶矽層，所述焊盤與所述多晶矽層之間形成介質層，所述至少一個電阻或電容由所述多晶矽層、介質層及焊盤提供。在其中一個實施例中，所述介質層為氧化層。在其中一個實施例中,所述多晶娃層為相互分割的多個多晶娃層。在其中一個實施例中，所述多個多晶矽層在所述靜電防護裝置上所佔用的面積不同。在其中一個實施例中，所述多個多晶矽層均為矩形，所述多個多晶矽層的長與寬的比值不同。一種晶片包括核心電路元件和與所述核心電路元件相連的靜電防護裝置，所述靜電防護裝置包括襯底、形成與所述襯底上的提供靜電放電電路的靜電防護元件及形成於所述靜電防護元件上的焊盤，所述靜電防護元件包括至少一個電阻或電容，所述靜電防護元件與所述焊盤之間形成多晶矽層，所述焊盤與所述多晶矽層之間形成介質層，所述至少一個電阻或電容由所述多晶矽層與所述焊盤提供。在其中一個實施例中，所述介質層為氧化層。在其中一個實施例中,所述多晶娃層為相互分割的多個多晶娃層。在其中一個實施例中，所述多個多晶矽層在所述靜電防護裝置上所佔用的面積不同。在其中一個實施例中， 所述多個多晶矽層均為矩形，所述多個多晶矽層的長與寬的比值不同。上述靜電防護裝置在焊盤與靜電防護元件之間形成一層多晶矽層，該多晶矽層與焊盤之間形成有介質層，這樣多晶矽層與焊盤之間就形成了電容，多晶矽層形成了電阻。該靜電防護裝置所需要的電容與電阻就可以採用多晶矽層、介質層、焊盤之間形成的電容以及多晶矽層形成的電阻，從而減小了該靜電防護裝置所佔用的面積，節省了成本。
圖1為一個實施例的靜電防護裝置結構示意圖。
具體實施例方式請參考圖1，一個實施例提供一種靜電防護裝置100。該靜電防護裝置100包括襯底110、形成於該襯底110上的提供靜電放電電路的靜電防護元件120及形成於該靜電防護元件120上的焊盤130。該靜電防護元件120包括至少一個電阻或電容。靜電防護元件120與焊盤130之間形成多晶矽層140，焊盤130與多晶矽層140之間形成介質層(圖中未繪示)。該靜電防護元件120的至少一個電阻或電容由多晶矽層140、介質層及焊盤130提供。多晶矽層140、介質層及焊盤130可以形成一個三層結構，其中多晶矽層140與焊盤130形成電容的兩個金屬極板，介質層形成電容的電介質。這樣多晶矽層140、介質層及焊盤130形成的三層結構就形成了電容。所形成的電容的容值可以通過調節多晶矽層140與焊盤130的重疊面積或者調節介質層的材料與厚度等方式進行調節。多晶矽層140可以用來形成電阻。多晶矽層140形成的電阻的阻值可以通過調整多晶矽層的長度與寬度進行調節。 這樣，該靜電防護裝置100為了實現靜電防護的功能所需要的電阻與電容就可以採用多晶矽層140、介質層及焊盤130所形成的電阻與電容，而無需再單獨去在襯底110上做出電阻與電容。該靜電防護裝置100所佔用的面積就能減少，製造成本也會因此降低。在該實施例中，該靜電防護裝置100的介質層為氧化層。多晶矽層140為相互分割的多個多晶矽層。這些相互分割的多個多晶矽層在該靜電防護裝置100上所佔用的面積不同。這樣就可以形成多個具有不同容值的電容。進一步的，這些相互分割的多個多晶矽層均為矩形，它們的長與寬的比值不同。這樣這些相互分割的多個多晶矽層就可以作為不同阻值的電阻來使用。這些相互分割的多個多晶矽層的數量、面積、長寬比等都可以根據實際需要進行設計，以滿足該靜電防護裝置100的需要。另一個實施例提供一種晶片。該晶片包括核心電路元件和與該核心電路元件相連的靜電防護裝置。該靜電防護裝置可以連接在該晶片的輸入端或輸出端。當有靜電達到該晶片時，該靜電防護裝置可以將靜電導走，從而防止靜電對晶片能的其它元件造成影響，以保護該晶片不易受到靜電的影響而失效。該靜電防護裝置採用的是上個實施例中的靜電防護裝置100。具體的，該靜電防護裝置100包括襯底110、形成於該襯底110上的提供靜電放電電路的靜電防護元件120及形成於該靜電防護元件120上的焊盤130。該靜電防護元件120包括至少一個電阻或電容。靜電防護元件120與焊盤130之間形成多晶矽層140，焊盤130與多晶矽層140之間形成介質層。該靜電防護元件120的至少一個電阻或電容由多晶矽層140、介質層及焊盤130提供。多晶矽層140、介質層及焊盤130可以形成一個三層結構，其中多晶矽層140與焊盤130形成電容的兩個金屬極板，介質層形成電容的電介質。這樣多晶矽層140、介質層及焊盤130形成的三層結構就形成了電容。所形成的電容的容值可以通過調節多晶矽層140與焊盤130的重疊面積或者調節介質層的材料與厚度等方式進行調節。多晶矽層140可以用來形成電阻。多晶矽層140形成的電阻的阻值可以通過調整多晶矽層的長度與寬度進行調節。在該實施例中，該靜電防護裝置100的介質層為氧化層。多晶矽層140為相互分割的多個多晶矽層。這些相互分割的多個多晶矽層在該靜電防護裝置100上所佔用的面積不同。這樣就可以形成多個具有不同容值的電容。進一步的，這些相互分割的多個多晶矽層均為矩形，它們的長與寬的比值不同。這樣這些相互分割的多個多晶矽層就可以作為不同阻值的電阻來使用。這些相互分割的多個多晶矽層的數量、面積、長寬比等都可以根據實際需要進行設計，以滿足該靜電防護裝置100的需要。這樣，該靜電防護裝置100為了實現靜電防護的功能所需要的電阻與電容就可以採用多晶矽層140、介質層及焊盤130所形成的電阻與電容，而無需再單獨去在襯底110上做出電阻與電容。該靜電防護裝置100所佔用的整個晶片的面積就能減少，該晶片的製造成本也會因此降低。另外，由於該靜電防護裝置100所需要的電容與電阻形成與焊盤130的下方，因此該靜電防護裝置100與焊盤的距離就會比較接近。這樣就可以減少電容與電阻對晶片其它部分電路的幹擾，使該晶片的性能更加可靠。
該靜電防護裝置及使用該靜電防護裝置的晶片通過在焊盤下面形成介質層與多晶矽層來形成電阻與電容。該靜電防護裝置所需要的電阻與電容就可以使用焊盤、介質層及多晶矽層所形成電阻與電容，這樣就減小了該靜電防護裝置的面積，也減小了該靜電防護裝置所佔用的晶片的面積，從而節省了成本。以上所述實施例僅表達了本發明的幾種實施方式，其描述較為具體和詳細，但並不能因此而理解為對本發明專利範圍的限制。應當指出的是，對於本領域的普通技術人員來說，在不脫離本發明構思的前提下，還可以做出若干變形和改進，這些都屬於本發明的保護範圍。因此，本發明專利的保護範圍應以所附權利要求為準。
權利要求
1.一種靜電防護裝置，包括襯底、形成於所述襯底上的提供靜電放電電路的靜電防護元件及形成於所述靜電防護元件上的焊盤，所述靜電防護元件包括至少一個電阻或電容，其特徵在於，所述靜電防護元件與所述焊盤之間形成多晶矽層，所述焊盤與所述多晶矽層之間形成介質層，所述至少一個電阻或電容由所述多晶矽層、介質層及焊盤提供。
2.根據權利要求1所述的靜電防護裝置，其特徵在於，所述介質層為氧化層。
3.根據權利要求1或2所述的靜電防護裝置，其特徵在於，所述多晶矽層為相互分割的多個多晶娃層。
4.根據權利要求3所述的靜電防護裝置，其特徵在於，所述多個多晶矽層在所述靜電防護裝置上所佔用的面積不同。
5.根據權利要求3所述的靜電防護裝置，其特徵在於，所述多個多晶矽層均為矩形，所述多個多晶矽層的長與寬的比值不同。
6.一種晶片包括核心電路元件和與所述核心電路元件相連的靜電防護裝置，其特徵在於，所述靜電防護裝置包括襯底、形成與所述襯底上的提供靜電放電電路的靜電防護元件及形成於所述靜電防護元件上的焊盤，所述靜電防護元件包括至少一個電阻或電容，所述靜電防護元件與所述焊盤之間形成多晶矽層，所述焊盤與所述多晶矽層之間形成介質層，所述至少一個電阻或電容由所述多晶矽層與所述焊盤提供。
7.根據權利要求6所述的晶片，其特徵在於，所述介質層為氧化層。
8.根據權利要求6或7所述的晶片，其特徵在於，所述多晶矽層為相互分割的多個多晶娃層。
9.根據權利要求8所述的晶片，其特徵在於，所述多個多晶矽層在所述靜電防護裝置上所佔用的面積不同。
10.根據權利要求8所述的晶片，其特徵在於，所述多個多晶矽層均為矩形，所述多個多晶矽層的長與寬的比值不同。
全文摘要
本發明提供一種靜電防護裝置及使用該靜電防護裝置的晶片。該靜電防護裝置包括襯底、形成於襯底上的提供靜電放電電路的靜電防護元件及形成於靜電防護元件上的焊盤。靜電防護元件包括至少一個電阻或電容，靜電防護元件與焊盤之間形成多晶矽層，焊盤與多晶矽層之間形成介質層。靜電防護元件的至少一個電阻或電容由多晶矽層、介質層及焊盤提供。該靜電防護裝置採用多晶矽層、介質層及焊盤之間形成的電容與電阻來作為該靜電防護裝置需要的電容與電阻，從而減小了該靜電防護裝置所佔用的面積，節省了成本。
文檔編號H01L23/60GK103035624SQ20121054607
公開日2013年4月10日 申請日期2012年12月14日 優先權日2012年12月14日
發明者葉兆屏, 胥小平, 朱志牛, 沓世我, 張富啟 申請人:廣東風華芯電科技股份有限公司, 廣東風華高新科技股份有限公司