幹光刻法及用其形成柵圖案的方法
2023-06-09 15:31:21 1
專利名稱：幹光刻法及用其形成柵圖案的方法
技術領域：
本發明總的來說涉及幹光刻法及用其形成柵圖案的方法，特別涉及無抗蝕劑(resistless)的幹光刻法和在不需要溼法工藝的情況下用該法形成柵圖案的方法。
背景技術：
半導體工業已使集成電路小型化技術獲得顯著進步。集成電路一般集成數千萬電晶體，並在一塊半導體晶片中採用多級器件互連的構造。通過包括產生集成圖案的光刻加工的多重工藝，在一塊半導體晶片上依次形成不同的器件層。本領域技術人員已知，目前的光刻技術可以製造約0.1微米(100nm)大小的器件，但是不足以製造小於50nm的器件。首先，製造超小規模的電子器件要求更有效的高解析度光刻工具，而且為了把汙染源減到最小，隨後的集成圖案工藝不能用溼法工藝。
「光刻」工藝是指在底層區域例如半導體晶片的表面上生成圖案化掩膜的一種工藝，使得可以在隨後實施圖案成形工藝。隨後的圖案成形工藝包括沉積工藝(deposition process)、注入摻雜工藝(implant doping)，等離子體蝕刻工藝(plasma etching process)等。通常，使用光刻膠和光學光刻曝光工具(例如步進投影曝光機(stepper))將圖案由掩膜轉移到底層區域(即，圖案轉移目的物)上。
圖1是傳統光刻法的流程圖。
如圖1所示，製備半導體基材(圖案轉移目的物)S10。用溼法工藝S20在其上旋塗光刻膠層，然後實施預烘烤工藝以驅除溶劑並固化該光刻膠層S30。接著，實施曝光工藝S40，並實施溼顯影工藝(wet develop process)，以便除去光刻膠層S50上的選定部分，然後可實施後烘烤工藝S60。此後，一般通過等離子體蝕刻工藝S70將該圖案轉移到底層區域(基材)。最後，採用溼法工藝或等離子體剝離工藝S80除去該光刻膠。
常規的光刻工藝的問題或局限是，基於液體的溼法工藝被用於沉積該光刻膠層並用於圖案顯影等等。由於這些原因，在整個圖案加工工藝流程中，晶體被反覆暴露在大氣和液體化學品中。這些反覆暴露會導致晶片表面上的各種汙染。此外，包括光刻膠的溼化學品本身可能在該表面留下金屬和有機汙染，導致器件性能和可靠性下降。
同時，傳統光刻工藝採用不同工藝步驟的組合，例如旋塗工藝、預/後烘烤工藝、顯影工藝和光刻膠的清除工藝，而使得整個光刻工藝太複雜，以至於不能用於構造小於50nm的圖案。
因此，開發採用不包括溼化學品的簡單工藝步驟的替代性光刻技術是非常重要。
發明內容
因此，本發明的一個目的是克服現有技術的上述缺點。
本發明的另一目的是提供能夠取代傳統光刻工藝的無需溼法工藝(wetprocess)的幹光刻法。
本發明的另一目的是提供能夠取代傳統光刻法且減少工藝步驟的幹光刻法。
本發明的另一目的是提供一種幹光刻法並提供用該幹光刻法形成柵圖案的方法，該幹光刻法能取代傳統的光刻法，同時無需溼法工藝。
為了完成上述任務，根據本發明的幹光刻法，其特徵在於包括如下步驟製備矽晶片圖案轉移目的物，將該圖案轉移目的物中需要的部分在電子束下曝光，實施活性離子蝕刻工藝以確定圖案，其中需要部分(在電子束下曝光的部分)和其它部分(沒有在電子束下曝光的部分)之間的蝕刻速率差異導致除去圖案轉移目的物的其它部分。
最好是以2-200kV的電壓加速電子束且其劑量為0.01-10庫侖/cm2。該圖案轉移目的物在70-600℃的溫度下加熱後可以在電子束下曝光。此外，該電子束的曝光可通過e-束直接光刻和e-束投影光刻工具進行。
這種活性離子蝕刻工藝包括在3-300mTorr的壓力下由Cl2反應氣體產生等離子體，並通過施加電場使離子撞擊在圖案轉移目的物(矽晶片)上，由此在矽晶片、即圖案轉移目的物上需要的區域進行選擇性蝕刻。最好在70-1000℃的溫度下加熱圖案轉移目的物來實施該活性離子蝕刻工藝。
該圖案轉移目的物可以是矽基材、沉積在半導體基材上的矽層或沉積在半導體基材的絕緣層上的矽層。
為了完成另一目的，一種根據本發明的柵圖案形成方法，其特徵在於，該方法包括步驟在半導體基材上沉積絕緣層，在該絕緣層上沉積矽層，將該矽層的需要部分在電子束下曝光，並實施活性離子蝕刻工藝，該工藝利用所需要的部分(在電子束下曝光的部分)和其它部分(沒有在電子束下曝光的部分)之間的蝕刻速率差異從而除去該矽層的其它部分，並形成柵圖案。
以下描述將結合附圖解釋本發明的前述方面及其它特徵。其中圖1是說明傳統光刻法的流程圖；圖2是說明根據本發明一優選實施方案的幹光刻法的流程圖；且圖3-圖5是半導體器件的截面圖，用來說明使用本發明幹光刻法形成柵圖案的方法。
具體實施例方式
參考附圖用優選實施方案詳述本發明，附圖中用相同的附圖標記代表相同或類似的部分。
圖2是說明根據本發明一優選實施方案的幹光刻法的流程圖。與圖1的工藝步驟相比，圖2的工藝步驟明顯簡化。
參考圖2，該優選實施方案的幹光刻法基於以下事實當部分矽層在電子束下曝光時，矽層曝光部分的蝕刻敏感性(susceptibility)與未曝光部分相比發生了變化。這意味著對於特定活性蝕刻工藝而言，曝光部分和未曝光部分相互間具有不同的蝕刻速率。換句話說，當一部分矽層曝光在高能電子束下，矽層的曝光部分與其它部分(沒有曝光部分)相比蝕刻敏感性明顯降低，因此，後續的活性離子蝕刻工藝能選擇性地除去矽層。
這種幹光刻法包括製備由矽形成的圖案轉移目的物S100，將矽層的選定區域在電子束下曝光S110，並且利用曝光部分與未曝光部分之間蝕刻速率不同的事實實施活性離子蝕刻(RIE)工藝，以便將需要的圖案(例如，掩模圖案)轉移至圖案轉移目的物上S120。
該圖案轉移目的物可以是矽基材，沉積在半導體基材上的矽層和沉積在半導體基材上絕緣體層上的矽層。
在曝光(exposure)工藝中，可採用圖案掩模或採用直接刻寫法使用該電子束。換句話說，曝光工藝可以採用未使用掩模的電子束光刻工具或使用掩模的電子束投射光刻(EPL)工具。最好可為此目的使用加速電壓為2-200kV(電子束加速電壓)的電子束，且該電子束的劑量為0.01-10庫侖/cm2。該晶片最好在其被加熱到70-600℃後在電子束下曝光。
活性離子蝕刻工藝(RIE)如下。由約3-300mTorr的Cl2活性氣體產生等離子體並且接著離子化。用其有選擇地除去矽層。最好可在半導體晶片保持或加熱到0-1000℃時實施RIE工藝。例如，當使用Cl2氣等離子體在50mTorr的壓力下蝕刻未曝光的無定形矽層時，測得未曝光部分的蝕刻速率為30-40nm/min，其中該無定形矽層是通過化學氣相沉積(CVD)法製備的，並且在高能電子束(以20kV加速，劑量為0.2庫侖/cm2)下曝光。發現未曝光部分的蝕刻速率(30-40nm/min)比曝光部分的10倍還高。
由於本發明的圖案轉移目的物由矽形成，所以未蝕刻部分(嚴格說，低蝕刻部分)可以直接作為器件的組件。而且，幹光刻法未基於以溼液體為基礎的工藝，且整個工藝可在受控環境(例如真空)下實施，這是因為該圖案可以使用e-束直接光刻系統或使用電子束投影光刻法(EPL)系統進行轉移。因此，該圖案轉移法適於大批量生產，因為消除溼法工藝步驟能使用集成的群集工具。在一臺群集(cluster)設備上就能實施全部光刻工藝，該設備處於受控環境中，消除了晶片的人工操作並不暴露於大氣環境，從而使加工過程中的汙染最小。其提高了生產效率，改善了生產器件的可靠性。例如，通過本發明的幹光刻法可製造的半導體納米結構具有高的可靠性和最小的汙染。
而且，因為矽(圖案轉移目的物)可以直接作為組件如溝道或柵門，所以可以簡化製造過程。
圖3-圖5示出了使用本發明幹光刻法使半導體器件的柵圖案化的例子。
圖3顯示了具有絕緣層140和矽層150的半導體晶片橫斷面。該絕緣層140可以是氧化矽(SiO2)層、氮化矽(Si3N4)層、LaAlO3層、HfSiO4層、HfO2層、ZrO2層、ZrSiO4層或Al2O3層等，在這種情況下，絕緣層140的厚度最好在1-100nm左右。
該矽層150通過例如化學氣相沉積的方法沉積。在沉積矽層150時，該半導體基材130可以加熱到300-700℃。該矽層150的厚度依賴於圖案的最小尺寸。例如，矽層150的厚度可以為約10-500nm。
圖4顯示了撞擊到矽層150上的電子束170。該曝光工藝可以使用掩模160或不使用掩模(直接刻寫法)。最好電子束170用2-200kV的電壓加速，劑量為約0.01-10庫侖/cm2。在加熱到約70-600℃後，半導體基材130可以曝光於電子束170。
參照圖5，矽層150被選擇性地蝕刻以便使用活性離子蝕刻(RIE)來進行圖案轉移。換句話說，由約3-300mTorr的活性Cl2氣體產生等離子體然後將其離子化。其被加速到矽層上以進行選擇性蝕刻。在這種情況下，當半導體基材130維持在0-600℃的條件下進行該活性離子蝕刻(RIE)。與傳統的光刻法相比，本發明使用簡化和直接的方法進行圖案轉移。
在上述的解釋中，所描述的是一層位於另外一層上。然而，要注意的是，某一層可正好在另外一層上面，而第三層可介於它們之間。此外，為了便於解釋和理解而誇大了每一層的厚度和尺寸。
如上所述，本發明具有如下優點，與傳統光刻法相比，它能通過明顯減少工藝步驟以及減少所省略工藝步驟的相關附加成本，從而減少生產時間並降低成本。其原因是，使用矽層代替傳統方法中的光刻膠膜作為圖案掩模。這意味著，在顯影工藝後，作為掩模的殘留矽結構可直接作為例如溝道或柵門等元件使用。因此，本發明可以簡化工藝步驟並實現無抗蝕劑光刻法。
另外，該無抗蝕劑光刻法能減少各種汙染物，因為該晶片沒有暴露在大氣中或溼化學品中。本發明採用全乾法工藝，完全排除了以溼液體為基礎的各種工藝。
整個光刻工藝可以在受控環境中的一臺群集設備上實施，消除了對晶體的人工操作並不暴露於大氣環境，從而把加工過程中的汙染降到最小。本方法提高生產率，改善了製造器件的可靠性。
已經聯繫具體應用參照具體的實施例描述了本發明。本領域的普通技術人員和領會本發明的人們會辨別出在其範圍內的另外改變和應用。因此所附權利要求書意欲覆蓋屬於本發明範圍內的任何和所有的這種應用、改變和實施方案。
權利要求
1.一種幹光刻法，包括如下步驟製備矽圖案轉移目的物；將該圖案轉移目的物的需要部分在電子束下曝光；並且實施活性離子蝕刻工藝，以便選擇性蝕刻未曝光部分，從而留下圖案轉移目的物上的曝光部分。
2.如權利要求1所述的幹光刻法，其中該活性離子蝕刻工藝採用在3-300mTorr的壓力下由Cl2反應氣所生成的等離子體。
3.如權利要求2所述的幹光刻法，其中當該圖案轉移目的物在0-1000℃下加熱時實施該活性離子蝕刻工藝。
4.如權利要求1所述的幹光刻法，其中電子束的劑量範圍是0.01-10庫侖/cm2，且電子束的能量範圍為2-200keV。
5.如權利要求1所述的幹光刻法，其中當該圖案轉移目的物在70-600℃加熱時，將該圖案轉移目的物在電子束下曝光。
6.如權利要求1所述的幹光刻法，其中用e-束直接蝕刻工具或用e-束投影蝕刻工具進行該電子束曝光。
7.如權利要求1所述的幹光刻法，其中該圖案轉移目的物是矽晶片。
8.如權利要求1所述的幹光刻法，其中該圖案轉移目的物是沉積在半導體基材上的矽層。
9.如權利要求8所述的幹光刻法，其中該矽層是通過化學氣相沉積法沉積的，而且沉積厚度為1-500nm。
10.如權利要求1所述的幹光刻法，其中該圖案轉移目的物是沉積在絕緣層上的矽層。
11.如權利要求10所述的幹光刻法，其中該矽層是通過CVD法沉積的，而且沉積厚度為10-500nm。
12.形成柵電極的方法，包括步驟製備半導體基材；在半導體基材上沉積絕緣層；在絕緣層上沉積矽層；使圖案轉移目的物上的柵電極區域的所需部分在電子束下曝光；並且實施活性離子蝕刻工藝，以便選擇性蝕刻未曝光部分，從而在圖案轉移目的物上僅留下柵電極的曝光部分。
13.如權利要求12所述的柵電極形成方法，其中該活性離子蝕刻工藝採用在3-300mTorr壓力下由Cl2活性氣體產生的等離子體。
14.如權利要求13所述的柵電極形成方法，其中當該圖案轉移目的物在0-1000℃下加熱時實施該活性離子蝕刻工藝。
15.如權利要求12所述的柵電極形成方法，其中電子束的劑量範圍是0.01-10庫侖/cm2，並且電子束的能量範圍是2-200keV。
16.如權利要求12所述的柵電極形成方法，其中當圖案轉移目的物在70-600℃下加熱時將其在電子束下曝光。
17.如權利要求12所述的柵電極形成方法，其中用e-束直接蝕刻工具或用e-束投影蝕刻工具進行該電子束曝光。
18.如權利要求12所述的柵電極形成方法，其中絕緣層是氧化矽(SiO2)層、氮化矽(Si3N4)層、LaAlO3層、HfSiO4層、HfO2層、ZrO2層、ZrSiO4層或Al2O3層。
19.如權利要求12所述的柵電極形成方法，其中絕緣層的厚度是1-100nm。
20.如權利要求12所述的柵電極形成方法，其中該矽層是通過化學氣相沉積法形成的，沉積厚度為10-500nm。
全文摘要
本發明涉及無抗蝕劑的幹光刻法以及用其形成柵圖案的方法。本發明利用暴露在高能電子束下的矽層部分的幹法蝕刻敏感性發生改變的現象。幹光刻法包括步驟製備矽的圖案轉移目的物，將圖案轉移目的物上的需要部分在電子束下曝光，並實施活性離子蝕刻工藝以便選擇性地蝕刻未被曝光的部分，從而留下圖案轉移目的物的曝光過的部分。本發明是一種全乾法工藝，而且全部光刻工藝過程可以在受控環境中的一臺群集設備上完成，該方法消除了晶片的人工操作並要求不暴露於大氣環境，從而將加工過程中的汙染最小化。
文檔編號H01L21/3213GK1489184SQ0215426
公開日2004年4月14日 申請日期2002年12月31日 優先權日2002年10月7日
發明者李誠宰, 樸京完, 趙元珠, 張汶圭, 鄭又碩 申請人:韓國電子通信研究院