管道鎖存器控制電路和使用它的半導體集成電路的製作方法
2023-06-28 06:23:56
專利名稱：管道鎖存器控制電路和使用它的半導體集成電路的製作方法
技術領域：
本發明涉及一種半導體集成電路，更具體而言，涉及ー種半導體集成電路的管道鎖存器(pipe latch)控制電路。
背景技術：
通常，同步存儲器具有管道鎖存器以便輸入/輸出連續數據。管道鎖存器是ー種儲存從存儲器単元提供的數據並隨後與時鐘同步地順序輸出所儲存的數據的電路。如果管道鎖存器的數目増加，則輸出數據時所需的等待時間通常加長，因此可以穩定輸出數據。但是，管道鎖存器所佔用的面積增加，且輸出數據時所需的等待時間增加。因此，不適合高速操作存儲器。相反，如果管道鎖存器的數目減少，則輸出數據時所需的等待時間縮短，但是無法確保在輸出數據時所需的定時餘量。因此，不能確保存儲器操作的可靠性。圖1是從一般的管道鎖存器輸出的數據的時序圖。如圖1所示，在預定時間tA之後，通過第一讀取命令RDl將數據儲存在第一管道鎖存器PIPEO中。預定時間tA是從在半導體存儲器單元中檢測到數據並隨後將數據儲存在管道鎖存器中的時間。由於儲存在第一管道鎖存器PIPEO中的數據並未被輸出，因此在從施加第二讀取命令RD2起經過預定時間tA之後，通過第二讀取命令RD2將數據儲存在第二管道鎖存器PIPEl中。由於儲存在第一管道鎖存器PIPEO和第二管道鎖存器PIPEl中的數據並未被輸出，因此在從施加第三讀取命令RD3起經過預定時間tA之後，通過第三讀取命令RD3將數據儲存在第三管道鎖存器PIPE2中。儲存在第一管道鎖存器PIPEO中的數據DQ在第一 CAS潛伏時間CLl之後被輸出。在此，CAS潛伏時間利用外部時鐘信號的ー個周期作為單位時間，且具有從施加讀取命令的時刻起到輸出數據的時刻為止的時間信息。儲存在第一管道鎖存器PIPEO中的數據的輸出在第一 CAS潛伏時間CLl之後開始，且數據的輸出直到施加第四讀取命令RD4之後經過預定時間tA才完成。因此，無法確保存儲器操作的可靠性。
發明內容
在本發明的一個實施例中，ー種管道鎖存器控制電路包括讀取命令控制單元，所述讀取命令控制單元被配置為接收第一信號並響應於控制信號而產生讀取信號。在所述管道鎖存器控制電路中，所述讀取命令控制單元響應於所述控制信號來選擇所述第一信號、或選擇通過根據內部時鐘將所述第一信號延遲所得的第二信號，並產生選中的所述第一信號或所述第二信號作為讀取信號。在本發明的另ー個實施例中，一種半導體集成電路包括:讀取命令控制單元，所述讀取命令控制單元被配置為接收第一信號並響應於控制信號而產生讀取信號；管道控制信號發生單元，所述管道控制信號發生單元被配置為響應於所述讀取信號而產生管道輸入信號；管道輸入控制単元，所述管道輸入控制単元被配置為響應於所述管道輸入信號而產生管道控制信號；管道鎖存器単元，所述管道鎖存器単元被配置為響應於所述管道控制信號而儲存數據；以及數據輸出単元，所述數據輸出單元被配置為響應於輸出時鐘而輸出所述數據。在所述半導體集成電路中，所述讀取命令控制單元響應於所述控制信號而選擇所述第一信號、或選擇通過根據內部時鐘將所述第一信號延遲所得的第二信號，並產生選中的所述第一信號或所述第二信號作為所述讀取信號。
結合附圖來說明本發明的特徵、方面以及實施例，其中:圖1是從一般的管道鎖存器輸出的數據的時序圖；圖2說明根據ー個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路；圖3是根據一個實施例的讀取信號和管道控制信號的時序圖；圖4說明根據ー個實施例的讀取命令控制單元；圖5說明讀取命令控制單元的另ー個實施例；圖6是根據一個實施例的讀取信號的時序圖；圖7是根據一個實施例的半導體集成電路的管道控制信號的時序圖；圖8是根據一個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路的時序圖；圖9說明管道鎖存器単元的另ー個實施例；以及圖10是根據另ー個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路的時序圖。
具體實施例方式以下將參考附圖通過示例性實施例來說明根據本發明實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路。圖2說明根據ー個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路。參見圖2，管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路包括讀取命令控制單元100、管道控制信號發生單元200、管道輸入控制単元300、管道鎖存器單元400和數據輸出單元500。讀取命令控制單元100響應於內部時鐘CLK、控制信號Ctrl和第一信號Read_com而產生讀取信號Read。施加至讀取命令控制單元100的控制信號Ctrl是由模式寄存器設置(MRS，Moderegister set)激活的信號或測試模式信號。
參見圖3,第一信號Read_com與時鐘ex_clk同步地而以姆四個時鐘ex_clk的周期(4女tCK)產生讀取命令RD。在此實施例中，示範出第一信號Read_com每四個周期(4 * tCK)地產生讀取命令RD。另外，示範出讀取信號Read的脈衝寬度為ー個周期(I女tCK)。讀取命令控制單元100選擇第一信號Read_com作為讀取信號Read。另ー方面,讀取命令控制單元100可以將通過響應於內部時鐘CLK將第一信號Read_com延遲所得的信號選擇作為讀取信號Read。在此情況下，讀取命令控制單元100響應於控制信號Ctrl而輸出讀取信號Read。圖3是根據一個實施例的讀取信號和管道控制信號的時序圖。參見圖3,管道控制信號發生單兀200響應於讀取信號Read而產生管道輸入信號PINB。在此實施例中，示出了管道輸入信號PINB是讀取信號Read的反相信號。管道輸入控制単元300響應於管道輸入信號PINB而產生管道控制信號PINB〈0:2>。多個管道控制信號PINB〈0: 2>是指響應於管道輸入信號PINB而以每預定個時鐘地被順序激活的信號。當管道輸入信號PINB輸入至管道輸入控制單元300時，管道輸入控制單元300根據輸入信號的邏輯電平轉變而以每預定個時鐘地產生管道控制信號PINB〈0:2>。管道鎖存器単元400響應於管道控制信號PINB〈0:2>而順序地儲存輸入數據DATA_int0管道鎖存器単元400包括第一管道鎖存器至第三管道鎖存器。第一管道鎖存器響應於第一管道控制信號PINB〈0>而儲存輸入數據DATAjnt。第二管道鎖存器響應於第二管道控制信號PINB〈1>而儲存輸入數據DATA_int。第三管道鎖存器響應於第三管道控制信號PINB而儲存輸入數據DATAjnt。數據輸出單元500響應於輸出時鐘CLK_do而輸出儲存在管道鎖存器單元400的第一管道鎖存器至第三管道鎖存器中的輸入數據DATA_int。圖4說明根據ー個實施例的讀取命令控制單元100。參見圖4，讀取命令控制單元100包括移位器110和選擇單元120。讀取命令控制單元100響應於內部時鐘CLK、控制信號Ctrl和第一信號Read_com而產生讀取信號Read。移位器110通過響應於內部時鐘CLK將第一信號Read_com延遲來產生第二信號Read—dl。移位器110可以被配置成觸發器，並且通過響應於內部時鐘CLK將第一信號ReacLcom延遲來產生第二信號Read_dl。選擇單元120響應於控制信號Ctrl而選擇第一信號Read_Com或第二信號Read_dl作為讀取信號Read。更具體而言，控制信號Ctrl根據管道鎖存器的數目來確定第二信號ReacLdl的延遲量。控制信號ctrl選擇第一信號Read_com或第二信號Read_dl作為讀取信號Read。圖5說明讀取命令控制單元100的另ー個實施例。參見圖5，讀取命令控制單元100包括移位器111和選擇單元120。
讀取命令控制單元100響應於控制信號Ctrl和第一信號Read_com而產生管道輸入信號PINB。
移位器111通過將第一信號Read_com延遲而產生第二信號Read_dl。
移位器111可以被配置成延遲元件，並通過將第一信號ReacLcom延遲而產生第二信號 Read_dl。
選擇單元120響應於控制信號Ctrl而產生第一信號Read_Com或第二信號Read_dl作為讀取信號Read。
控制信號ctrl確定第二信號Read_dl的延遲量,並選擇第一信號Read_com或第二信號ReacLdl作為讀取信號Read。
圖6是根據一個實施例的讀取信號Read的時序圖。
將說明讀取命令控制單元100選擇第一信號Read_com或第二信號Read_dl作為讀取信號Read時的時序圖。當讀取命令控制單元100選擇第二信號ReacLdl作為讀取信號Read時，第二信號Read_dl被輸出為通過將第一信號Read_com延遲一個時鐘所得的信號。在一個實施例中，示範出第二信號Read_dl的讀取命令RD比第一信號Read_Com的讀取命令RD延遲一個時鐘。在另一個實施例中，示範出第二信號Read_dl比第二信號Read_com延遲一個或更多個時鐘。
圖7是根據一個實施例的半導體集成電路的管道控制信號的時序圖。
管道輸入控制單元300接收管道輸入信號PINB，以便在信號的邏輯電平轉變時順序地激活N個管道控制信號。在本發明中，示範出激活三個管道控制信號ΡΙΝΒ〈0: 2>。
當管道輸入信號PINB的邏輯電平在一個周期中轉變成低電平時，第一管道控制信號ΡΙΝΒ〈0>被激活。隨後，當管道輸入信號PINB的邏輯電平在下一個周期中轉變成低電平時，第二管道控制信號PINB〈1>被激活。隨後，當管道輸入信號PINB的邏輯電平在下一個周期中轉變成低電平時，第三管道控制信號PINB〈2>被激活。
雖然在本發明中說明了當管道輸入信號PINB的邏輯電平轉變成低電平時管道控制信號PINB〈0:2>被激活。但是，管道控制信號PINB〈0:2>也可以在管道輸入信號PINB的邏輯電平轉變成高電平時被激活。
圖8是根據一個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路的時序圖。
參見圖8,第一信號Read_com或第二信號Read_dl以每預定個時鐘周期(m * tCK)地施加讀取命令。
在此實施例中，示範出以每四個周期(4 * tCK)地施加讀取命令。
在此實施例中，每當CAS潛伏時間CL為10時輸出數據。
管道鎖存器單元400的第一管道鎖存器至第三管道鎖存器每個都具有12個周期(12 * tCK)的數據儲存時間。由於每四個周期(4 * tCK)地施加讀取命令且管道鎖存器單元400包括三個管道鎖存器，因此管道鎖存器單元400的第一管道鎖存器至第三管道鎖存器每個都具有12個周期(12 * tCK)的數據儲存時間。
當第二信號Read_dl被選擇作為管道輸入信號PINB時，第二信號Read_dl比第一信號Read_com延遲了一個周期(I * tCK)。
輸入至讀取命令控制單兀100的控制信號ctrl基於第一信號Read_com輸入的時間來控制CAS潛伏時間CL。
如果讀取命令控制單元100選擇第二信號Read_dl，則每當CAS潛伏時間為9時就在內部輸出數據。
因此，雖然讀取命令控制單元100在內部選擇第二信號ReacLdl，且因此在第二讀取信號Read_dl比第一讀取信號Read_com延遲了一個周期的狀態下施加讀取命令,但是輸入數據DATA_int從第一 CAS潛伏時間CLl起順序地輸出。
更具體而言，當讀取命令控制單元100選擇第二信號Read_dl時，如果第二信號ReacLdl的第一讀取命令RDl輸入，則在經過預定時間tA之後輸入數據DATAjnt被儲存在第一管道鎖存器PIPEO中。如果第二信號Read_dl的第二讀取命令RD2輸入，則經過預定時間tA之後輸入數據DATAjnt被儲存在第二管道鎖存器PIPEl中。如果第二信號Read_dl的第三讀取命令RD3輸入，則經過段預定時間tA之後輸入數據DATAjnt被儲存在第三管道鎖存器PIPE3中。
儲存在第一管道鎖存器PIPEO中的輸入數據DATAjnt的輸出在第一 CAS潛伏時間CLl之後開始，然後在輸出儲存在第二管道鎖存器PIPEl中的輸入數據DATAjnt的第二CAS潛伏時間CL2處完成。
當完成儲存在第一管道鎖存器PIPEO中的輸入數據DATAjnt的輸出時，當第四讀取命令RD4輸入之後經過預定時間tA時，輸入數據DATAjnt再次被儲存在第一管道鎖存器PIPEO中。
圖9說明管道鎖存器單元400的另一個實施例。
在圖9中，管道鎖存器單元400包括第一管道鎖存器PIPEO和第二管道鎖存器PIPEl。
第一管道鎖存器PIPEO響應於第一管道控制信號ΡΙΝΒ〈0>而儲存輸入數據DATA_int0第二管道鎖存器PIPEl響應於第二管道控制信號PINB〈1>而儲存輸入數據DATA_int。
圖10是根據另一個實施例的管道鎖存器控制電路和使用所述管道鎖存器控制電路的半導體集成電路的時序圖。
在此實施例中，示範出每四個周期(4 * tCK)地施加讀取命令。
在此實施例中，每當CAS潛伏時間CL為10時輸出數據。
管道鎖存器單元400的第一管道鎖存器和第二管道鎖存器每個都具有8個周期(8* tCK)的數據儲存時間。由於每四個周期(4 * tCK)地施加讀取命令且管道鎖存器單元400包括兩個管道鎖存器，因此管道鎖存器單元400的第一管道鎖存器和第二管道鎖存器每個都具有8個周期(8 * tCK)的數據儲存時間。
當第二信號Read_dl被選擇作為管道輸入信號PINB時，第二信號Read_dl比第一信號Read_com延遲三個周期(3 * tCK)。
輸入至讀取命令控制單兀100的控制信號ctrl基於第一信號Read_com輸入的時間來控制CAS潛伏時間CL。
如果讀取命令控制單元100選擇第二信號ReacLdl，則每當CAS潛伏時間為7時在內部輸出數據。
因此，雖然讀取命令控制單元100在內部選擇第二信號ReacLdl且因此在第二讀取信號ReacLdl比第一讀取信號Read_Com延遲三個周期的狀態下施加讀取命令，但輸入數據DATA_int從第一 CAS潛伏時間CLl起順序地輸出。
更具體而言，當假設讀取命令控制單元100選擇第二信號ReacLdl時，如果第二信號ReacLdl的第一讀取命令RDl輸入，則在經過預定時間tA之後輸入數據DATAjnt被儲存在第一管道鎖存器PIPEO中。如果第二信號Read_dl的第二讀取命令RD2輸入，則經過預定時間tA之後輸入數據DATAjnt被儲存在第二管道鎖存器PIPEl中。
儲存在第一管道鎖存器PIPEO中的輸入數據DATAjnt的輸出在第一 CAS潛伏時間CLl之後開始，然後直到輸出儲存在第二管道鎖存器PIPEl中的輸入數據DATAjnt的第二 CAS潛伏時間CL2時才完成。
如果完成儲存在第一管道鎖存器PIPEO中的輸入數據DATAjnt的輸出，則當第三讀取命令RD3輸入之後經過預定時間tA時，輸入數據DATAjnt再次被儲存在第一管道鎖存器PIPEO中。
雖然以上已經描述了某些實施例，但本領域的技術人員會理解這些描述的實施例僅是示例性的。因此，本文所述的電路不應當限於描述的實施例。確切地說，本文所述的電路應當僅根據所附權利要求書並結合以上說明書和附圖來限定。
權利要求
1.ー種管道鎖存器控制電路，包括讀取命令控制單元，所述讀取命令控制單元被配置為接收第一信號並響應於控制信號產生讀取信號， 其中，所述讀取命令控制單元響應於所述控制信號來選擇所述第一信號、或選擇通過根據內部時鐘將所述第一信號延遲所得的第二信號，並產生選中的所述第一信號或所述第ニ信號作為所述讀取信號。
2.如權利要求1所述的管道鎖存器控制電路，其中，所述讀取命令控制單元包括: 移位器，所述移位器被配置為通過響應於所述內部時鐘將所述第一信號延遲來產生所述第二信號；以及 選擇單元，所述選擇単元被配置為響應於所述控制信號而選擇所述第一信號或所述第ニ信號，並輸出選中的所述第一信號或所述第二信號作為所述讀取信號。
3.如權利要求2所述的管道鎖存器控制電路，其中，所述移位器為觸發器。
4.如權利要求1所述的管道鎖存器控制電路，其中，所述讀取命令控制單元包括: 移位器，所述移位器被配置為通過將所述第一信號延遲而產生所述第二信號；以及 選擇單元，所述選擇単元被配置為響應於所述控制信號而選擇所述第一信號或所述第ニ信號，並輸出選中的所述第一信號或所述第二信號作為所述讀取信號。
5.如權利要求4所述的管道鎖存器控制電路，其中，所述移位器為延遲元件。
6.如權利要求1所述的管道鎖存器控制電路，其中，所述控制信號為模式寄存器設置或測試模式信號。
7.如權利要求1所述的管道鎖存器控制電路，其中，所述控制信號根據管道鎖存器的數目確定所述第二信號的延遲量。
8.如權利要求1所述的管道鎖存器控制電路，其中，所述控制信號基於所述第一信號來控制CAS潛伏時間。
9.一種半導體集成電路,包括: 讀取命令控制單元，所述讀取命令控制單元被配置為接收第一信號並響應於控制信號而產生讀取信號； 管道控制信號發生單元，所述管道控制信號發生單元被配置為響應於所述讀取信號而產生管道輸入信號； 管道輸入控制単元，所述管道輸入控制単元被配置為響應於所述管道輸入信號而產生管道控制信號； 管道鎖存器単元，所述管道鎖存器単元被配置為響應於所述管道控制信號而儲存數據；以及 數據輸出単元，所述數據輸出單元被配置為響應於輸出時鐘而輸出所述數據， 其中，所述讀取命令控制單元響應於所述控制信號而選擇所述第一信號、或選擇通過根據內部時鐘將所述第一信號延遲所得的第二信號，並產生選中的所述第一信號或所述第ニ信號作為所述讀取信號。
10.如權利要求9所述的半導體集成電路，其中，所述讀取命令控制單元包括: 移位器，所述移位器被配置為通過響應於所述內部時鐘將所述第一信號延遲而產生所述第二信號；以及 選擇單元，所述選擇単元被配置為響應於所述控制信號而選擇所述第一信號或所述第ニ信號，並輸出選中的所述第一信號或所述第二信號作為所述讀取信號。
11.如權利要求10所述的半導體集成電路，其中，所述移位器為觸發器。
12.如權利要求9所述的半導體集成電路，其中，所述讀取命令控制單元包括: 移位器，所述移位器被配置為通過將所述第一信號延遲而產生所述第二信號；以及 選擇單元，所述選擇単元被配置為響應於所述控制信號而選擇所述第一信號或所述第ニ信號，並輸出選中的所述第一信號或所述第二信號作為所述讀取信號。
13.如權利要求12所述的半導體集成電路，其中，所述移位器為延遲元件。
14.如權利要求9所述的半導體集成電路，其中，所述控制信號為模式寄存器設置或測試模式信號。
15.如權利要求9所述的半導體集成電路，其中，所述控制信號根據管道鎖存器的數目確定所述第二信號的延遲量。
16.如權利要求9所述的半導體集成電路，其中，所述控制信號基於所述第一信號來控制CAS潛伏時間。
17.如權利要求9所述的半導體集成電路，其中，所述管道控制信號發生單元通過將所述讀取信號反相來產生所述管道輸入信號。
18.如權利要求9所述的半導體集成電路，其中，所述管道輸入控制単元響應於所述管道輸入信號而順序地產生所述管道控制信號。
19.如權利要求9所述的半導體集成電路，其中，所述管道輸入控制単元根據所述管道輸入信號的邏輯電平的轉變來產生所述管道控制信號。
20.如權利要求9所述的半導體集成電路，其中，所述管道鎖存器単元包括多個管道鎖存器。
全文摘要
本發明提供一種管道鎖存器控制電路和一種使用所述管道鎖存器的半導體集成電路。所述管道鎖存器控制電路包括讀取命令控制單元，所述讀取命令控制單元被配置為接收第一信號並響應於控制信號產生讀取信號。在所述管道鎖存器控制電路中，所述讀取命令控制單元響應於所述控制信號來選擇所述第一信號、或選擇通過根據內部時鐘將所述第一信號延遲所得的第二信號，並產生選中的所述第一信號或所述第二信號作為讀取信號。
文檔編號G11C7/10GK103137177SQ201210085618
公開日2013年6月5日 申請日期2012年3月28日 優先權日2011年11月29日
發明者鄭椿錫 申請人:海力士半導體有限公司