高速a/d轉換器中無冗餘位的數字校正方法

2023-05-28 22:44:56

專利名稱：高速a/d轉換器中無冗餘位的數字校正方法
技術領域：
本發明提供一種高速A/D轉換器，特別是一種高速A/D轉換器中無冗餘位的數字校正方法。
分步流水式結構帶來的優點是，它能兼顧速度和解析度性能，降低系統功耗，減小輸入級負載。由於分步流水轉換在多個環節上會引入誤差，但由於分步轉換，可採用誤差校正技術以保證其轉換的正確性，採用數字校正方法是當前主要的方法。
在分步流水式結構A/D轉換器中，每級產生的餘差信號應與後級的轉換範圍相匹配，如附圖
3(a)所示。但是由於量化比較器失調、跟蹤/保持電路的失調、級間放大器增益精度等因素的影響導致餘差信號與轉換範圍不匹配，如附圖3(b)所示。由於部分區間的輸入信號所對應的餘差信號超出了下級的轉換範圍(它一般對應於本級餘差信號的1LSBC範圍，例如-12LSBC,+12LSBC)]]>)，從而出現了丟失碼的現象。因此，分步流水線結構A/D轉換器必須採用數字校正方法來避免這種丟失碼的現象。
傳統的數字校正方法是通過增加冗餘位來確保不丟碼。通常，本級的量化過程(即子A/D轉換過程)產生的誤差使得比較器的實際判決電平在標稱判決電平(Nominal Decision Level)的[-12LSBC,+12LSBC]]>)範圍內。如附圖4所示，帶誤差的餘差信號分布在[-1LSBC，+1LSBC]，因此下級的轉換範圍必須由原來的1LSBC擴展到2LSBC，相應地下級應該增加一位冗餘位來記錄誤差信息，用於最後的數字校正。
增加冗餘位的數字校正的原理簡述如下以n位兩級流水式結構A/D轉換器為例，其模擬輸入信號Vin可以表示為Vin＝Vfs·(d1·2-1+d2·2-2+Λ+dn·2-n)+δ其中，Vfs是滿量程輸入範圍，|δ|＜Vfs/2n+1。如果前級的量化比較器在給定比較時間內可以對幅度大於Verr，max的輸入信號產生正確的閂鎖邏輯輸出，那麼當該級的轉換位數L≤log2(Vfs/|Verr，max|)時，最大誤差|Verr，max|≤1LSBC＝Vfs/2L。這說明在轉換輸出的數字碼中對於n＜L的位沒有錯；而對於n≥L的位，由於前級量化過程中比較器的非理想性、參考電壓的非線性以及各種動態次要因素的影響引起的誤差將可能導致前級量化轉換出現錯碼。如果前級量化的最低轉換位dL出現錯誤，餘差信號Ve將可能出現上溢或下溢兩種誤差(1)當VL-1+Vfs2-LVinVL-1+32Vfs2-L]]>，但dL＝0時，餘差上溢，大小為Ve+＝Ve+1LSBC＝Vfs·(2-L+dL+1·2-(L+1)+dL+2·2-(L+2)+Λ+dn·2-n)+δ(2)當VL-1+12Vfs2-LVinVL-1+Vfs2-L]]>，但dL＝1時，餘差下溢，大小為Ve+＝Ve-1LSBC＝Vfs·(-2-L+dL+1·2-(L+1)+dL+2·2-(L+2)+Λ+dn·2-n)+δ以上式中，VL＝Vfs·(d1·2-1+d2·2-2+Λ+dL·2-L)。從上述分析可以看到考慮誤差後的餘差信號變動由理想情況下的1LSBC變為2LSBC(如附圖3)，相應地後級的量化轉換範圍也應擴展到2LSBC，並使其覆蓋原量化區間上下各1/2LSBC才能保證不丟失誤差信息；後級的轉換位數也要相應地增加一位，該冗餘位用來記錄誤差信息；冗餘位應該是帶符號的，有三種取值0，+1和-1，分別對應於實際餘差信號中誤差為0，1LSBC和-1LSBC情況。由此得到數字校正原理(1)前級轉換碼的校正算法(a)Ve區，Codec′＝Codec(b)Ve+區，Code′＝Code+1(c)Ve-區，Codec′＝Codec-1(2)後級轉換碼即實際的後級轉換輸出數字碼除冗碼位外的剩餘碼。
分步流水式結構A/D轉換器採用增加冗餘位的數字校正方法來保證轉換的正確性。但是增加冗餘位意味著電路結構中元器件數目的增加。以兩級流水式結構為例，為了保證前級的轉換不出現錯碼，後級增加了一位冗餘位來進行數字校正，其量化比較器的數目相應地增加了一倍，電路功耗和晶片面積也將加倍。為了達到降低功耗的目的，Stephen H.Lewis等人提出了一種改進的數字校正方案。目前流行的1.5位/級流水式A/D轉換器即是它的實例。它的每級餘差信號分布圖如附圖5所示。改進後的校正技術在每級結構中去掉一個比較器並移動判決電平和D/A電平使其位置向右偏移半位。這樣帶來了後端的數字校正邏輯的簡化(不再需要減法)，並確保了邏輯電路的可測試性。與傳統的數字校正方法相比，每級的量化比較器數目要少一個。比較器數目的減少帶來了晶片面積、電路功耗以及跟蹤/保持電路容性負載的降低。但是這種改進後的校正技術只是在前級減少了一個比較器，後級為了實現校正仍是需要有冗餘位的。本發明在仔細研究已有的誤差數字校正方法的工作基礎上提出了一種無需冗餘位的數字校正方案，大大減少了量化比較器的數目(隨著每級轉換位數的增加)，在電路功耗、晶片面積等方面具有較強的優勢。
本發明一種高速A/D轉換器中無冗餘位的數字校正方法，其特徵在於，包括如下步驟(1)判決電平移動半位；(2)經過子A/D轉換輸出級的數字輸出碼；(3)數字輸出碼選中兩個相鄰的D/A電平，分別產生兩個餘差信號；(4)判斷餘差信號是否超量程來決定輸出哪個餘差信號。其中步驟(1)判決電平移動半位，即 ，其中1LSBi對應該級的量化電平，而不是整個轉換器的量化電平。
其中用步驟(4)的結果來決定最終的數字輸出碼是否加1或減1。
本發明提出的無需冗餘位的數字校正方法的核心在於「本級數字輸出碼對應於兩個D/A電平」。附圖6所示的是採用無冗餘位的數字校正方法的分步流水式結構A/D轉換器其中一級的框圖，圖中各信號符號的上標i表示第i級。它的工作原理如下跟蹤/保持電路採樣輸入信號 (即前級的餘差信號)得到保持信號 ，經子A/D轉換得到數字輸出碼Di；數字碼Di經過D/A1、D/A2分別轉換得到模擬信號 ，其中Di在D/A1、D/A2上分別選中的D/A電平與它所對應的量化判決電平分別相距+12LSBi,-12LSBi]]>(LSBi是該級的量化電平)；保持信號 分別與 相減得到兩個餘差信號 與規定的模擬地電平Va比較得到的信號來選通開關S1、S2，輸出該級的餘差信號 。同時，若S1被選通，Di加1；若S2被選通，Di不變。其餘差分布如附圖7所示。
為了便於討論本數字校正方法的工作原理，預先定義判決電平的範圍是大於該判決電平而小於下一個判決電平的輸入信號範圍；定義D/A電平的範圍是餘差不超出規定的1LSBi量程的輸入信號範圍。兩者通過數字輸出碼聯繫起來由判決電平範圍決定本級的數字輸出碼，再由數字輸出碼選中D/A電平範圍。在如附圖3(a)所示的理想情況下，判決電平的範圍等同於D/A電平的範圍。但判決電平的移動必然導致兩者不再完全重疊，不重疊部分的輸入信號不僅其數字輸出碼出現誤碼，而且其對應的餘差超出了1LSBi轉換範圍。而重疊部分的輸入信號不存在這些問題。為此，可通過本級的數字輸出碼選中與判決電平範圍重疊的若干個D/A電平範圍，再通過依次判別與各D/A電平相比的餘差是否超量程來校正數字輸出碼，並且輸出餘差信號以供後級轉換。附圖7中，判決電平右移了半位，即 (同樣可以使判決電平左移半位)，這樣判決電平範圍與它對應的D/A電平範圍及後一個D/A電平範圍重疊。判決電平在標稱值的-12LSBi,+12LSBi)]]>內移動不會使得判決電平範圍超出該範圍。當輸入信號在前一個重疊區中，數字輸出碼不變；當它在後一個重疊區中，數字輸出碼加1。不同於傳統的數字校正方法級的數字輸出碼只對應一個D/A電平，本數字校正方案需要對應兩個D/A電平，故將採用這種校正技術的流水式A/D轉換器稱之為雙D/A轉換流水式結構A/D轉換器。
附圖7與附圖4、5相比照，轉換範圍為1LSBi，因而它對後級的轉換沒有冗餘位的要求。與已有的數字校正方法的比較，本數字校正方法大大減少了量化比較器的數目。假設設計一個n位流水式結構A/D轉換器，分三級流水，各級的位數依次為n1、n2和n3。採用傳統的帶冗餘位的數字校正方法，各級的位數依次為n1、n2+1和n3+1，比較器數目為 採用Stephen H.Lewis等人改進的校正方案，各級的位數依次為n1、n2+1和n3+1，但前兩級可少一個比較器，比較器數目為 本申請專利提出的數字校正方法對各級的位數要求依次為n1、n2和n3，比較器數目為 例如n＝10，其中n1＝4，n2＝3，n3＝3，第一種方案需45個比較器，第二種方案需43個比較器，第三種方案則需26個比較器。比較器數目的減少帶來了晶片面積的減小和電路功耗的降低，同時還減輕了各級跟蹤/保持電路的容性負載。
圖8是本發明雙D/A轉換流水式結構A/D轉換器中每級轉換及數字校正的方法框圖。其包括如下步驟(1)判決電平移動半位；(2)經過子A/D轉換輸出級的數字輸出碼；(3)數字輸出碼選中兩個相鄰的D/A電平，分別產生兩個餘差信號；(4)判斷餘差信號是否超量程來決定輸出哪個餘差信號。其中步驟(1)判決電平移動半位，即 ，其中1LSBi對應該級的量化電平，而不是整個轉換器的量化電平。
其中用步驟(4)的結果來決定最終的數字輸出碼是否加1或減1。
本數字校正方法可以應用在0.6μm CMOS工藝集成製作一個8位兩步流水式A/D轉換器。其結構如附圖9所示，Vin是A/D轉換器的輸入信號，VREF是基準電壓源，R是參考電壓電阻串上的單元電阻。輸入信號經高速跟蹤/保持後進行每級4位的兩級流水轉換；每級結構如虛線框內圖示；每級的數字輸出碼和控制信號饋入數字校正邏輯，得到最後的8位數字碼輸出。在附圖9虛線框內的每級轉換結構中，級數字碼的D/A轉換採用了一種MDAC的結構，它同時實現了跟蹤/保持、D/A轉換和放大餘差信號的功能。圖中的兩個16x放大器由開關電容運算放大器組成。這種結構採用了開關電容並且對餘差信號放大了16倍，有效地抑制了放大器本身的失調誤差和模擬開關引入的誤差，保證了數字校正的順利進行。
與傳統方案相比，本A/D轉換結構不僅實現了無冗餘位的數字校正，大大地減少了元器件的數目，在功耗、面積、流水遲延等方面具有優勢，而且結構也比較簡單。本結構中前後兩級的參考電壓電阻串還可共用。
權利要求
1.一種高速A/D轉換器中無冗餘位的數字校正方法，其特徵在於，包括如下步驟(1)判決電平移動半位；(2)經過子A/D轉換輸出級的數字輸出碼；(3)數字輸出碼選中兩個相鄰的D/A電平，分別產生兩個餘差信號；(4)判斷餘差信號是否超量程來決定輸出哪個餘差信號。
2.根據權利要求1所述的高速A/D轉換器中無冗餘位的數字校正方法，其特徵在於，其中步驟(1)判決電平移動半位，即 ，其中1LSBi對應該級的量化電平，而不是整個轉換器的量化電平。
3.根據權利要求1所述的高速A/D轉換器中無冗餘位的數字校正方法，其特徵在於，其中用步驟(4)的結果來決定最終的數字輸出碼是否加1或減1。
全文摘要
一種高速A/D轉換器中無冗餘位的數字校正方法，包括如下步驟(1)判決電平移動半位；(2)經過子A/D轉換輸出級的數字輸出碼；(3)數字輸出碼選中兩個相鄰的D/A電平，分別產生兩個餘差信號；(4)判斷餘差信號是否超量程來決定輸出哪個餘差信號；其中步驟(1)判決電平移動半位，即1/2LSB
文檔編號H03M1/10GK1402435SQ01124270
公開日2003年3月12日 申請日期2001年8月22日 優先權日2001年8月22日
發明者石寅, 李志剛, 李擁平, 朱榮華 申請人:中國科學院半導體研究所