多重柵極結構及其製造方法
2023-05-29 09:13:36 3
專利名稱：多重柵極結構及其製造方法
技術領域：
本發明是有關於一種半導體製程技術，且特別有關於一種高性能的多重柵極結構及其製造方法，特別適合應用在深次微米以下的CMOS組件。
背景技術：
金屬氧化半導體場效應電晶體(Metal-Oxide-Semiconductor FieldEffect Transistors，以下簡稱MOSFET)是在集成電路技術技術中相當重要的一種基本電子組件，其由三種基本的材料，即金屬導體層、氧化層與半導體層等組成位於半導體基底上的柵極電晶體。此外，還包括了兩個位於柵極電晶體兩旁，且電性與半導體基底相反的半導體區，稱為源極與漏極。目前製作柵極電晶體時，金屬導電層多由經摻雜的復晶矽(Polysilicon)與金屬共同組成，此結構又稱為復晶矽化金屬(Polycide)。氧化層多由熱氧化法所形成的氧化矽作為閘氧化層。此外，在柵極的側壁多以氮化矽作為間隔物(spacer)。
雖然上述傳統的MOSFET長久以來已被廣泛的使用，然而隨著半導體技術對積集度要求的提高，傳統的MOSFET尺寸及其溝道長度(channellength)亦相對地縮減。當MOSFET組件的溝道長度縮減至低於100nm時，於傳統位於半導體矽基底上的MOSFET作用時，便容易由於源極與漏極與其間的溝道相互作用，進而影響了柵極對於其溝道的開啟/關閉狀態的控制能力，而進一步引起的所謂的短溝道效應(short channel effects；SCE)。
因此，為了使MOSFET於CMOS組件上的應用可以配合MOSFET尺寸縮小化的發展與提高MOSFET積集度的需求，實有必要針對MOSFET於組件縮小化過程中對於其閘溝道開啟/關閉狀態的控制能力謀求改善之道。
發明內容
有鑑於此，本發明的主要目的就是提供一種多重柵極結構，適合應用於閘溝道長度低於100nm的深次微米以下的CMOS組件上。利用本發明的多重柵極結構以增加對於閘溝道的控制並抑制短溝道效應的產生。除此之外，本發明的多重柵極結構可提供足夠的驅動電流，有助於MOSFET作用原理於半導體組件上的繼續應用，而不受到組件尺寸縮減的影響。
為達上述目的，本發明提供了一種多重柵極結構，包括複數個鰭型半導體層，沿一第一方向大體平行地排列，且由複數個位於一絕緣層上的絕緣臺地所支撐，其中上述鰭型半導體層的底面大於與其與絕緣臺地的接觸面；以及一柵極導電層，沿一第二方向延伸且覆蓋於上述鰭型半導體層的部分表面上，且於柵極導電層與其所覆蓋的上述鰭型半導體層之間更設置有一柵極介電層，其中此柵極介電層更包覆於該柵極導電層所覆蓋部分表面內的此等鰭型半導體層的底面。其中上述絕緣層是位於一半導體基底上，且上述的第一方向是大體正交於第二方向，而上述的鰭型半導體層具有圓滑化的上部邊角，以避免尖端放電現象。
此外，上述多重柵極更包括複數個源極/漏極區，位於此多重柵極兩側未為該柵極導電層所覆蓋的該等鰭型半導體層內，以構成一具有多重柵極(multiple-gate)的多重柵極電晶體(multiple-gate transistor)。而此多重柵極電晶體(multiple-gate transistor)內更包括複數個淡摻雜源極/漏極區連接於上述的源極/漏極區，其中此等淡摻雜源極/漏極區是位於源極/漏極區間的鰭型半導體層內。
簡言之，本發明的多重柵極的製造方法，其步驟包括提供一絕緣層上有半導體層的半導體基底；定義上述半導體層以於絕緣層上形成複數個鰭型半導體層，其中上述鰭型半導體層沿一第一方向大體平行地排列；蝕刻上述絕緣層，以於絕緣層上形成複數個突懸的絕緣臺地以支撐鰭型半導體層，其中鰭型半導體層的底面大於與絕緣臺地的接觸面；形成一順應性的介電層於上述鰭型半導體層表面，其中介電層並覆蓋於上述鰭型半導體層未接觸該等絕緣臺地的底面；形成一導電層覆蓋於介電層上；以及分別定義導電層與介電層以分別形成一柵極導電層與一柵極介電層，其中柵極導電層與柵極介電層是沿一第二方向延伸且覆蓋於此等鰭型半導體層的部分表面上，以構成一多重柵極結構。
此外，上述多重柵極的製造方法，更包括下列步驟形成淡摻雜源極/漏極區於上述多重柵極內的此等鰭型半導體層內；形成一絕緣側壁於柵極導電層的兩側；以及形成源極/漏極區於上述多重柵極兩側的該等鰭型半導體層內，以構成一具有多重柵極(multiple-gate)的多重柵極電晶體(multiple-gate transistor)。
本發明的多重柵極結構，是形成於複數個位於絕緣臺地上的半導體層內，具有可同時開啟或關閉的複數個平行於第一方向的閘溝道(gatechannel)，且藉由柵極介電層與柵極導電層沿第二方向延伸且覆蓋於此等閘溝道所在的半導體層的兩對應面及上表面外，更覆蓋於其未接觸絕緣臺地的底面，對於此等閘溝道的控制可較習知的柵極結構為佳，而上述的第一方向與第二方向間具有一大體正交的連接關係。
此外，本發明的多重柵極結構可搭配高介電常數介電材料(high一kgate dielectric)的使用以及可應用於絕緣層上有矽(SOI)的半導體基底，有助於降低多重柵極電晶體所消耗的功率及相關有害的電氣效應。
本發明是利用增加電晶體上閘溝道的數量，並將此等閘溝道並聯以形成一共構的多重柵極電晶體，此等多重柵極電晶體可同時開啟更多的閘溝道，藉此紓解電流的壓力，以提供通過電晶體的較大電子流量，並改善驅動電流。而藉由本發明的多重柵極電晶體可解決前述尺寸縮小所衍生的問題，並提升半導體組件的效能。
圖1A至圖1I為一系列剖面圖，用以說明本發明一較佳實施例中所製作多重柵極的結構及其製造方法。
圖2A至圖2F為一系列上視圖，用以說明對應於剖面圖1a至圖1k中的相對上視情形。
符號說明100～半導體基底102～絕緣層102a～絕緣臺地104、104a、104b～矽層106、106a～氧化層108、108a～罩幕層110～光阻層112～凹處114～介電層116～導電層114a～柵極介電層116a～柵極導電層118～光阻圖案120～淡摻雜離子植入122～淡摻雜源極/漏極區124～間隔物
126～離子植入128～源極/漏極區130～金屬矽化物層HM～硬罩幕G～多重柵極具體實施方式
本發明將配合剖面圖1A至圖1I作說明本發明的多重柵極結構的製作流程，並配合上視圖2A至圖2F以輔助說明其上視情形。
首先如圖1A所示，其顯示本發明的起始步驟，在該圖中，首先提供一基底，例如為一絕緣層上有半導體層的半導體基底，其來源可為絕緣層上有矽(silicon on insulator；SOI)或絕緣層上有矽鍺材料(SiGe)的半導體基底100。於此半導體基底100上具有一絕緣層102以及一半導體層104，而此絕緣層的材質例如為二氧化矽，其厚度介於10～10000埃，而半導體層104的材質可為矽或矽鍺材料，其厚度介於5～5000埃，在此則以一半導體材料的矽層104表示，以說明本發明的實施例。
接著於此矽層104上依序形成一氧化層106以及一罩幕層108，形成此氧化層106的方法例如為熱氧化法(thermal oxidation)，其材質例如為二氧化矽(SiO2)，而形成罩幕層108的方法例如為化學氣相沉積法(CVD)，其材質例如為氮化矽材料(Si3N4)。接著塗布一光阻材料(PR)於上述罩幕層108上，並經由一微影及顯影程序以形成複數個圖案化的光阻層110於罩幕層108上。此時，圖1A中剖面結構是對應於如上視圖2A中A～A』切線內的剖面情形，而此時的上視情形則如圖2A中所示，於絕緣層102上(未顯示)為罩幕層108所覆蓋且具有複數個圖案化的光阻層110於罩幕層108上，而此等圖案化的光阻層110則沿圖2A中平行於y軸的第一方向大體平行地排列。
接著，請參照圖1B，沿著上述圖案化的光阻層110，分別蝕刻罩幕層108及氧化層106，以分別形成圖案化的罩幕層108a及氧化層106a，以構成複數個硬罩幕HM，並於去除光阻層110後，再以此圖案化的硬罩幕HM作為蝕刻硬罩幕，接著於矽層104上定義出複數個圖案化矽層104a，並蝕刻停止於絕緣層102上。此時，圖1B中的剖面結構是對應於上視圖2B內A～A』切線中的剖面情形，其上視結構如圖2B中所示，於絕緣層102上顯現出複數個圖案化的罩幕層108a及其間所露出的部分絕緣層102，其中，於此等圖案化的罩幕層108a及其下方的氧化層106a與矽層104a亦沿先前光阻層110所定義方向，大體平行地於圖2B中y軸的第一方向排列。
請參照圖1C，接著蝕刻去除此等硬罩幕HM(即罩幕層108a與氧化層106a)，以留下複數個矽層104a。接著，更進行一圓滑化程序以圓滑化矽層104a的上部邊角，上述圓滑化程序例如為(a)於製程溫度介於200～1000℃的氫氣氣氛下單一步驟的高溫氫氣熱退火程序(high temperatureH2annealing)或為(b)利用一熱氧化程序於此等矽層104a表面形成一薄氧化層後再配合一蝕刻程序去除表面的薄氧化層，以達到圓滑化其上部邊角功效的兩步驟程序。經由上述圓滑化程序所形成的複數個上部邊角圓滑化且具有鰭型外觀(fin shape)的矽層104b後，接著進行一蝕刻程序以蝕刻絕緣層102，於絕緣層102內蝕刻出複數個凹處(recess)112並同時形成複數個突懸(overhang)的絕緣臺地102a一體成形於絕緣層102上以支撐其上的複數個矽層104b，且矽層104b的底面大於與絕緣臺地102a接觸的接觸面而露出部分未接觸絕緣臺地102a的矽層104b底面。上述的絕緣臺地102a距絕緣層102約5～500埃的深度，而此蝕刻程序則例如為一溼蝕刻程序。
請參照圖1D，接著形成一順應性的介電層114覆蓋於絕緣層102、絕緣臺地102a及矽層104b表面，其中介電層114並覆蓋於矽層104b露出於絕緣臺地102a的底面部分，介電層114的形成方法例如為濺鍍法、熱氧化法或化學氣相沉積法(CVD)，其中較佳方法為衍生自化學氣相沉積法的原子層化學氣相沉積法(ALCVD)或熱氧化法，其厚度約介於5～50埃。而介電層114的材質可選自一般常見的介電材料中二氧化矽(silicondioxide)或氮氧化矽(oxynitride)材料，亦可自相對電容率(relativepermittivity)大於5的高介電常數材料(high k dielectric)如氧化鋯(ZrO2)、氧化鉿(HfO2)、五氧化二鉭(Ta2O5)、氧化鈦(TiO2)以及氧化鋁(Al2O3)等中選用。值得注意地，在此若採用熱氧化法以形成此介電層114，則此順應性的介電層將僅形成於矽層104b的周圍，而與圖1D中的圖示略有出入，在此圖1D中的介電層114則以採用化學氣相沉積法(CVD)所形成的順應性介電層114表示。
接著形成一毯覆性導電層116覆蓋於介電層114上及一柵極的光阻圖案118於導電層116上，導電層116的材質例如為復晶矽(polysilicon)、復晶矽鍺(poly-SiGe)或金屬，其形成方法例如為電漿加強型化學氣相沉積法(PECVD)或濺鍍法，其厚度約高於矽層104b表面500～2000埃。此時，於圖1D中的剖面結構是對應於上視2C內A～A』切線中的剖面情形，其上視結構則如圖2C中所示，為導電層116所覆蓋而僅顯現出位於導電層116上的沿一第二方向延伸的一柵極的光阻圖案118，此第二方向大體正交於此等矽層104b所排列的第一方向。
接著，請參照圖1E，沿著此柵極的光阻圖案118分別定義其下的導電層116與介電層114以分別形成一柵極導電層116a與一柵極介電層114a，並去除未為光阻圖案118所覆蓋區域內的導電層116與介電層114材料後，再行去除此光阻圖案118，由上述部分覆蓋於此等矽層104b上的柵極導電層116a與柵極介電層114a以構成一多重柵極G，此多重柵極G在此以圖1E中一橫跨於三獨立的矽層104b的三柵極結構表示，實際多重柵極G所跨越的矽層的數量則可依照組件需求而作改變，而不在此加以限定其數量。
因整體結構關係，在此更採用視角正交於圖1E的剖面圖1F以作說明。接著進行一斜角度的淡摻雜離子植入120，利用適當的離子源植入於多重柵極G兩側的矽層104b表面，並經由一快速熱回火程序以形成淡摻雜源極/漏極區122於矽層104b內及多重柵極G下方部分的矽層104b內，以作為防止短溝道效應(short channel effects；SCE)之用，而上述淡摻雜源極/漏極區122的形成方法亦可採用如電漿浸入式離子植入法(plasma immersion ion implantation)完成。
此時，於圖1E中的剖面結構是對應於上視圖2D內A～A』切線中的剖面情形，其上視結構如圖2D中所示，顯現出一多重柵極G沿圖2D中x方向的第二方向延伸，而於圖1F中的剖面結構是對應於上視圖2D內B～B』切線中的剖面情形，藉由先前的淡摻雜離子植入120及一快速熱回火程序，於此多重柵極G兩側的複數個矽層104b內形成了淡摻雜源極/漏極區122。
請參閱圖1G，採用視角正交於多重柵極G的剖面圖以作說明，接著依照沉積一回蝕刻的方式，在多重柵極G的兩側壁形成一間隔物124，以作為柵極導電層116a的絕緣側壁，一般為二氧化矽層，此外，間隔物112亦可為氮化矽(Si3N4)層或氮氧化矽層(Oxynitride；SiOxNy)。
隨後，對多重柵極G兩側的矽層104b進行高濃度的離子植入126，即濃摻雜，以更形成複數個源極/漏極區128於多重柵極G兩側的矽層104b內，並連接於多重柵極G下方的矽層104b內的複數個淡摻雜源極/漏極區122，以構成一多重柵極電晶體，而位於多重柵極G下方介於複數個源極/漏極區128間的矽層104b，即為此多重柵極的閘溝道(gatechannel)。此時，圖1G中的剖面結構是對應於上視圖2E內沿B～B』切線內的剖面情形，而此時的上視結構則如圖2E中所示，僅顯現出多重柵極G(柵極導電層116a)與其兩側之間隔物124以及複數個位於多重柵極G兩側矽104b層內的源極/漏極區128及絕緣層102。而於圖2E中A～A』切線內的剖面結構則同於圖1E內的剖面結構，故不在於此另行圖示。
請參照上視圖2F，當先前製程所選用的柵極導電層116a材質為多晶矽(polysilicon)時，在此可更進行一自對準金屬矽化物製程(self-aligned sicilide)以於柵極導電層116a與源極/漏極區128的表面上形成金屬矽化物層(salicide)130，以降低柵極導電層116a與此等源極/漏極區128的阻值(resistance)，而上述金屬矽化物層材質則例如為矽化鈷(CoSi2)、矽化鎳(NiSi)等耐火金屬的矽化物。
而對應於上視圖2F中A～A』及B～B』切線內的剖面結構則分別如圖1H及圖1I中所示，原先表面上的矽材料部分形成了自對準金屬矽化物層130。
本發明的多重柵極G內複數個為柵極導電層116a與門極介電層104b所覆蓋且環繞的複數個閘溝道(矽層104b)，於依實際的組件設計定義出實際的複數個源極及漏極後(各位於多重柵極G的同側)，配合適當的接觸結構與此等漏極以及多重柵極G接觸後，即可藉由MOSFET的操作原理，藉由多重柵極G的運作同時開啟或關閉此等閘溝道，以提供適當的驅動電流，並利用本發明多重柵極G的環繞結構，以達成對於此等閘溝道良好的控制效果。
權利要求
1.一種多重柵極結構，其特徵在於所述多重柵極結構包括複數個鰭型半導體層，沿一第一方向平行地排列，且由複數個位於一絕緣層上的絕緣臺地所支撐，其中該鰭型半導體層的底面大於與該絕緣臺地的接觸面；以及一柵極導電層，沿一第二方向延伸且覆蓋於該鰭型半導體層的部分表面上，且於該柵極導電層與其所覆蓋的該鰭型半導體層之間更設置有一柵極介電層，其中該柵極介電層更包覆於該柵極導電層所覆蓋部分表面內的該鰭型半導體層的底面。
2.根據權利要求1所述的多重柵極結構，其特徵在於該絕緣層是位於一半導體基底上。
3.根據權利要求1所述的多重柵極結構，其特徵在於該第一方向正交於該第二方向。
4.根據權利要求1所述的多重柵極結構，其特徵在於該鰭型半導體層具有圓滑化的上部邊角。
5.根據權利要求1所述的多重柵極結構，其特徵在於更包括複數個源極/漏極區，位於該多重柵極結構兩側未為該柵極導電層所覆蓋的該鰭型半導體層內，以構成一具有多重柵極(multiple-gate)的多重柵極電晶體(multiple-gate transistor)。
6.根據權利要求5所述的多重柵極結構，其特徵在於更包括複數個淡摻雜源極/漏極區連接於該源極/漏極區，其中該淡摻雜源極/漏極區是位於該源極/漏極區間的該鰭型半導體層內。
7.根據權利要求1所述的多重柵極結構，其特徵在于于該柵極導電層兩側更包括一絕緣側壁。
8.根據權利要求6所述的多重柵極結構，其特徵在于于該絕緣側壁材質為氮化矽(Si3N4)或二氧化矽(SiO2)。
9.根據權利要求1所述的多重柵極結構，其特徵在於該鰭型半導體層材質為矽或矽鍺材料。
10.根據權利要求1所述的多重柵極結構，其特徵在於該柵極介電層材質為二氧化矽(silicon dioxide)或氮氧化矽(oxynitride)材質。
11.根據權利要求1所述的多重柵極結構，其特徵在於該柵極介電層的厚度介於5～50埃。
12.根據權利要求1所述的多重柵極結構，其特徵在於該柵極介電層材質為相對電容率(relative permittivity)大於5的材質。
13.根據權利要求12所述的多重柵極結構，其特徵在於該相對電容率大於5的材質為五氧化二鉭(Ta2O5)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)。
14.根據權利要求1所述的多重柵極結構，其特徵在於該柵極導電層材質為復晶矽、復晶矽鍺或金屬。
15.根據權利要求1所述的多重柵極結構，其特徵在於該絕緣臺地是一體成形於該絕緣層上。
16.根據權利要求15所述的多重柵極結構，其特徵在於該絕緣臺地與該絕緣層的材質為二氧化矽(SiO2)。
17.根據權利要求1所述的多重柵極結構，其特徵在于于該柵極導電層上更包括一金屬矽化物層。
18.根據權利要求5所述的多重柵極結構，其特徵在於位於該多重柵極結構兩側未為該柵極導電層所覆蓋的該鰭型半導體層內的該源極/漏極區表面上更包括一金屬矽化物層。
19.根據權利要求17或18所述的多重柵極結構，其特徵在於該金屬矽化物層材質為矽化鈷或矽化鎳。
20.一種多重柵極結構的製造方法，包括下列步驟提供一絕緣層上有半導體層的半導體基底；定義該半導體層以於該絕緣層上形成複數個鰭型半導體層，其中該鰭型半導體層沿一第一方向平行地排列；蝕刻該絕緣層，以於該絕緣層上形成複數個突懸的絕緣臺地以支撐該鰭型半導體層，其中該鰭型半導體層的底面大於與該絕緣臺地的接觸面；形成一順應性的介電層於該鰭型半導體層表面，其中該介電層並覆蓋於該鰭型半導體層未接觸該絕緣臺地的該底面；形成一導電層覆蓋於該介電層上；以及分別定義該導電層與該介電層以分別形成一柵極導電層與一柵極介電層，其中該柵極導電層與該柵極介電層是沿一第二方向延伸且覆蓋於該鰭型半導體層的部分表面上，以構成一多重柵極結構。
21.根據權利要求20所述的多重柵極的製造方法，其中該介電層更覆蓋於該絕緣層及該絕緣層臺地表面。
22.根據權利要求20所述的多重柵極的製造方法，其中於蝕刻該絕緣層前，更包括一圓滑化程序，以圓滑化該鰭型半導體層的上部邊角。
23.根據權利要求20所述的多重柵極的製造方法，其中該第一方向正交於該第二方向。
24.根據權利要求20所述的多重柵極的製造方法，其中該半導體層材質為矽或矽鍺材料。
25.根據權利要求20所述的多重柵極的製造方法，其中該半導體基底為一絕緣層上有矽(SOI)的半導體基底。
26.根據權利要求20所述的多重柵極的製造方法，其中該柵極介電層材質為二氧化矽(silicon dioxide)或氮氧化矽(Oxynitride)材質。
27.根據權利要求20所述的多重柵極的製造方法，其中該柵極介電層的厚度介於5～50埃。
28.根據權利要求20所述的多重柵極的製造方法，其中該柵極介電層材質為相對電容率(relative permittivity)大於5的材質。
29.根據權利要求28所述的多重柵極的製造方法，其中該相對電容率大於5的材質為五氧化二鉭(Ta2O5)、氧化鉿(HfO2)、氧化鋯(ZrO2)、氧化鈦(TiO2)或氧化鋁(Al2O3)。
30.根據權利要求20所述的多重柵極的製造方法，其中該柵極導電層材質為復晶矽、復晶矽鍺或金屬。
31.根據權利要求20所述的多重柵極的製造方法，其中蝕刻該絕緣層的方法為溼蝕刻法。
32.根據權利要求20所述的多重柵極的製造方法，其中形成該順應性的介電層的方法為熱氧化法或原子層化學氣相沉積法(ALCVD)。
33.根據權利要求20所述的多重柵極的製造方法，其中形成該導電層的方法為電漿加強型化學氣相沉積法(PECVD)或濺鍍法。
34.根據權利要求20所述的多重柵極的製造方法，更包括下列步驟形成一對淡摻雜源極/漏極區於為該多重柵極結構所覆蓋的該鰭型半導體層內；形成一絕緣側壁於該柵極導電層的兩側；以及形成一對源極/漏極區於該柵極介電層與該柵極導電層所覆蓋的部分表面兩側的該鰭型半導體層內，以構成一具有多重柵極(multiple-gate)的多重柵極電晶體(multiple-gatet ransistor)。
35.根據權利要求34所述的多重柵極的製造方法，其中該淡摻雜源極/漏極區是連接於該源極/漏極區。
36.根據權利要求34所述的多重柵極的製造方法，其中形成該淡摻雜源極/漏極區的方法為斜角度離子植入或電漿浸入式離子植入法(plasma immersion ion implantation)。
37.根據權利要求34所述的多重柵極的製造方法，其中該絕緣側壁材質為氮化矽(Si3N4)或二氧化矽(SiO2)。
38.根據權利要求34所述的多重柵極的製造方法，其中形成該源極/漏極區的方法為離子植入法。
39.根據權利要求34所述的多重柵極的製造方法，更包括下列步驟進行一自對準金屬矽化物製程，以於該多重柵極電晶體的該源極/漏極區及該柵極導電層的表面上形成一金屬矽化物層。
40.根據權利要求39所述的多重柵極的製造方法，其中該金屬矽化物層材質為矽化鈷或矽化鎳。
41.根據權利要求22所述的多重柵極的製造方法，其中該圓滑化程序的步驟包括進行一高溫氫氣熱退火程序(high tempera ture H2annealing)，於200～1000℃的氫氣氣氛下，圓滑化該鰭型半導體層的上部邊角。
42.根據權利要求22所述的多重柵極的製造方法，其中該圓滑化程序的步驟包括進行一熱氧化程序以於該鰭型半導體層表面形成薄氧化層；以及進行一蝕刻程序去除該薄氧化層，以圓滑化該鰭半導體層的上部邊角。
全文摘要
本發明是關於一種多重柵極結構及其製造方法，其結構包括複數個鰭型半導體層，沿一第一方向大體平行地排列，且由複數個位於一絕緣層上的絕緣臺地所支撐，其中上述鰭型半導體層的底面大於與其與絕緣臺地的接觸面；以及一柵極導電層，沿一第二方向延伸且覆蓋於上述鰭型半導體層的部分表面上，且於柵極導電層與其所覆蓋的上述鰭型半導體層之間更設置有一柵極介電層，其中此柵極介電層更包覆於該柵極導電層所覆蓋部分表面內的此等鰭型半導體層的底面。
文檔編號H01L29/423GK1507057SQ20031010171
公開日2004年6月23日 申請日期2003年10月21日 優先權日2002年12月6日
發明者陳豪育, 楊育佳, 楊富量 申請人:臺灣積體電路製造股份有限公司