一種高性能半導體器件及其製造方法
2023-05-29 13:12:36
專利名稱：一種高性能半導體器件及其製造方法
技術領域：
本發明通常涉及一種半導體器件及其製造方法。更具體而言，涉及一種半導體器件及其製造方法，用於在柵堆疊下方的半導體襯底中形成具有陡峭的倒摻雜阱以及分別在源極區和漏極區附近的半導體襯底中形成陡峭的離子注入區。
背景技術：
隨著半導體行業的發展，具有更高性能和更強功能的集成電路要求更大的元件密度，而且各個部件、元件之間或各個元件自身的尺寸、大小和空間也需要進一步縮小。相應地，為了提高MOSFET (金屬氧化物半導體場效應電晶體)器件的性能需要進一步減少 MOSFET器件的柵長。然而隨著柵長持續減小，減少到接近源極和漏極的耗盡層的寬度，例如小於40nm時，將會產生較嚴重的短通道效應(short channel effect或簡寫為SCE)，從而不利地降低器件的性能，給大規模集成電路的生產造成困難。如何降低短通道效應以及有效地控制短通道效應，已經成為集成電路大規模生產中的一個很關鍵的問題。在Thompson S 等人的文章中「M0S Scaling =Transistor Challenges for the 2IstCentury", Intel Technology Journal Q3~981-19頁，描述Halo離子注入和倒摻雜阱能夠降低短通道效應。此方案是基於在溝道中形成陡峭的倒摻雜阱以減小柵極下耗盡層的厚度，進而減少短通道效應。通常要求倒摻雜阱要有很陡峭的分布以達好的效果。但是由於快速光熱退火或尖峰退火經常用於激活摻雜以及去除對源/漏區離子注入所導致的缺陷。而源極區和漏極區以及源/漏延伸區退火的熱預算太大，這種退火形成原子擴散所需的溫度和時間遠遠大於僅對溝道區中的摻雜劑進行退火所需。因此不利地導致溝道區中的摻雜原子擴散過大，從而破壞陡峭的倒摻雜分布。因此，為了改進半導體器件的性能，需要一種具有陡峭的倒摻雜分布的器件及其製造方法。另外，由於在現有技術的Halo離子注入通常會將摻雜劑不當地引入源極區和漏極區的主體部分，與源/漏極區的摻雜重疊，引起MOSFET器件中的帶-帶洩漏電流和源漏結電容增加，導致源極、漏極擊穿，從而導致器件性能的下降。因此，也需要一種半導體器件及其形成方法以減少在形成Halo離子注入時對源漏區域引入不當摻雜。上述兩種情況均會造成器件性能的降低，因此，需要提出一種新的半導體器件結構及其製造方法，能夠有利地形成陡峭的倒摻雜分布和/或陡峭的離子注入分布。
發明內容
鑑於上述問題，本發明提出了一種製造半導體器件的方法，所述方法包括a)提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；C)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口 ；f)從所述開口對襯底進行基本垂直的離子共注入以在開口下方的襯底中形成陡峭的倒摻雜阱；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。
根據本發明的第二方面，還提出了一種製造半導體器件的方法，所述方法包括a) 提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；C)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口 ；f)從所述開口對襯底進行斜角度的離子共注入以分別在源極區和漏極區附近形成陡峭的離子注入區；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。根據本發明的第三方面，提出了一種製造半導體器件的方法，所述方法包括a) 提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；c)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口 ；f)從所述開口對襯底進行基本垂直的離子共注入並進行斜角度的離子共注入，從而在開口下方的襯底中形成陡峭的倒摻雜阱並分別在源極區和漏極區附近形成陡峭的離子注入區；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。相應地，本發明還提供了一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括形成於所述柵堆疊下方的襯底中的陡峭的倒摻雜阱。根據本發明的另一個方面，提供一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括分別形成於所述源極區和漏極區附近的陡峭的離子注入區。根據本發明的在一個方面，提供一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括形成於所述柵堆疊下方的襯底中的陡峭的倒摻雜阱和分別形成於所述源極區和漏極區附近的陡峭的離子注入區。
圖1示出了根據本發明的第一實施例的半導體器件的製造方法的流程圖；圖2-11示出了根據本發明第一實施例的各個階段的半導體器件的結構圖。圖12示出了根據本發明的第二實施例的半導體器件的製造方法的流程圖；圖13-15示出了根據本發明第二實施例的各個階段的半導體器件的結構圖。圖16示出了根據本發明的第三實施例的半導體器件的製造方法的流程圖；圖17-19示出了根據本發明的第三實施例的各個階段的半導體器件的結構圖。
具體實施例方式本發明通常涉及一種半導體器件的製造方法，尤其涉及一種用於在半導體襯底上形成具有陡峭的倒摻雜阱和/或陡峭的離子注入區的半導體器件的方法。下文的公開提供了許多不同的實施例或例子用來實現本發明的不同結構。為了簡化本發明的公開，下文中對特定例子的部件和設置進行描述。當然，它們僅僅為示例，並且目的不在於限制本發明。 此外，本發明可以在不同例子中重複參考數字和/或字母。這種重複是為了簡化和清楚的目的，其本身不指示所討論各種實施例和/或設置之間的關係。此外，本發明提供了的各種特定的工藝和材料的例子，但是本領域普通技術人員可以意識到其他工藝的可應用於性和 /或其他材料的使用。另外，以下描述的第一特徵在第二特徵之「上」的結構可以包括第一和第二特徵形成為直接接觸的實施例，也可以包括另外的特徵形成在第一和第二特徵之間的實施例，這樣第一和第二特徵可能不是直接接觸。第一實施例參考圖1，圖1示出了根據本發明的實施例的半導體器件的製造方法的流程圖。在步驟101，首先提供一個半導體襯底202，參考圖2。在本實施例中，襯底202包括位於晶體結構中的矽襯底(例如晶片)和隔離區201。根據現有技術公知的設計要求(例如ρ型襯底或者η型襯底)，襯底202可以包括各種摻雜配置。其他例子的襯底202還可以包括其他基本半導體，例如鍺和金剛石。或者，襯底202可以包括化合物半導體，例如碳化矽、砷化鎵、砷化銦或者磷化銦。此外，襯底202可以可選地包括外延層，可以被應力改變以增強性能，以及可以包括絕緣體上矽(SOI)結構。在步驟102，如圖3-6所示，在襯底202上形成偽柵堆疊200及其側牆214、源極區和漏極區204，其中所述偽柵堆疊200包括偽柵介質層212和偽柵極層208。所述偽柵堆疊200的偽柵極介質層212可以為熱氧化層，包括氧化矽、氮化矽，例如二氧化矽。偽柵極層208可以例如為多晶矽。在一個實施例中，偽柵極層208包括非晶矽。偽柵極介質層212和偽柵極層208可以由MOS技術工藝，例如沉積、光刻、蝕刻及/或其他合適的方法形成。可選地，所述偽柵堆疊200還包括在所述偽柵極層208上的氮化物帽層210，例如，氮化矽等。用於保護所述偽柵堆疊200，如圖3所示。在所述偽柵堆疊200的側壁形成側牆214，如圖4所示。側牆214可以由氮化矽、 氧化矽、氮氧化矽、碳化矽、氟化物摻雜矽玻璃、低k電介質材料及其組合，和/或其他合適的材料形成。側牆214可以具有多層結構。在一個實施例中，側牆可以包括雙層結構，即側牆214-1和側牆214-2，如圖5所示。側牆214可以通過包括沉積合適的電介質材料的方法形成。這結構可以用本領域技術人員所知曉的工藝得到。源/漏極區204可以通過根據期望的電晶體結構，注入ρ型或η型摻雜物或雜質到襯底202中而形成。在一個實施例中，可以在形成側牆214-1後進行源/漏極淺摻雜，如圖4所示，而後形成側牆214-2，如圖5所示，之後再進行源漏極離子注入/halo離子注入， 以形成源/漏極區204，如圖6所示。源/漏極區204可以由包括光刻、離子注入、擴散和/ 或其他合適工藝的方法形成。在步驟103，利用通常的半導體加工工藝和步驟，對所述器件進行熱退火，以激活源極和漏極204中的摻雜，熱退火可以採用包括快速熱退火、尖峰退火等本領域技術人員所知曉的工藝進行。在步驟104，在所述襯底上沉積形成內層介電層(ILD) 218，所述可以是但不限於例如未摻雜的氧化矽(Si02)、摻雜的氧化矽(如硼矽玻璃、硼磷矽玻璃等)和氮化矽 (Si3N4)。所述內層介電層218可以使用例如化學氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)及/或其他合適的工藝等方法形成。內層介電層可以具有多層結構。在一個實施例中，內層介電層218的厚度範圍為大約30到90納米。而後，對所述內層介電層 218平坦化處理以暴露所述偽柵堆疊200的上表面。例如可以通過化學機械拋光(CMP)或反應離子刻蝕方法來去除所述內層介電層218，從而暴露所述偽柵堆疊200的上表面，如圖 7所示。而後方法進行到步驟105，去除所述偽柵堆疊200以形成開口。如圖8所示。例如，可以通過蝕刻氮化物帽層210、偽柵極層208和偽柵極介質層212來除去偽柵堆疊200。 可以使用溼蝕刻和/或幹蝕刻除去所述偽柵堆疊200。在一個實施例中，溼蝕刻工藝包括四甲基氫氧化銨(TMAH)KOH或者其他合適蝕刻劑溶液。在步驟106，從所述開口對襯底202進行基本垂直的離子共注入以在開口下方的襯底中形成陡峭的倒摻雜阱206。所述基本垂直的離子共注入的深度範圍大約為5-500nm。 所述基本垂直的離子共注入可以通過如下方式進行，首先進行第一次基本垂直的離子注入，將第一摻雜劑注入開口下方的襯底202中以形成摻雜阱區，如圖9所示，所述第一摻雜劑包括C、Ge、N和F之一及其組合，所述第一次基本垂直的離子注入的劑量大約為 lelel512至;3el5。所述第一摻雜劑能夠有利地減緩後續注入的第二摻雜劑的擴散速率，所以能夠有助於生成陡峭的倒摻雜阱分布。而後進行第二次基本垂直的離子注入，將第二摻雜劑注入所述摻雜阱區，如圖10所示。其中對於N型半導體器件，所述第二摻雜劑包括B， 對於P型半導體器件，所述第二摻雜劑包括:As、P。所述第二次基本垂直的離子注入的劑量大約為lelel512至;3el5。所述陡峭的倒摻雜阱206由開口的寬度、開口的高度、離子注入的能量、注入的角度及離子穿透側牆214的能力決定。而後，在步驟107，對所述器件進行退火，以激活摻雜。例如可以採用快速熱退火， 在其他的實施例中可以採用其他的退火工藝。在這一步驟，還需要考慮對源漏區及源漏擴展區參雜的激活需要和擴散影響。如果源漏區及源漏擴展區摻雜還沒有激活，可以利用本步驟順帶退火，以達到激活目的。根據本發明的實施例，通常採用尖峰退火工藝對器件進行退火，例如在大約1000°c以上的溫度進行0. 5到2秒間退火。此後，在步驟108，在所述開口中沉積柵介質層220和金屬柵極222，如圖11所示。 優選地，可以在形成柵極介質層220之後可以在其上沉積功函數金屬柵層(圖中未示出)。 功函數金屬柵層可以包括在大約10埃到大約100埃範圍之間的厚度。用於功函數金屬柵層的材料可以包括TiN、TiAlN, TaN以及TaAIN。之後在所述柵極介質層220之上形成金屬柵極222。金屬柵極材料可以包括一個或多個材料層，例如襯層，向柵極提供合適功函數的材料，柵電極材料和/或其他合適材料。對於N型半導體器件可以從包含下列元素的組中選擇一種或多種元素進行沉積TiN、 TiAlN, TaAIN、TaN, TaSiN、HfSiN、MoSiN、RuTax, NiTax 及這些材料的組合；對於 P 型半導體器件可以從包含下列元素的組中選擇一種或多種元素進行沉積TiN、TiSiN, TiCN, TaAlC, TiAlN, TaN, PtSix, Ni3Si、Pt、Ru、Ir、Mo、HfRu, RuOx 及這些材料的組合。最後在步驟109，執行化學機械拋光(CMP)工藝，以形成金屬柵堆疊。第二實施例下面將僅就第二實施例區別於第一實施例的方面進行闡述。未描述的部分應當認為與第一實施例採用了相同的步驟、方法或者工藝來進行，因此再次不再贅述。在根據本發明的第二實施的流程圖如圖12所示，如圖12所示，在步驟206，從所述開口對襯底202進行斜角度的離子共注入以分別在源極區和漏極區附近形成陡峭的離子注入區207。所述斜角度的離子共注入的深度範圍大約為5-500nm。從所述開口對襯底202進行斜角度的離子共注入可以通過如下方式進行進行第一次斜角度的離子注入，將第一摻雜劑注入襯底202 以分別在源極區和漏極區204附近形成離子注入區，如圖13所示。所述第一摻雜劑包括 C、Ge、N和F之一及其組合，所述第一次斜角度的離子注入的劑量大約為lel2至;3el5。所述第一摻雜劑能夠有利地減緩後續注入的第二摻雜劑的擴散速率，所以能夠有助於生成陡峭的離子注入區分布。而後進行第二次斜角度的離子注入，將第二摻雜劑注入所述離子注入區，如圖14所示。其中對於N型半導體器件，所述第二摻雜劑包括B，對於P型半導體器件，所述第二摻雜劑包括As、P。所述第二次斜角度的離子注入的劑量大約為lel2至;3el5。 所述斜角度離子注入為以與垂直方向成20-70度的角度對所述器件進行對稱的離子注入。 所述離子注入區207由開口的寬度、開口的高度、離子注入的能量、注入的角度及離子穿透側牆214的能力決定。當與垂直方向的角度增大，離子注入區207將從溝道中間移向溝道的兩側，同時離子注入區207的深度變淺。所以在實施中，根據控制器件短通道效應需要， 設計離子注入的能量和角度。假如在進行對稱的離子注入中，與垂直方向的角度不大，源漏區附近的兩個離子注入區離溝道中間近，可能出現重疊。一般地，單個離子注入區域207的寬度小於開口寬度的1.5倍。繼而，步驟進行到207，與第一實施例的相應步驟類似地，對所述器件進行退火，以激活摻雜。例如可以採用快速熱退火，在其他的實施例中可以採用其他的退火工藝。在這一步驟，還需要考慮對源漏區及源漏擴展區參雜的激活需要和擴散影響。如果源漏區及源漏擴展區摻雜還沒有激活，可以利用本步驟順帶退火，以達到激活目的。根據本發明的實施例，通常採用尖峰退火工藝對器件進行退火，例如在大約1000°c以上的溫度進行0. 5到2秒間退火。此後，在步驟208，在所述開口中沉積柵介質層220和金屬柵極222，最後在步驟 209，執行化學機械拋光(CMP)工藝，以形成金屬柵堆疊，如圖15所示。第三實施例下面將僅就第三實施例區別於第一實施例的方面進行闡述。未描述的部分應當認為與第一實施例採用了相同的步驟、方法或者工藝來進行，因此再次不再贅述。在根據本發明的第三實施的流程圖如圖16所示，如圖16所示，在步驟306，從所述開口對襯底202進行基本垂直的離子共注入並進行斜角度的離子共注入，從而在開口下方的襯底202中形成陡峭的倒摻雜阱206並分別在源極區和漏極區204附近形成陡峭的離子注入區207。所述基本垂直的離子共注入和斜角度的離子共注入的深度範圍大約為5-500nm。可以通過如下方式來進行基本垂直的離子共注入和斜角度的離子共注入，例如， 可以首先進行第一次基本垂直的離子注入，將第一摻雜劑注入開口下方的襯底202中以形成摻雜阱區，而後進行第一次斜角度的離子注入，將第一摻雜劑注入襯底202以分別在源極區和漏極區204附近形成離子注入區，如圖17所示。當然也可以調換順序進行離子注入。 所述第一摻雜劑包括C、Ge、N和F之一及其組合，所述第一次基本垂直的離子注入的劑量大約為lel2至;3el5。所述第一摻雜劑能夠有利地減緩後續注入的第二摻雜劑的擴散速率， 所以能夠有助於生成陡峭的倒摻雜阱分布和離子注入區分布。而後進行第二次基本垂直的離子注入，將第二摻雜劑注入所述摻雜阱區，隨後進行第二次斜角度的離子注入，將第二摻雜劑注入所述離子注入區，如圖18所示。其中對於N型半導體器件，所述第二摻雜劑包括 B，對於P型半導體器件，所述第二摻雜劑包括As、P。所述第二次斜角度的離子注入的劑量大約為lel2至;3el5。所述斜角度離子注入為以與垂直方向成20-70度的角度對所述器件進行對稱的離子注入。所述倒摻雜阱206和離子注入區207由開口的寬度、開口的高度、離子注入的能量、注入的角度及離子穿透側牆214的能力決定。當斜角度的離子注入與垂直方向的角度增大，離子注入區207將從溝道中間移向溝道的兩側，同時離子注入區207的深度變淺。所以在實施中，根據控制器件短通道效應需要，設計離子注入的能量和角度。假如在進行對稱的離子注入中，與垂直方向的角度不大，源漏區附近的兩個離子注入區離溝道中間近，可能出現重疊。一般地，單個離子注入區域207的寬度小於開口寬度的1.5倍。繼而，步驟進行到307，與第一實施例的相應步驟類似地，對所述器件進行退火，以激活摻雜。例如可以採用快速熱退火，在其他的實施例中可以採用其他的退火工藝。在這一步驟，還需要考慮對源漏區及源漏擴展區參雜的激活需要和擴散影響。如果源漏區及源漏擴展區摻雜還沒有激活，可以利用本步驟順帶退火，以達到激活目的。根據本發明的實施例，通常採用尖峰退火工藝對器件進行退火，例如在大約1000°c以上的溫度進行0. 5到2秒間退火。此後，在步驟308，在所述開口中沉積柵介質層220和金屬柵極222，最後在步驟 309，執行化學機械拋光(CMP)工藝，以形成金屬柵堆疊，如圖19所示。上面已經根據第一、第二和第三實施例闡述了本發明的具體實施方式
。本發明的實施例利用去除偽柵堆疊形成的開口進行基本垂直的離子共注入和斜角度的離子共注入， 從而在柵堆疊下方的襯底中形成了陡峭的倒摻雜阱，並且分別在源極區和漏極區附近形成了離子注入區，利用共注入的方法首先將C、Ge、N和F之一及其組合等第一摻雜劑注入襯底，所述第一摻雜劑起到有利地減緩後續注入的第二摻雜劑的擴散速率的作用，因此能夠有助於生成陡峭的倒摻雜阱分布和離子注入區分布。從而抑制了 MOSFET器件中的帶-帶洩漏電流和源漏結電容增加，避免源極、漏極擊穿，從而提高器件性能。此外，對於本發明中的離子共注入，本發明採用了先進行源/漏及其延伸區退火、 再進行離子共注入、再進行摻雜退火的方式，避免了源/漏及其延伸區退火對共注入摻雜的影響；可考慮對源/漏及其延伸區摻雜影響，分開優化離子共注入退火，以滿足離子共注入摻雜劑的激活和擴散控制需要。此外，由於現有技術的離子注入通常在柵極介質形成後進行，離子注入可能使柵極介質劣化，也會不利地降低器件的性能。而本發明可採用先進行的離子注入，再形成柵極介質和金屬柵極的方式，可以避免上述柵極介質劣化的問題。雖然關於示例實施例及其優點已經詳細說明，應當理解在不脫離本發明的精神和所附權利要求限定的保護範圍的情況下，可以對這些實施例進行各種變化、替換和修改。對於其他例子，本領域的普通技術人員應當容易理解在保持本發明保護範圍內的同時，工藝步驟的次序可以變化。此外，本發明的應用範圍不局限於說明書中描述的特定實施例的工藝、機構、製造、物質組成、手段、方法及步驟。從本發明的公開內容，作為本領域的普通技術人員將容易地理解，對於目前已存在或者以後即將開發出的工藝、機構、製造、物質組成、手段、方法
10或步驟，其中它們執行與本發明描述的對應實施例大體相同的功能或者獲得大體相同的結果，依照本發明可以對它們進行應用。因此，本發明所附權利要求旨在將這些工藝、機構、製造、物質組成、手段、方法或步驟包含在其保護範圍內。
權利要求
1.一種製造半導體器件的方法，所述方法包括a)提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；c)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口；f)從所述開口對襯底進行基本垂直的離子共注入以在開口下方的襯底中形成陡峭的倒摻雜阱；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。
2.一種製造半導體器件的方法，所述方法包括a)提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；c)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口；f)從所述開口對襯底進行斜角度的離子共注入以分別在源極區和漏極區附近形成陡峭的離子注入區；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。
3.—種製造半導體器件的方法，所述方法包括a)提供一個襯底；b)在襯底上形成偽柵堆疊及其側牆、源極區和漏極區，其中所述偽柵堆疊包括偽柵介質層和偽柵極層；c)對所述源極區和漏極區進行退火；d)覆蓋所述源極區和漏極區形成內層介電層；e)去除所述偽柵堆疊以形成開口；f)從所述開口對襯底進行基本垂直的離子共注入並進行斜角度的離子共注入，從而在開口下方的襯底中形成陡峭的倒摻雜阱並分別在源極區和漏極區附近形成陡峭的離子注入區；g)對所述器件進行退火，以激活摻雜；h)在所述開口中沉積柵介質層和金屬柵極。
4.根據權利要求1-3之一所述的方法，其中所述偽柵堆疊還包括位於偽柵極層上的氮化物帽層。
5.根據權利要求1-3之一所述的方法，其中所述步驟g為進行閃光退火，以激活摻ο
6.根據權利要求1-3之一所述的方法，其中從所述開口對襯底進行基本垂直的離子共注入包括如下步驟進行第一次基本垂直的離子注入，將第一摻雜劑注入開口下方的襯底中以形成摻雜阱區，以及進行第二次基本垂直的離子注入，將第二摻雜劑注入所述摻雜阱區。
7.根據權利要求6所述的方法，其中所述第一摻雜劑包括C、Ge、N和F之一及其組合。
8.根據權利要求7所述的方法，其中對於N型半導體器件，所述第二摻雜劑包括B，對於P型半導體器件，所述第二摻雜劑包括:As、P。
9.根據權利要求6所述的方法，其中所述第一次和第二次基本垂直的離子注入的劑量大約為lel2至3el5。
10.根據權利要求1-3之一所述的方法，其中從所述開口對襯底進行斜角度的離子共注入包括如下步驟進行第一次斜角度的離子注入，將第一摻雜劑注入襯底以分別在源極區和漏極區附近形成離子注入區，以及進行第二次斜角度的離子注入，將第二摻雜劑注入所述離子注入區。
11.根據權利要求10所述的方法，其中所述第一摻雜劑包括C、Ge、N和F之一及其組合。
12.根據權利要求11所述的方法，其中對於N型半導體器件，所述第二摻雜劑包括B， 對於P型半導體器件，所述第二摻雜劑包括:As、P。
13.根據權利要求10所述的方法，其中所述第一次和第二次斜角度的離子注入的劑量大約為lel2至3el5。
14.根據權利要求10所述的方法，其中所述斜角度離子注入為以與垂直方向成20-70 度的角度對所述器件進行對稱的離子注入。
15.根據權利要求1-3之一所述的方法，其中所述基本垂直的離子共注入以及所述斜角度的離子共注入的深度範圍大約為5-500nm。
16.一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括形成於所述柵堆疊下方的襯底中的陡峭的倒摻雜阱。
17.一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括分別形成於所述源極區和漏極區附近的陡峭的離子注入區。
18.一種半導體器件，所述器件包括襯底、在襯底中形成的源極區、漏極區、形成在襯底上位於所述源極區和所述漏極區之間的柵堆疊、在柵堆疊側壁形成的側牆和覆蓋所述源極區和漏極區的內層介電層，其中所述柵堆疊包括柵極介質層和金屬柵極，所述半導體器件還包括形成於所述柵堆疊下方的襯底中的陡峭的倒摻雜阱和分別形成於所述源極區和漏極區附近的陡峭的離子注入區。
19.根據權利要求16-18之一所述的器件，其中所述陡峭的倒摻雜阱通過基本垂直的離子共注入來形成。
20.根據權利要求16-18之一所述的器件，其中所述陡峭的離子注入區通過斜角度的離子共注入來形成。
21.根據權利要求19所述的器件，其中所述基本垂直的離子共注入通過進行第一次基本垂直的離子注入，將第一摻雜劑注入柵堆疊下方的襯底中以形成摻雜阱區，以及進行第二次基本垂直的離子注入，將第二摻雜劑注入所述摻雜阱區來形成。
22.根據權利要求21所述的器件，其中所述第一摻雜劑包括C、Ge、N和F之一及其組合。
23.根據權利要求22所述的器件，其中對於N型半導體器件，所述第二摻雜劑包括B， 對於P型半導體器件，所述第二摻雜劑包括:As、P。
24.根據權利要求21所述的器件，其中所述第一次和第二次基本垂直的離子注入的劑量大約為lel2至!3el5。
25.根據權利要求20所述的器件，其中所述斜角度的離子共注入通過進行第一次斜角度的離子注入，將第一摻雜劑注入襯底以分別在源極區和漏極區附近形成離子注入區，以及進行第二次斜角度的離子注入，將第二摻雜劑注入所述離子注入區來形成。
26.根據權利要求25所述的器件，其中所述第一摻雜劑包括C、Ge、N和F之一及其組合。
27.根據權利要求沈所述的器件，其中對於N型半導體器件，所述第二摻雜劑包括B， 對於P型半導體器件，所述第二摻雜劑包括:As、P。
28.根據權利要求25所述的器件，其中所述第一次和第二次斜角度的離子注入的劑量大約為lel2至3el5。
29.根據權利要求25所述的器件，其中所述斜角度離子注入為以與垂直方向成20-70 度的角度對所述器件進行對稱的離子注入。
30.根據權利要求16-18之一所述的器件，其中所述基本垂直的離子共注入以及所述斜角度的離子共注入的深度範圍大約為5-500nm。
全文摘要
本發明提出了一種製造半導體器件的方法，所述方法包括利用柵替代工藝，首先形成偽柵堆疊和及其側牆，以及源極區和漏極區，對所述源極區和漏極區進行退火，而後去除偽柵堆疊，利用去除偽柵堆疊所形成的開口對襯底進行基本垂直的離子共注入和/或斜角度的離子共注入以在開口下方的襯底中形成陡峭的倒摻雜阱和/或分別在源極區和漏極區附近形成離子注入區，而後對所述器件進行退火，以激活摻雜；在所述開口中沉積柵介質層和金屬柵極。從而抑制了MOSFET器件中的帶-帶洩漏電流和源漏結電容增加，避免源極、漏極擊穿，從而提高器件性能。
文檔編號H01L29/78GK102157379SQ20101011108
公開日2011年8月17日 申請日期2010年2月11日 優先權日2010年2月11日
發明者尹海洲, 朱慧瓏, 駱志炯 申請人:中國科學院微電子研究所