鋁鎵氮化物/氮化鎵高電子遷移率電晶體及製造方法

2023-05-28 16:54:51 4

專利名稱：鋁鎵氮化物/氮化鎵高電子遷移率電晶體及製造方法
技術領域：
本發明涉及一種半導體結構及其製造方法，具體地說是一種鋁鎵氮化物/氮化鎵高電子遷移率電晶體及製造方法。
背景技術：
目前，微波系統採用半導體固態器件能夠有效的減小系統體積，並提高可靠性。隨著科技的發展，各種微波應用系統迫切需要適用於高溫、高頻、大功率、抗輻射的電子器件，基於Si和GaAs等傳統半導體的電子器件在輸出功率密度、耐高溫及抗輻射等方面都受到很大限制，因而需要尋找新型半導體材料來替代Si和GaAs等。GaN屬於新型寬帶隙半導體材料，基於它的絕緣柵鋁鎵氮化合物(AlGaN)/氮化鎵(GaN)HEMT在輸出功率密度、耐高溫及抗輻射上與基於Si和GaAs的器件相比具有相當大的優勢，人們預計AlGaN/GaN HEMT將在2.5～30GHz頻率範圍內其功率輸出能力全面超過GaAs器件，因而AlGaN/GaN HEMT近年來成為國際上研究的熱點。
Khan等人(Khan et al.Applied Physics Letters，vol.63，no.9，pp.1214-1215，1993.)在1993年公開了第一隻具有直流特性的AlGaN/GaNHEMT，並於公開了第一隻具有微波特性的AlGaN/GaN HEMT(Khan et al.Applied Physics Letters，Vol.65，no.9，pp.1121-1123，Aug.1994.)，此後對AlGaN/GaN HEMT器件的研究得到廣泛開展，並取得了飛速進展。
Wu等人(Wu et al.IEEE Electron Device Letters，vol.17，no.9，pp.455-457，1996.)在1996年公開了第一隻具有微波功率輸出的AlGaN/GaNHEMT器件，器件在2GHz輸出功率密度為1.1W/mm。緊接著2000年Green等人(Green et al.IEEE Electron Device Lett.，Vol.21 no.6，pp.268-270，2000.)公開了採用SiN鈍化技術可以有效地抑制AlGaN/GaN HEMT的電流崩塌，為器件性能提高打下了基礎，在那以後MIS、場板、柵挖槽等器件結構和工藝技術相繼得到公開，並結合鈍化技術，AlGaN/GaN HEMT的功率輸出能力得到了進一步提高。目前，公開的小尺寸AlGaN/GaN HEMT的輸出功率密度可達30W/mm以上(Wu et al.IEEE Electron Device Lett.，Vol.25，No.3，pp.117-119，2004.)，大尺寸器件單晶片連續波輸出功率也已達到了1OOW以上(Nagy et al.IEEE MTT-S International Microwave Symposium Digest，pp.483-486，2005.)，脈衝功率輸出甚至達到了368W(Therrien et al.IEEEIEDM Tech.Digest，pp.568-571，2005.)AlGaN/GaN HEMT的電流崩塌現象嚴重製約著器件性能發揮，目前工藝上普遍採用SiN鈍化抑制電流崩塌，但是帶來的問題是鈍化後器件柵上的洩漏電流增加。材料結構上考慮，Kikkawa等人(Kikkawa et al.IEEE IEDM Tech.Digest，pp.585-588，2001.)公開了引入GaN帽層也能很好的起到抑制電流崩塌的作用。由於GaN帽層的禁帶寬度比AlGaN來的小，GaN帽層的引入將導致器件在鈍化後的擊穿電壓下降更多或者說引起器件柵上的洩漏電流進一步增大，特別是當GaN帽層處於摻雜的狀態下。器件擊穿電壓下降則器件相應的工作電壓也就降低，使得器件在微波工作狀態下的動態範圍減小，從而減小了器件的微波功率輸出能力；同時柵上洩漏電流的增大也不利器件的可靠性。
為了減小器件柵上的洩漏電流、提高擊穿電壓，就有必要在器件柵下引入具有高擊穿電場強度的介質層製成絕緣柵AlGaN/GaN HEMT。參照圖1所示為一種常用的絕緣柵AlGaN/GaN HEMT結構，該HEMT包括半絕緣SiC襯底1，在襯底上依次通過金屬有機化合物化學氣相澱積(MOCVD)或其他合適外延方法外延生長的AlN緩衝層2、GaN高阻層3及AlGaN勢壘層4，製作在勢壘層4上的源歐姆接觸5以及漏歐姆接觸6，在源歐姆接觸及漏歐姆接觸之間的介質層51以及製作在介質層上的金屬柵8。
Khan等人(Khan et al.Appl.Phys.Letters，Vol.77，p.1339，2000)公開了圖中介質層為SiO2的絕緣柵AlGaN/GaN HEMT。參照圖1，在製備這一HEMT的過程中，介質層51為SiO2，並採用等離子體增強化學氣相澱積(PECVD)方法得到的。
Hu等人(Hu et al.Appl.Phys.Letters，Vol.79，p.2832，2000)公開了圖1中介質層51為氮化矽(SiN)的絕緣柵AlGaN/GaN HEMT。參照圖1，該HEMT的SiN介質層51同樣採用PECVD澱積方法得到。
Ye等人(Ye et al.Appl.Phys.Letters，Vol.86，p.2832，2005)公開了圖1中介質層51為原子層澱積技術製作的三氧化二鋁(Al2O3)的絕緣柵AlGaN/GaN HEMT。參照圖1，在製備這一HEMT的過程中，介質層51是通過以下方法獲取的利用原子層澱積技術在由MOCVD生長得到的AlGaN/GaN異質結材料上澱積一層Al2O3介質層51，然後再在600℃、氧氣氛下退火60s。澱積完成Al2O3介質層51後才進行源歐姆接觸5、漏歐姆接觸6以及金屬柵8的製作，其中源歐姆接觸5、漏歐姆接觸6製作過程中需要增加額外的光刻、刻蝕步驟以去除其下的介質層51露出勢壘層4。
器件1中金屬柵8和勢壘層4之間引入具有高擊穿電場強度的介質層51減小了金屬柵8上的洩漏電流，相應的提高了擊穿電壓，但不利的一方面是提高了器件的閾值電壓，也就是減小了器件的跨導，這將影響器件的頻率特性。

發明內容
本發明的目的是針對現有的半導體器件存在的耐擊穿電壓高但跨導小或跨導大而耐擊穿電壓低的雙重矛盾，發明一種兼具二者優點的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，同時給出其製造方法。
本發明的技術方案是一種鋁鎵氮化物/氮化鎵高電子遷移率電晶體，包括一從藍寶石、Si及SiC中選出的一種作為襯底1，一位於所述的襯底1上的緩衝層2，一位於所述的緩衝層2上的氮化鎵溝道層3，一在所述的溝道層3上形成的鋁鎵氮化物勢壘層4，在勢壘層4上形成的源電極5和漏電極6，源電極5和漏電極6之間的間距為2-5微米，其特徵是在所述的源電極5和漏電極6之間的勢壘層4上設有一凹槽7，在所述的凹槽7中安裝有柵電極，所述的柵電極或為方形柵電極8，或為T型柵電極12；當凹槽7中安裝的柵電極為方形柵電極8時，其下端伸入所述的凹槽7中，其上端凸起在介質層9的最高表面上，所述的介質層9的覆蓋範圍包括源電極5和漏電極6之間的勢壘層4的上表面以凹槽7的底面；當凹槽7中安裝的柵電極為T形柵電極8時，其豎形下端伸入所述的凹槽7中，其橫形上端凸起在介質層18上，所述的介質層18位於凹槽7中，其上部位於介質層13之上，介質層13位於源電極5和漏電極6之間的除了凹槽7部分的勢壘層4上。
在所述的介質層9上設有能將勢壘層4暴露部分覆蓋的介質層11。
當所述的介質層18未覆蓋或部分覆蓋在介質層13上時，在所述的介質層13上設有能將勢壘層4暴露部分覆蓋的介質層19，當所述的介質層18完全覆蓋介質層13上時，在所述的介質層13上設有能將勢壘層4暴露部分覆蓋的介質層20。
所述的介質層9，11、13、18、19、20為氮化矽、氮化鋁、二氧化矽或三氧化二鋁中的任一種，其厚度為5-15nm。
所述的勢壘層4的厚度介於15-50nm之間。
所述的T形柵電極12的下端偏置在所述的凹槽7中，且其側面14與側面15間距小於0.5微米，而側面16與側面17間距為0.5～1.5微米，即柵電極橫形上端凸起二側面與其下端的橫向距離最近分別為小於0.5微米和0.5～1.5微米。
根據柵電極的不同，本發明的方法共有二種，分別如下一、一種製造帶有方形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它包括以下步驟——在襯底1上採用MOCVD或RF-MBE法依次形成緩衝層2、GaN溝道層3和AlGaN勢壘層4；——在勢壘層4上形成第一歐姆接觸區5作為源電極；——在勢壘層4上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區6作為漏電極；——在源電極和漏電極之間的勢壘層4上利用幹法或者溼法腐蝕的方法形成一凹槽7；——在源電極5與漏電極6之間的勢壘層4上澱積一介質層9，介質層9的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積PECVD中的任一種；——在介質層9上形成柵電極8，柵電極8位於凹槽7兩個側壁所在的平行平面所夾的空間內。
上述方法必要時還包括利用相同的方法在介質層9上再澱積一層覆蓋住勢壘層4暴露部分的介質層11。
二、一種製造T形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它包括以下步驟——在襯底1上採用MOCVD或RF-MBE方法依次形成緩衝層2、GaN溝道層3、AlGaN勢壘層4；——在勢壘層4上形成第一歐姆接觸區5作為源電極；——在勢壘層4上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區6作為漏電極；——在源電極和漏電極之間的勢壘層4上利用幹法或者溼法腐蝕的方法形成一凹槽7；——在源電極5與漏電極6之間的勢壘層4除凹槽7外的表面上澱積一介質層13，介質層13的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積PECVD；——在介質層13和凹槽7上澱積一介質層18，介質層18的澱積方法包括但不限於濺射、電子束蒸發或等離子體增強化學汽相澱積PECVD；——在介質層18上形成「T」型柵電極12，柵電極12的兩個側面15，16位於凹槽7兩個側壁所在的平行平面所夾的空間內。
上述方法必要時還包括利用相同的方法在介質層13上澱積一能將勢壘層4上的暴露部分覆蓋的介質層19或在介質層18上澱積一能將勢壘層4上的暴露部分覆蓋的介質層20。
概而言之，本發明一方面提供了一種凹槽絕緣柵鋁鎵氮化合物/氮化鎵HEMT。該HEMT包括從藍寶石、Si及SiC中選出的一種作為襯底，形成在襯底上的由III族氮化物構成的緩衝層，緩衝層上具有高阻特性的III族氮化物層(稱之為「溝道層」)上及其上生長的一層具有更寬能隙的III族氮化物層(稱之為「勢壘層」)，製作在勢壘層上的第一個歐姆接觸區作為源電極，製作在勢壘層上並與第一個歐姆接觸區隔開的第二個歐姆接觸區作為漏極，在源電極與漏電極之間的勢壘層上形成的凹槽，覆蓋在源電極和漏電極之間勢壘層上的介質，在介質上並正對於凹槽的柵電極，柵電極與介質層、勢壘層形成三明治結構。
本發明另一方面提供了一種凹槽絕緣柵鋁鎵氮化合物/氮化鎵HEMT的製作方法。該方法包括以下步驟採用如MOCVD、RF-MBE等任何合適的生長方法在襯底上依次外延生長得到器件的緩衝層、GaN溝道層和勢壘層，並且勢壘層的帶隙大於GaN溝道層，加上III族氮化物自身較強的自發極化和壓電極化效應，這樣將在異質結材料的界面附近形成具有高密度的二維電子氣。襯底為藍寶石、Si及SiC中的任意一種，優選地，採用半絕緣的4H-SiC和半絕緣的6H-SiC作為襯底，緩衝層的選擇與襯底材料有關，勢壘層一般為帶隙大於GaN溝道層的AlXGa1-xN(0＜x＜1)，其厚度約15納米到50納米。
在勢壘層上提供兩個具有相距2微米到5微米的歐姆接觸區分別作為源歐姆接觸電極和漏歐姆接觸電極，在源歐姆接觸電極和漏歐姆接觸電極之間的勢壘層上採用幹法或者溼法刻蝕的方法形成一矩形凹槽，凹槽寬度、凹槽的兩側面與源歐姆接觸電極及漏歐姆接觸電極的距離取決於所製作器件的用途，凹槽的深度取決於勢壘層的厚度。
凹槽製作完成後在源歐姆接觸電極和漏歐姆接觸電極之間的勢壘層上澱積一層5納米到15納米厚度的介質材料，可選擇的介質材料包括但不限於氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，介質澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)。之後在介質層上製作金屬柵電極，使得勢壘層、介質層以及金屬柵電極形成三明治結構，完成凹槽絕緣柵鋁鎵氮化合物/氮化鎵HEMT的製作。
本發明具有以下優點本發明一方面繼承了傳統絕緣柵結構器件具有小的柵極洩漏電流、高的擊穿電壓和更大的電流驅動能力的優點，增大了器件在微波信號驅動下的動態範圍，從而提高器件微波功率輸出能力。另一方面又通過增設凹槽柵結構，以彌補引入氧化物層或者絕緣層導致器件跨導的降低，從而提高器件微波功率增益，改善器件頻率特性。本發明所提出的方法具有簡單、實用的優點。


圖1是常規絕緣柵AlGaN/GaN HEMT的剖面圖；圖2是本發明的結構示意圖之一；圖3是圖2中的AlGaN/GaN HEMT表面再澱積一介質層的剖面圖；圖4A-4C是圖2結構的HEMT的製造過程示意圖；圖5A-5B本發明的可能存在的柵電極對不準的情況；圖6是本發明的結構示意圖之二；圖7是圖6中的AlGaN/GaN HEMT表面再澱積一介質層的剖面圖；圖8是本發明的結構示意圖之三；圖9是圖8中的AlGaN/GaN HEMT表面再澱積一介質層的剖面圖；圖10A-10D是本發明圖2和/或圖3結構的HEMT的製造過程示意圖。
具體實施例方式
下面結構附圖和實施例對本發明作進一步的說明。
實施例一。
圖2為本發明的實施例的一個器件32。器件32中1為襯底，2為緩衝層，3為GaN溝道層，4為AlXGa1-xN(0＜x＜1)勢壘層。襯底1為藍寶石、Si及SiC中的任意一種，優選地，採用半絕緣的4H-SiC(0001)和半絕緣的6H-SiC(0001)作為襯底，它們具有熱導率高、與GaN晶格失配小等特點，不僅易於生長高質量的GaN外延材料，同時也有利於器件的散熱，目前美國的Cree公司和II-VI公司都有4H和6H兩種形態的SiC襯底出售。緩衝層2位於襯底和溝道層之間，主要用來作為過渡作用，以減小由於溝道層和襯底晶格失配所引入的應力，緩衝層的選取與襯底材料有關，這在本領域是眾所周知的，不再進一步描述。溝道層3為GaN層，其厚度為1微米左右。勢壘層4中鋁的組分x最好在0.15到0.3之間，厚度最好為15納米到30納米，由於勢壘層1的帶隙大於溝道層3，故在兩層的界面處將出現一片狀電荷區，該片狀電荷區內所有的電子組成了一個二維電子氣，有時候為增加界面處的二維電子氣濃度，可對勢壘層4進行摻雜，摻雜濃度最大約為4×1018cm-3。緩衝層2、溝道層3、勢壘層4為採用MOCVD、RF-MBE或者其他任何合適的生長方法依次在襯底1上外延生長得到，其具體生長過程可參考相關文獻。
在勢壘層上提供歐姆接觸電極5作為源電極，歐姆接觸電極6作為漏電極，源電極5和漏電極6可以是Ti/Al/Ni/Au、Ti/Al/Mo/Au、Ti/Al/Ti/Au或者任何其它可與勢壘層形成歐姆接觸的合適的材料，源電極5和漏電極6上的金屬優選的採用電子束蒸發形成，並在780℃到900℃高溫下快速退火30s左右，在快速退火過程中需氮氣(N2)或者任何其它合適的惰性氣體保護源電極5和漏電極6的金屬不被氧化。如前所述，源電極5和漏電極6的間距一般為2微米到5微米。
在源歐姆接觸電極和漏歐姆接觸電極之間的勢壘層上提供一凹槽7，凹槽7的形成可採用幹法或者溼法刻蝕的方法，優選的刻蝕方法為幹法刻蝕，包括反應離子刻蝕(RIE)和電感耦合等離子體刻蝕(ICP)，對於幹法刻蝕III族氮化物的方法和原理是眾所周知的，這裡不再贅述，具體可參見Egawa等人的文獻(Egawa et al.Appl.Phys.Lett.，vol.76，pp.121-123，2000)或者Coffie等人的文獻(Coffie et al.Applied Physics Letters Vol.83，p.4779，2003)。凹槽源側側壁與源電極的距離、漏側側壁與漏電極的距離及凹槽寬度根據實際需要而定，並取決於製造中光刻所能達到的精度，如前所述，凹槽深度取決於勢壘層厚度，優選的使得凹槽下勢壘層厚度剩餘8納米到20納米。
在勢壘層4暴露的表面澱積一層介質層9，介質層可使用的材料包括但不限於氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，介質層9澱積的方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)，優選的採用電子束蒸發澱積技術。介質層厚度如前所述最好為5納米到15納米。
在介質層9上提供柵電極8，柵電極可採用的金屬包括但不限於Ni/Au、Ni/Pt/Au。柵電極8源側的側壁可選擇與凹槽7源側側壁接觸或者不接觸，同樣對於柵電極8的漏側側壁也可選擇與凹槽7漏側側壁接觸或者分離。
圖4A-4C為本實施例的一些實施方案，包括在勢壘層上形成凹槽7、並在凹槽上利用自對準技術形成介質層9和柵金屬8。如前所述，在基板1上採用MOCVD、RF-MBE或者其他任何合適的生長方法依次外延生長形成緩衝層2、溝道層3和勢壘層4，在勢壘層4上形成源歐姆接觸電極5和漏歐姆接觸電極6。
對勢壘層上的凹槽進行構圖，以便刻蝕形成凹槽7。如圖4A所示，在器件的表面形成掩模41，以便對器件不需要形成凹槽的地方進行保護，掩模41優選的材料為光刻膠，其厚度在2微米左右，以便起到阻擋刻蝕的作用；如圖4B所示，利用前面所述的刻蝕方法對勢壘層4進行刻蝕，並使得凹槽7下勢壘層剩餘厚度為8納米到20納米。
凹槽7刻蝕形成後，如圖4C，去除掩模41，並在勢壘層4暴露的表面澱積一介質層9，可選的介質層材料包括但不限於氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，澱積介質層9的方法優選地採用電子束蒸發的方法，以精確控制介質層9的厚度，介質層9的厚度如前所述為5納米到15納米。使用常規的技術在介質層9上形成柵金屬8，由於在凹槽、柵金屬不是採用自對準工藝形成的，因而有可能發生偏差，如圖5A-5B所示，使得柵金屬部分的覆蓋到了凹槽以外，細微的偏差將不會對器件的功能產生大的影響，但是大的偏差對器件是不利的。
為了保護器件，有時候如圖3所示在器件32表面再澱積一層介質層11對器件進行鈍化形成器件33，介質層11包括氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，其澱積的方法包括濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)。
概而言之，本實施例的製造方法包括以下步驟——在襯底1上採用MOCVD或RF-MBE法依次形成緩衝層2、GaN溝道層3和AlGaN勢壘層4；
——在勢壘層4上形成第一歐姆接觸區5作為源電極；——在勢壘層4上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區6作為漏電極；——在源電極和漏電極之間的勢壘層4上利用幹法或者溼法腐蝕的方法形成一凹槽7；——在源電極5與漏電極6之間的勢壘層4上澱積一介質層9，介質層9的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積PECVD中的任一種；——在介質層9上形成柵電極8，柵電極8位於凹槽7兩個側壁所在的平行平面所夾的空間內。
上述方法必要時還包括利用相同的方法在介質層9上再澱積一層覆蓋住勢壘層4暴露部分的介質層11。
實施例二。
圖6為本發明的一個實施例的帶「T」型柵的器件34。類似於圖2中的器件32，器件34具有襯底1、緩衝層2、GaN溝道層3和AlGaN勢壘層4。器件34亦有與器件32位於勢壘層上的源電極5和漏電極6，器件34的表面除凹槽7外全部被介質層13所覆蓋，凹槽底部及側壁被介質層18所覆蓋，介質層18在器件表面向源電極5和漏電極6延伸並覆蓋在介質層13上，介質層18隻存在於柵電極12之下，器件的柵電極12為「T」型柵結構。「T」型柵12中側壁14與15的距離小於0.5微米，側壁16與17的距離為1微米左右，即「T」型柵12並不是完全對稱的，這種不對稱的「T」型柵結構是提高AlGaN/GaNHEMT性能所需要的。
緩衝層2、GaN溝道層3和A1GaN勢壘層4器件32的一樣在基板1上採用MOCVD、RF-MBE或者其他任何合適的生長方法依次外延生長形成，之後是源電極5和漏電極6的製作，它們的製作方法與前面實施例中的完全相同。
在勢壘層4的暴露部分上澱積一層介質層13以方便形成所需的「T」型柵，介質層13優選的介質材料為SiN，它已被證明能夠有效地抑制器件表面態引起的電流崩塌現象，介質層10的厚度最好為100nm以上。
凹槽7的形成過程如圖10A-10B所示。如圖10A所示，在器件的表面形成掩模42，以便對器件不需要形成凹槽的地方進行保護，掩模42優選的材料為光刻膠，其厚度為2微米左右，以便起到阻擋刻蝕的作用；如圖10B所示，首先是刻蝕介質層，對於SiN介質材料的刻蝕方法是已知的，此處不再詳述，然後利用前面所述的刻蝕方法對勢壘層4進行刻蝕以形成凹槽7。
介質層18和「T」型柵12的形成如圖10C-10D所示。如圖10C所示，去除掩模42並在器件表面形成掩模43，對不需要澱積介質層13的地方進行保護。如圖10D所示，在器件的整個表面澱積一介質層13，可選的介質層材料如前所述，澱積介質層13的方法優選地採用電子束蒸發的方法，以便其後進行的剝離工藝的實施，介質層13的厚度如前所述為5納米到15納米，可選的介質層材料包括但不限於氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種。介質層澱積過程中，介質層13同時也覆蓋在了掩模43上。介質層13澱積完成後，利用電子束蒸發澱積技術，在器件的整個表面澱積一層柵金屬12，柵金屬12澱積過程中，柵金屬12同時也覆蓋在了位於掩模43上的介質層13上，柵金屬12的厚度與介質層13的厚度總和應保證低於掩模43厚度的一半。最後利用剝離工藝將掩模43及其上的介質層13柵金屬12去除，得到器件36。
圖10C-10D的實施方案中柵金屬12和介質層13是通過自對準工藝實現的，從而保證了介質層13完全處於柵金屬12之下。
如圖6所示，有時候為了保護器件在器件34表面再澱積一層介質層19對進行鈍化形成器件35，可選的介質層材料包括氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，澱積的方法包括濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)。
概而言之，T型結構的電晶體的製造方法主要包括以下步驟——在襯底1上採用MOCVD或RF-MBE方法依次形成緩衝層2、GaN溝道層3、AlGaN勢壘層4；——在勢壘層4上形成第一歐姆接觸區5作為源電極；——在勢壘層4上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區6作為漏電極；——在源電極和漏電極之間的勢壘層4上利用幹法或者溼法腐蝕的方法形成一凹槽7；——在源電極5與漏電極6之間的勢壘層4除凹槽7外的表面上澱積一介質層13，介質層13的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積PECVD；——在介質層13和凹槽7上澱積一介質層18，介質層18的澱積方法包括但不限於濺射、電子束蒸發或等離子體增強化學汽相澱積PECVD；——在介質層18上形成「T」型柵電極12，柵電極12的兩個側面15，16位於凹槽7兩個側壁所在的平行平面所夾的空間內。
上述方法必要時還包括利用相同的方法在介質層13上澱積一能將勢壘層4上的暴露部分覆蓋的介質層19或在介質層18上澱積一能將勢壘層4上的暴露部分覆蓋的介質層20實施例三。
圖8為本發明的另一個實施例的一個帶「T」型柵的器件36。同前面實施例中的器件，器件36具有襯底1、緩衝層2、GaN溝道層3和AlGaN勢壘層4、位於勢壘層上的源電極5和漏電極6，器件36的表面除凹槽7外被介質層13所覆蓋，介質層18則不僅僅存在於柵金屬下同時也覆蓋了介質層13的暴露部分，器件36的柵電極12同器件34一樣為「T」型柵結構。同樣側壁14與15的距離小於0.5微米，側壁16與17的距離為1微米左右，以提高AlGaN/GaNHEMT的性能。
緩衝層2、GaN溝道層3和AlGaN勢壘層4、源電極5和漏電極6的形成同前面實施例，凹槽7的形成過程如圖10A-10B所示，方法與器件34中的相同。
如圖10B中的凹槽7形成之後，器件表面的掩模42被去除，介質層18被澱積到勢壘層4暴露的表面，可選的介質材料同器件34，澱積介質層18的方法優選地採用濺射的方法，以便對凹槽的側面形成良好的覆蓋，介質層18的厚度為5納米到15納米。使用常規的技術在介質層18上形成柵金屬12，由於在凹槽、柵金屬不是採用自對準工藝形成的，因而同器件32一樣有可能發生偏差，同樣細微的偏差將不會對器件的功能產生大的影響，但是大的偏差對器件是不利的。
如圖9所示再澱積一層介質層20在表面對器件進行鈍化形成器件37，可選的介質層材料包括氮化鋁(AlN)、氮化矽(SiN)、氧化矽(SiO2)和三氧化二鋁(Al2O3)中的一種，澱積的方法包括濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)。
製造方法可參照實施例二進行。
本發明未詳細描述的部分均與現有技術相同。
權利要求
1.一種鋁鎵氮化物/氮化鎵高電子遷移率電晶體，包括一襯底(1)，一位於所述的襯底(1)上的緩衝層(2)，一位於所述的緩衝層(2)上的氮化鎵溝道層(3)，一在所述的溝道層(3)上形成的鋁鎵氮化物勢壘層(4)，在勢壘層(4)上形成的源電極(5)和漏電極(6)，源電極(5)和漏電極(6)之間的間距為2-5微米，其特徵是在所述的源電極(5)和漏電極(6)之間的勢壘層(4)上設有一凹槽(7)，在所述的凹槽(7)中安裝有柵電極，所述的柵電極或為方形柵電極(8)，或為T型柵電極(12)；當凹槽(7)中安裝的柵電極為方形柵電極(8)時，其下端伸入所述的凹槽(7)中，所述的介質層(9)的覆蓋範圍包括源電極(5)和漏電極(6)之間的勢壘層(4)的上表面和凹槽(7)的底面；當凹槽(7)中安裝的柵電極為T形柵電極(8)時，其豎形下端伸入所述的凹槽(7)中，其橫形上端凸起在介質層(18)上，所述的介質層(18)位於凹槽(7)中，其上部位於介質層(13)之上，介質層(13)位於源電極(5)和漏電極(6)之間的除了凹槽(7)部分的勢壘層(4)上。
2.根據權利要求1所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其特徵是在所述的介質層(9)上設有能將勢壘層(4)暴露部分覆蓋的介質層(11)。
3.根據權利要求1所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其特徵是當所述的介質層(18)未覆蓋或部分覆蓋在介質層(13)上時，在所述的介質層(13)上設有能將勢壘層(4)暴露部分覆蓋的介質層(19)，當所述的介質層(18)完全覆蓋介質層(13)上時，在所述的介質層(13)上設有能將勢壘層(4)暴露部分覆蓋的介質層(20)。
4.根據權利要求1、2或3所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其特徵是所述的介質層(9，11、13、18、19、20)為氮化矽、氮化鋁、二氧化矽或三氧化二鋁中的任一種，其厚度為5-15nm。
5.根據權利要求1所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其特徵是所述的勢壘層(4)的厚度介於15-50nm之間。
6.根據權利要求1所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其特徵是所述的T形柵電極(12)的下端偏置在所述的凹槽(7)中，且其側面(14)與側面(15)間距小於0.5微米，而側面(16)與側面(17)間距為0.5～1.5微米。
7.根據權利要求1所述的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，其中襯底(1)為SiC、藍寶石或Si中的任一種。
8.一種製造權利要求1所述的帶有方形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它包括以下步驟——在襯底(1)上採用MOCVD或RF-MBE法依次形成緩衝層(2)、GaN溝道層(3)和AlGaN勢壘層(4)；——在勢壘層(4)上形成第一歐姆接觸區(5)作為源電極；——在勢壘層(4)上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區(6)作為漏電極；——在源電極和漏電極之間的勢壘層(4)上利用幹法或者溼法腐蝕的方法形成一凹槽(7)；——在源電極(5)與漏電極(6)之間的勢壘層(4)上澱積一介質層(9)，介質層(9)的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)中的任一種；——在介質層(9)上形成柵電極(8)，柵電極(8)位於凹槽(7)兩個側壁所在的平行平面所夾的空間內。
9.根據權利要求8所述的製造帶有方形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它還包括利用相同的方法在介質層(9)上再澱積一層覆蓋勢壘層(4)暴露部分的介質層(11)。
10.一種製造權利要求1所述的帶有T形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它包括以下步驟——在襯底(1)上採用MOCVD或RF-MBE方法依次形成緩衝層(2)、GaN溝道層(3)、AlGaN勢壘層(4)；——在勢壘層(4)上形成第一歐姆接觸區(5)作為源電極；——在勢壘層(4)上與第一歐姆接觸區相距2-5微米的地方形成第二歐姆接觸區(6)作為漏電極；——在源電極和漏電極之間的勢壘層(4)上利用幹法或者溼法腐蝕的方法形成一凹槽(7)；——在源電極(5)與漏電極(6)之間的勢壘層(4)除凹槽(7)外的表面上澱積一介質層(13)，介質層(13)的澱積方法包括但不限於濺射、電子束蒸發、等離子體增強化學汽相澱積(PECVD)；——在介質層(13)和凹槽(7)上澱積一介質層(18)，介質層(18)的澱積方法包括但不限於濺射、電子束蒸發或等離子體增強化學汽相澱積(PECVD)；——在介質層(18)上形成「T」型柵電極(12)，柵電極(12)的兩個側面(15，16)位於凹槽(7)兩個側壁所在的平行平面所夾的空間內。
11.根據權利要求10所述的製造帶有T形柵電極的鋁鎵氮化物/氮化鎵高電子遷移率電晶體的方法，其特徵是它還包括利用相同的方法在介質層(13)上澱積一能將勢壘層(4)上的暴露部分覆蓋的介質層(19)或在介質層(18)上澱積一能將勢壘層(4)上的暴露部分覆蓋的介質層(20)。
全文摘要
本發明針對現有的半導體器件存在的耐擊穿電壓高但跨導小或跨導大而耐擊穿電壓低的雙重矛盾，公開了一種兼具二者優點的鋁鎵氮化物/氮化鎵高電子遷移率電晶體，同時給出其製造方法，包括溝道層(3)、勢壘層(4)，在勢壘層(4)上設有源電極(5)和漏電極(6)，在源電極(5)和漏電極(6)之間的勢壘層(4)上提供一凹槽(7)，在凹槽(7)中安裝有方形或T型柵電極並覆蓋有介質層，介質層的作用是減小柵電極上的洩漏電流，同時增加器件的最大電流；凹槽(7)的作用是提高器件的跨導。本發明同時公開了製作方法。本發明的優點在於保持了器件大的跨導的同時使器件具有小的柵極洩漏電流和大的驅動電流。
文檔編號H01L21/336GK1937249SQ20061009664
公開日2007年3月28日 申請日期2006年10月16日 優先權日2006年10月16日
發明者陳堂勝, 焦剛, 任春江, 陳辰 申請人:中國電子科技集團公司第五十五研究所