陣列基板、液晶顯示裝置和陣列基板的製作方法
2023-05-29 05:45:21 1
陣列基板、液晶顯示裝置和陣列基板的製作方法
【專利摘要】本發明公開了一種陣列基板、液晶顯示裝置和陣列基板的製作方法，涉及顯示【技術領域】，能夠簡化陣列基板的製作工藝，從而降低陣列基板的製作成本。該陣列基板，包括柵線和數據線，每個子像素單元包括薄膜電晶體源極、薄膜電晶體漏極和像素電極，每列數據線包括多段第一數據線段和多段第二數據線段；第一數據線段與柵線位於同一層；第二數據線段與薄膜電晶體源極、薄膜電晶體漏極和像素電極位於同一層，薄膜電晶體源極連接於第二數據線段；第一數據線段所在層與第二數據線段所在層被柵極絕緣層分隔；在每列數據線中，每段第二數據線段的兩端分別通過所述柵極絕緣層上的過孔連接於相鄰的兩段第一數據線段。本發明適用於液晶顯示技術。
【專利說明】陣列基板、液晶顯示裝置和陣列基板的製作方法
【技術領域】
[0001] 本發明涉及顯示【技術領域】，尤其涉及一種陣列基板、液晶顯示裝置和陣列基板的 製作方法。
【背景技術】
[0002] 陣列基板是顯示器中的重要組成部分，陣列基板包括數行柵線、數列數據線和有 數行柵線和數列數據線定義的數個子像素單元，每個子像素單元包括薄膜電晶體和像素電 極。陣列基板中的大部分結構需要通過不同的構圖工藝來形成，每一次構圖工藝通常包括 光刻膠塗覆、曝光、顯影、刻蝕、光刻膠剝離等工藝。因此，整個陣列基板的製作過程較為復 雜，使得陣列基板的製作成本較高。
【發明內容】
[0003] 本發明提供一種陣列基板、液晶顯示裝置和陣列基板的製作方法，能夠簡化陣列 基板的製作工藝，從而降低陣列基板的製作成本。
[0004] 為解決上述技術問題，本發明採用如下技術方案：
[0005] -方面，提供一種陣列基板，包括數行柵線、數列數據線和由所述數行柵線和數列 數據線定義的數個子像素單元，每個子像素單元包括薄膜電晶體源極、薄膜電晶體漏極和 像素電極，所述薄膜電晶體源極連接於數據線，所述薄膜電晶體漏極連接於像素電極，
[0006] 每列數據線包括多段第一數據線段和多段第二數據線段；
[0007] 所述多段第一數據線段與所述數行柵線位於同一層；
[0008] 所述多段第二數據線段與所述薄膜電晶體源極、薄膜電晶體漏極和像素電極位於 同一層，在每個子像素單元中，薄膜電晶體源極連接於第二數據線段；
[0009] 所述多段第一數據線段所在層與所述多段第二數據線段所在層被柵極絕緣層分 隔；
[0010] 在每列數據線中，每段第一數據線段分別位於相鄰的兩行柵線之間，每段第二數 據線段分別位於每行柵線處；
[0011] 在每列數據線中，每段第二數據線段的兩端分別通過所述柵極絕緣層上的過孔連 接於相鄰的兩段第一數據線段。
[0012] 具體地，所述陣列基板，還包括：
[0013] 公共電極和與所述數行柵線位於同一層的數行公共電極線，所述公共電極連接於 所述數行公共電極線；
[0014] 每行公共電極線位於相鄰的柵線和第一數據線段之間。
[0015] 可選地，所述公共電極為狹縫電極，所述像素電極為板狀電極。
[0016] 可選地，所述公共電極為板狀電極，所述像素電極為狹縫電極。
[0017] 具體地，所述多段第二數據線段、所述薄膜電晶體源極、所述薄膜電晶體漏極和所 述像素電極由氧化銦錫製成。
[0018] 另一方面，提供一種液晶顯示裝置，包括：上述的陣列基板。
[0019] 另一方面，提供一種陣列基板的製作方法，所述陣列基板包括數行柵線、數列數據 線和由所述數行柵線和數列數據線定義的數個子像素單元，每個子像素單元包括薄膜晶體 管源極、薄膜電晶體漏極和像素電極，所述薄膜電晶體源極連接於數據線，所述薄膜電晶體 漏極連接於像素電極，每列數據線包括多段第一數據線段和多段第二數據線段，所述陣列 基板的製作方法包括：
[0020] 在基板上形成包括所述數行柵線和數列第一數據線段的圖案，每列第一數據線段 包括多段第一數據線段，每段第一數據線段分別位於相鄰的兩行柵線之間；
[0021] 在包括所述數行柵線和數列第一數據線段的圖案的基板上形成柵極絕緣層，在所 述柵極絕緣層上每段第一數據線段的兩端處分別設置過孔；
[0022] 在包括所述柵極絕緣層的基板上形成包括薄膜電晶體源極、薄膜電晶體漏極、像 素電極和數列第二數據線段的圖案，每列第二數據線段包括多段第二數據線段，在每列數 據線中，每段第二數據線段分別位於每行柵線處，每段第二數據線段的兩端分別通過所述 柵極絕緣層上的過孔連接於相鄰的兩段第一數據線段，在每個子像素單元中，薄膜電晶體 源極連接於第二數據線段。
[0023] 具體地，所述在基板上形成包括所述數行柵線和數列第一數據線段的圖案的過程 還包括：
[0024] 在基板上形成數行公共電極線，每行公共電極線位於相鄰的柵線和第一數據線段 之間；
[0025] 所述在包括所述數行柵線和數列第一數據線段的圖案的基板上形成柵極絕緣層 的過程還包括：
[0026] 在所述柵極絕緣層上公共電極線處設置過孔；
[0027] 在所述在包括所述柵極絕緣層的基板上形成包括薄膜電晶體源極、薄膜電晶體漏 極、像素電極和數列第二數據線段的圖案的過程之後，還包括：
[0028] 在包括所述薄膜電晶體源極、薄膜電晶體漏極、像素電極和數列第二數據線段的 圖案的基板上形成鈍化層，在所述鈍化層上公共電極線處設置過孔；
[0029] 在包括所述鈍化層的基板上形成包括公共電極的圖案，所述公共電極通過所述柵 極絕緣層和鈍化層上所述公共電極線處的過孔連接於所述公共電極線。
[0030] 本發明提供的陣列基板、液晶顯示裝置和陣列基板的製作方法，在陣列基板中通 過第一數據線段和第二數據線段來構成數據線，並且第一數據線段與柵線位於同一層，第 二數據線段與薄膜電晶體源極、薄膜電晶體漏極和像素電極位於同一層，因此可以使第一 數據線段與柵線通過同一次構圖工藝形成，而第二數據線段、薄膜電晶體源極、薄膜電晶體 漏極和像素電極通過同一次構圖工藝形成，與現有技術相比，無需通過單獨的構圖工藝來 形成數據線，將數據線的製作工藝結合到其他器件的製作工藝之中，簡化了陣列基板的制 作工藝，從而降低了陣列基板的製作成本。
【專利附圖】
【附圖說明】
[0031] 為了更清楚地說明本發明實施例或現有技術中的技術方案，下面將對實施例中所 需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發明的一些實施 例，對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些附圖獲 得其他的附圖。
[0032] 圖1為本發明實施例中一種陣列基板的結構示意圖；
[0033] 圖2為圖1中AA'向的截面示意圖；
[0034] 圖3為圖1中BB'向的截面示意圖；
[0035] 圖4為本發明實施例中另一種陣列基板的結構示意圖；
[0036] 圖5為圖4中CC'向的截面示意圖；
[0037] 圖6為本發明實施例中一種陣列基板的製作方法的流程圖；
[0038] 圖7為本發明實施例中另一種陣列基板的製作方法的流程圖。
【具體實施方式】
[0039] 下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完 整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於 本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其他 實施例，都屬於本發明保護的範圍。
[0040] 如圖1、圖2和圖3所示，本發明實施例提供一種陣列基板，包括數行柵線1、數列 數據線2和由數行柵線1和數列數據線2定義的數個子像素單元，每個子像素單元包括薄 膜電晶體源極31、薄膜電晶體漏極32和像素電極4,薄膜電晶體源極31連接於數據線2,薄 膜電晶體漏極32連接於像素電極4,每列數據線2包括多段第一數據線段21和多段第二數 據線段22 ;多段第一數據線段21與數行柵線1位於同一層；多段第二數據線段22與薄膜 電晶體源極31、薄膜電晶體漏極32和像素電極4位於同一層，在每個子像素單元中，薄膜 電晶體源極31連接於第二數據線段22 ;多段第一數據線段21所在層與多段第二數據線段 22所在層被柵極絕緣層5分隔；在每列數據線2中，每段第一數據線段21分別位於相鄰的 兩行柵線1之間，每段第二數據線段22分別位於每行柵線1處；在每列數據線2中，每段第 二數據線段22的兩端分別通過柵極絕緣層5上的過孔51連接於相鄰的兩段第一數據線段 21。在每個子像素單元中，薄膜電晶體源極31和薄膜電晶體漏極32與柵極絕緣層5之間 還設置有有源層33,以形成薄膜電晶體。
[0041] 具體地，上述陣列基板中，第一數據線段21與柵線1可以使用相同的材料製作，例 如使用金屬，由於第一數據線段21與柵線1位於同一層，因此第一數據線段21與柵線1可 以通過同一次構圖工藝形成；第二數據線段22、薄膜電晶體源極31、薄膜電晶體漏極32和 像素電極4可以使用相同的材料製作，例如使用氧化銦錫（Indium Tin Oxide，ΙΤ0)，由於 第二數據線段22、薄膜電晶體源極31、薄膜電晶體漏極32和像素電極4位於同一層，因此 第二數據線段22、薄膜電晶體源極31、薄膜電晶體漏極32和像素電極4可以通過同一次構 圖工藝形成。
[0042] 本實施例中的陣列基板，通過第一數據線段和第二數據線段來構成數據線，並且 第一數據線段與柵線位於同一層，第二數據線段與薄膜電晶體源極、薄膜電晶體漏極和像 素電極位於同一層，因此可以使第一數據線段與柵線通過同一次構圖工藝形成，而第二數 據線段、薄膜電晶體源極、薄膜電晶體漏極和像素電極通過同一次構圖工藝形成，與現有技 術相比，無需通過單獨的構圖工藝來形成數據線，將數據線的製作工藝結合到其他器件的 製作工藝之中，簡化了陣列基板的製作工藝，從而降低了陣列基板的製作成本。
[0043] 在一種具體的實現方式中，上述陣列基板可以為採用高級超維場轉換（ADvanced Super Dimension Switch,簡稱ADS)技術的陣列基板，如圖4和圖5所示，該陣列基板包括： 公共電極6和與數行柵線1位於同一層的數行公共電極線61，公共電極6連接於數行公共 電極線61 ;每行公共電極線61位於相鄰的柵線1和第一數據線段21之間。在採用ADS技 術的陣列基板中，像素電極4的上方設置有公共電極6,像素電極4與公共電極6之間設置 有鈍化層7,鈍化層7上設置有過孔（圖中未示出），公共電極6通過鈍化層7上的過孔連 接於公共電極線61。
[0044] 在一種具體的實現方式中，上述公共電極6為狹縫電極，上述像素電極4為板狀電 極；或者，在另外一種具體的實現方式中，公共電極為板狀電極，像素電極為狹縫電極。
[0045] 具體地，上述多段第二數據線段22、薄膜電晶體源極31、薄膜電晶體漏極32和像 素電極4由氧化銦錫製成，當然，上述多段第二數據線段22、薄膜電晶體源極31、薄膜晶體 管漏極32和像素電極4也可以由其他的透明導電材料製成，這幾種器件用同樣的材料制 成，因此這幾種器件能夠方便的由同一次構圖工藝形成。
[0046] 本實施例中的陣列基板，通過第一數據線段和第二數據線段來構成數據線，並且 第一數據線段與柵線位於同一層，第二數據線段與薄膜電晶體源極、薄膜電晶體漏極和像 素電極位於同一層，因此可以使第一數據線段與柵線通過同一次構圖工藝形成，而第二數 據線段、薄膜電晶體源極、薄膜電晶體漏極和像素電極通過同一次構圖工藝形成，與現有技 術相比，無需通過單獨的構圖工藝來形成數據線，將數據線的製作工藝結合到其他器件的 製作工藝之中，簡化了陣列基板的製作工藝，從而降低了陣列基板的製作成本。
[0047] 本發明實施例提供一種液晶顯示裝置，包括：上述任意一種陣列基板。
[0048] 該液晶顯示裝置可以為：液晶面板、手機、平板電腦、電視機、顯示器、筆記本電腦、 數碼相框、導航儀等任何具有顯示功能的液晶產品或部件。
[0049] 本實施例中的液晶顯示裝置，在陣列基板中通過第一數據線段和第二數據線段來 構成數據線，並且第一數據線段與柵線位於同一層，第二數據線段與薄膜電晶體源極、薄膜 電晶體漏極和像素電極位於同一層，因此可以使第一數據線段與柵線通過同一次構圖工藝 形成，而第二數據線段、薄膜電晶體源極、薄膜電晶體漏極和像素電極通過同一次構圖工藝 形成，與現有技術相比，無需通過單獨的構圖工藝來形成數據線，將數據線的製作工藝結合 到其他器件的製作工藝之中，簡化了陣列基板的製作工藝，從而降低了陣列基板的製作成 本。
[0050] 本發明實施例提供一種陣列基板的製作方法，該方法可以用於上述任意陣列基板 的製作，如圖1、圖2和圖3所示，該陣列基板包括數行柵線1、數列數據線2和由數行柵線 1和數列數據線2定義的數個子像素單元，每個子像素單元包括薄膜電晶體源極31、薄膜晶 體管漏極32和像素電極4,薄膜電晶體源極31連接於數據線2,薄膜電晶體漏極32連接於 像素電極4,每列數據線2包括多段第一數據線段21和多段第二數據線段22,如圖6所示， 該陣列基板的製作方法包括：
[0051] 步驟101、在基板上形成包括數行柵線1和數列第一數據線段21的圖案，每列第一 數據線段21包括多段第一數據線段21，每段第一數據線段21分別位於相鄰的兩行柵線1 之間；
[0052] 該步驟中，首先在基板上沉積金屬層，然後通過構圖工藝形成包括柵線1和第一 數據線段21的圖案，構圖工藝通常包括光刻膠塗覆、曝光、顯影、刻蝕和光刻膠剝離等工 藝。
[0053] 步驟102、在包括數行柵線1和數列第一數據線段21的圖案的基板上形成柵極絕 緣層5,在柵極絕緣層4上每段第一數據線段21的兩端處分別設置過孔51 ;
[0054] 該步驟中，首先在步驟101形成的基板上沉積絕緣材料層，然後通過構圖工藝形 成包括過孔51的圖案。
[0055] 步驟103、在包括柵極絕緣層4的基板上形成包括薄膜電晶體源極31、薄膜電晶體 漏極32、像素電極4和數列第二數據線段22的圖案，每列第二數據線段22包括多段第二數 據線段22,在每列數據線2中，每段第二數據線段22分別位於每行柵線1處，每段第二數據 線段22的兩端分別通過柵極絕緣層5上的過孔51連接於相鄰的兩段第一數據線段21，在 每個子像素單元中，薄膜電晶體源極31連接於第二數據線段22。
[0056] 該步驟中，首先在步驟102形成的基板上沉積透明導電層，然後通過構圖工藝形 成包括薄膜電晶體源極31、薄膜電晶體漏極32、像素電極4和數列第二數據線段22的圖 案。
[0057] 本實施例中陣列基板的製作方法，通過第一數據線段和第二數據線段來構成數據 線，並且第一數據線段與柵線位於同一層，第二數據線段與薄膜電晶體源極、薄膜電晶體漏 極和像素電極位於同一層，因此可以使第一數據線段與柵線通過同一次構圖工藝形成，而 第二數據線段、薄膜電晶體源極、薄膜電晶體漏極和像素電極通過同一次構圖工藝形成，與 現有技術相比，無需通過單獨的構圖工藝來形成數據線，將數據線的製作工藝結合到其他 器件的製作工藝之中，簡化了陣列基板的製作工藝，從而降低了陣列基板的製作成本。
[0058] 如圖4和圖5所示，如果通過上述陣列基板的製作方法來製作採用ADS技術的陣 列基板，如圖7所示，那麼上述製作方法還應包括其他器件的製作工藝，具體如下：
[0059] 上述步驟101中，在基板上形成包括數行柵線1和數列第一數據線段21的圖案的 過程還包括：在基板上形成數行公共電極線61，每行公共電極線61位於相鄰的柵線1和第 一數據線段21之間；
[0060] 上述步驟102中，在包括數行柵線1和數列第一數據線段21的圖案的基板上形成 柵極絕緣層5的過程還包括：在柵極絕緣層5上公共電極線61處設置過孔（圖中未示出）；
[0061] 在上述步驟103、在包括柵極絕緣層5的基板上形成包括薄膜電晶體源極31、薄膜 電晶體漏極32、像素電極4和數列第二數據線段21的圖案的過程之後，還包括：
[0062] 步驟104、在包括薄膜電晶體源極31、薄膜電晶體漏極32、像素電極4和數列第二 數據線段21的圖案的基板上形成鈍化層7,在鈍化層7上公共電極線61處設置過孔（圖中 未示出）；
[0063] 步驟105、在包括鈍化層7的基板上形成包括公共電極6的圖案，公共電極6通過 柵極絕緣層5和鈍化層7上公共電極線61處的過孔連接於公共電極線61。
[0064] 本實施例中陣列基板的製作方法，通過第一數據線段和第二數據線段來構成數據 線，並且第一數據線段與柵線位於同一層，第二數據線段與薄膜電晶體源極、薄膜電晶體漏 極和像素電極位於同一層，因此可以使第一數據線段與柵線通過同一次構圖工藝形成，而 第二數據線段、薄膜電晶體源極、薄膜電晶體漏極和像素電極通過同一次構圖工藝形成，與 現有技術相比，無需通過單獨的構圖工藝來形成數據線，將數據線的製作工藝結合到其他 器件的製作工藝之中，簡化了陣列基板的製作工藝，從而降低了陣列基板的製作成本。
[0065] 以上所述，僅為本發明的【具體實施方式】，但本發明的保護範圍並不局限於此，任何 熟悉本【技術領域】的技術人員在本發明揭露的技術範圍內，可輕易想到變化或替換，都應涵 蓋在本發明的保護範圍之內。因此，本發明的保護範圍應以所述權利要求的保護範圍為準。
【權利要求】
1. 一種陣列基板，包括數行柵線、數列數據線和由所述數行柵線和數列數據線定義的 數個子像素單元，每個子像素單元包括薄膜電晶體源極、薄膜電晶體漏極和像素電極，所述 薄膜電晶體源極連接於數據線，所述薄膜電晶體漏極連接於像素電極，其特徵在於， 每列數據線包括多段第一數據線段和多段第二數據線段； 所述多段第一數據線段與所述數行柵線位於同一層； 所述多段第二數據線段與所述薄膜電晶體源極、薄膜電晶體漏極和像素電極位於同一 層，在每個子像素單元中，薄膜電晶體源極連接於第二數據線段； 所述多段第一數據線段所在層與所述多段第二數據線段所在層被柵極絕緣層分隔； 在每列數據線中，每段第一數據線段分別位於相鄰的兩行柵線之間，每段第二數據線 段分別位於每行柵線處； 在每列數據線中，每段第二數據線段的兩端分別通過所述柵極絕緣層上的過孔連接於 相鄰的兩段第一數據線段。
2. 根據權利要求1所述的陣列基板，其特徵在於，還包括： 公共電極和與所述數行柵線位於同一層的數行公共電極線，所述公共電極連接於所述 數行公共電極線； 每行公共電極線位於相鄰的柵線和第一數據線段之間。
3. 根據權利要求2所述的陣列基板，其特徵在於， 所述公共電極為狹縫電極，所述像素電極為板狀電極。
4. 根據權利要求2所述的陣列基板，其特徵在於， 所述公共電極為板狀電極，所述像素電極為狹縫電極。
5. 根據權利要求1至4中任意一項所述的陣列基板，其特徵在於， 所述多段第二數據線段、所述薄膜電晶體源極、所述薄膜電晶體漏極和所述像素電極 由氧化銦錫製成。
6. -種液晶顯示裝置，其特徵在於，包括： 如權利要求1至5中任意一項所述的陣列基板。
7. -種陣列基板的製作方法，其特徵在於，所述陣列基板包括數行柵線、數列數據線和 由所述數行柵線和數列數據線定義的數個子像素單元，每個子像素單元包括薄膜電晶體源 極、薄膜電晶體漏極和像素電極，所述薄膜電晶體源極連接於數據線，所述薄膜電晶體漏極 連接於像素電極，每列數據線包括多段第一數據線段和多段第二數據線段，所述陣列基板 的製作方法包括： 在基板上形成包括所述數行柵線和數列第一數據線段的圖案，每列第一數據線段包括 多段第一數據線段，每段第一數據線段分別位於相鄰的兩行柵線之間； 在包括所述數行柵線和數列第一數據線段的圖案的基板上形成柵極絕緣層，在所述柵 極絕緣層上每段第一數據線段的兩端處分別設置過孔； 在包括所述柵極絕緣層的基板上形成包括薄膜電晶體源極、薄膜電晶體漏極、像素電 極和數列第二數據線段的圖案，每列第二數據線段包括多段第二數據線段，在每列數據線 中，每段第二數據線段分別位於每行柵線處，每段第二數據線段的兩端分別通過所述柵極 絕緣層上的過孔連接於相鄰的兩段第一數據線段，在每個子像素單元中，薄膜電晶體源極 連接於第二數據線段。
8.根據權利要求7所述的陣列基板的製作方法，其特徵在於， 所述在基板上形成包括所述數行柵線和數列第一數據線段的圖案的過程還包括： 在基板上形成數行公共電極線，每行公共電極線位於相鄰的柵線和第一數據線段之 間； 所述在包括所述數行柵線和數列第一數據線段的圖案的基板上形成柵極絕緣層的過 程還包括： 在所述柵極絕緣層上公共電極線處設置過孔； 在所述在包括所述柵極絕緣層的基板上形成包括薄膜電晶體源極、薄膜電晶體漏極、 像素電極和數列第二數據線段的圖案的過程之後，還包括： 在包括所述薄膜電晶體源極、薄膜電晶體漏極、像素電極和數列第二數據線段的圖案 的基板上形成鈍化層，在所述鈍化層上公共電極線處設置過孔； 在包括所述鈍化層的基板上形成包括公共電極的圖案，所述公共電極通過所述柵極絕 緣層和鈍化層上所述公共電極線處的過孔連接於所述公共電極線。
【文檔編號】G02F1/1362GK104090442SQ201410337291
【公開日】2014年10月8日 申請日期:2014年7月15日 優先權日:2014年7月15日
【發明者】賈丕健 申請人:京東方科技集團股份有限公司, 北京京東方顯示技術有限公司