MOS電晶體的形成方法與流程

2023-05-29 01:31:56 2

本發明涉及半導體製造領域，尤其涉及一種MOS電晶體的形成方法。

背景技術：

隨著半導體器件集成度的不斷提高，在製作MOS電晶體時，以高k(高介電常數)材料作為柵介質層，並以金屬材料作為柵極，已經成為半導體器件製造的主流技術。

現有具有金屬柵極-高k介質層結構的MOS電晶體可以採用先柵極和後柵極兩種方法形成。然而，無論採用何種方法，都會遇到金屬柵極中，金屬發生擴散的現象。

特別當採用鋁作為金屬柵極時，鋁的擴散成為MOS電晶體製作的重大問題。鋁的擴散會損害影響器件的可靠性能，例如損害影響經時擊穿性能(time dependent dielectric breakdown，TDDB)、負偏壓溫度不穩定性能(Negative Bias Temperature Instability，NBTI)和正偏壓溫度不穩定性能(Positive Bias Temperature Instability，PBTI)等。並且，MOS電晶體的載流子遷移率也因鋁的擴散而下降，器件性能大受影響。

技術實現要素：

本發明解決的問題是提供一種MOS電晶體的形成方法，以提高MOS電晶體的性能。

為解決上述問題，本發明提供一種MOS電晶體的形成方法，包括：

提供半導體襯底；

在所述半導體襯底上形成偽柵結構，所述偽柵結構兩側具有足狀的底部；

在所述半導體襯底上和所述偽柵結構周邊形成層間介質層，所述層間介質層上表面與所述偽柵結構的上表面齊平；

去除所述偽柵結構以形成凹槽，所述凹槽兩側具有足狀的底角；

在所述凹槽的底部形成界面層；

在所述凹槽的底部和側壁形成高k介質層，所述高k介質層覆蓋所述界面層；

在所述高k介質層上形成第一擴散阻擋層；

採用濺射方法對所述第一擴散阻擋層正對所述凹槽槽口的部分進行離子轟擊處理；

在所述離子轟擊處理後，在所述第一擴散阻擋層上形成第二擴散阻擋層。

可選的，所述濺射方法採用氬離子對所述第一擴散阻擋層進行所述離子轟擊處理。

可選的，採用物理氣相沉積方法形成所述第一擴散阻擋層。

可選的，在同一反應腔室內進行所述第一擴散阻擋層的形成步驟和所述離子轟擊處理步驟。

可選的，採用原子層沉積方法形成所述第二擴散阻擋層。

可選的，所述第一擴散阻擋層和所述第二擴散阻擋層材料相同。

可選的，所述第一擴散阻擋層和所述第二擴散阻擋層的材料為氮化鈦。

可選的，所述第一擴散阻擋層的厚度範圍為

可選的，所述第二擴散阻擋層的厚度範圍為

可選的，在形成所述第二擴散阻擋層後，還包括：

在所述第二擴散阻擋層上形成功函數金屬層；

在所述功函數金屬層上形成金屬層，所述金屬層填充滿所述凹槽。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的技術方案中，通過先形成具有足狀底部的偽柵結構，從而保證形成具有足狀底部的凹槽，然後在凹槽中形成第一擴散阻擋層，並利用離子轟擊處理，使得第一擴散阻擋層位於凹槽底部的部分中，中間厚度變均勻，兩端厚度增大，之後在第一擴散阻擋層上形成第二擴散阻擋層，第一擴散阻 擋層和第二擴散阻擋層一同組成相應的擴散阻擋層，從而更好地防止金屬柵極發生金屬擴散，提高MOS電晶體的性能。

進一步，在同一反應腔室內進行所述第一擴散阻擋層的形成步驟和所述離子轟擊處理步驟，從而節省時間，節約成本。

附圖說明

圖1至圖8是本發明實施例所提供的MOS電晶體的形成方法各步驟對應結構示意圖。

具體實施方式

發明人發現，金屬柵極中的鋁有兩條擴散路線，一條是通過金屬鋁柵極下方向下擴散(即通過溝道區上方向下擴散)，另一條是通過金屬鋁柵極兩側進行擴散。雖然，現有MOS電晶體的形成方法在製作金屬柵極之前，在用於填充金屬柵極的凹槽內先形成擴散阻擋層，以防止鋁擴散，但是，由於現有方法製作的擴散阻擋層通常會有具大的收縮應力(特別是採用物理氣相沉積法形成的擴散阻擋層，應力較大)，在應力作用下，擴散阻擋層會出現位於凹槽底部中央的部分厚大，往凹槽兩側底角部分的厚度逐漸減小的情況，即位於凹槽底部的擴散阻擋層呈現中間厚，兩端變薄的「弓」形(「bow」shape)，這種形狀的擴散阻擋層不能很好地防止鋁擴散，易造成鋁通過凹槽兩側底角向外擴散的情況。此外，現有方法形成擴散阻擋層時，臺階覆蓋率通常較小，導致位於凹槽側壁的擴散阻擋層厚度較小，因此，鋁也容易通過凹槽兩側側壁向外擴散，即鋁容易通過金屬鋁柵極兩側進行擴散。

為此，本發明提供一種新的MOS電晶體的形成方法，所述形成方法通過先形成具有足狀底部的各偽柵結構，從而保證形成具有足狀底部的各凹槽，然後在各凹槽中形成各第一擴散阻擋層，並利用離子轟擊處理，使得各第一擴散阻擋層位於各凹槽底部的部分中，中間厚度變均勻，兩端厚度增大，之後在各第一擴散阻擋層上對應形成各第二擴散阻擋層，各第一擴散阻擋層對就和各第二擴散阻擋層一同組成相應的各擴散阻擋層，從而更好地防止金屬柵極發生金屬擴散，提高MOS電晶體的性能。

為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖 對本發明的具體實施例做詳細的說明。

本發明實施例提供一種MOS電晶體的形成方法，請結合參考圖1至圖8。

請參考圖1，提供半導體襯底100。

本實施例中，半導體襯底100具體為矽襯底。其它實施例中，半導體襯底100可以是鍺矽襯底、Ⅲ-Ⅴ族元素化合物襯底、碳化矽襯底、絕緣體上矽結構襯底，或者是金剛石襯底，還可以是本領域技術人員所知的其他半導體材料的襯底。

本實施例中，半導體襯底100中還可以形成有隔離結構(未標註)，所述隔離結構可以是淺溝槽隔離結構，或其他用於器件隔離或有源區隔離的隔離結構。所述隔離結構可以用於隔開不同的有源區。

通過所述隔離結構的隔離，本實施例所提供的半導體襯底100中具有第一有源區(未標註)和第二有源區(未標註)，本說明書圖1至圖8中用虛線(未標註)將所述第一有源區和第二有源區進一步加以區分，虛線左邊的有源區為所述第一有源區，虛線右邊的有源區為所述第二有源區。

請繼續參考圖1，在半導體襯底100上形成偽柵結構，並在所述偽柵結構兩側形成足狀(footing)的底部，也就是說，所述偽柵結構兩側具有足狀的底部。具體的，在所述第一有源區形成第一偽柵結構(未標註)，所述第一偽柵結構包括第一偽柵極110和位於第一偽柵極110與半導體襯底100之間的介質層101。在所述第二有源區形成第二偽柵結構(未標註)，所述第二偽柵結構包括第二偽柵極120和位於第二偽柵極120與半導體襯底100之間的介質層101。

各所述偽柵結構足狀的底部可以參考圖1中的各虛線圈(未標註)包圍部分。

形成所述第一偽柵結構和第二偽柵結構的過程可以為：在所述第一有源區和第二有源區表面形成介質層101，在介質層101上形成偽柵材料層(未示出)，在所述偽柵材料層上形成第一掩膜材料層(未示出)，在所述第一掩膜材料層上形成第二掩膜材料層(未示出)，在所述第二掩膜材料層上形成圖案化的光刻膠層(未示出)，以所述光刻膠層為掩模，依次刻蝕所述第二掩膜材 料層、第一掩膜材料層、偽柵材料層，從而形成上述第一偽柵結構和第二偽柵結構，位於所述第一偽柵結構上的所述第一掩膜材料層和第二材料掩膜層保留為第一掩膜層111和第二掩膜層112，位於所述第二偽柵結構上的所述第一掩膜材料層和第二材料掩膜層保留為第一掩膜層121和第二掩膜層122，如圖1所示。

需要說明的是，本實施例中，介質層101還同時位於整個所述第一有源區表面，以及整個所述第二有源區表面。其它實施例中，所述介質層可以僅位於偽柵極與半導體襯底100之間(即此時所述介質層只位於第一偽柵極110和半導體襯底100之間，以及第二偽柵極120和半導體襯底100之間，不存在未被第一偽柵極110或第二偽柵極120直接覆蓋的介質層)。為保證所述介質層僅位於偽柵極與半導體襯底100之間，在形成第一偽柵結構和第二偽柵結構時，可以繼續向下刻蝕所述介質層，以去除未被第一偽柵結構和第二偽柵結構覆蓋的所述介質層。需要說明的是，其它實施例中，在去除了未被第一偽柵結構和第二偽柵結構覆蓋的所述介質層後，也可以在暴露的半導體襯底表面上重新形成新的所述介質層。

需要特別說明的是，現有的形成方法中，並不希望所述第一偽柵結構和第二偽柵結構兩側形成足狀的底部，但是本發明所提供的形成方法中，專門利用偽柵結構的這種足狀底部。

本實施例中，介質層101的材料可以為氧化矽。所述偽柵材料層的材料可以為多晶矽，即第一偽柵極110和第二偽柵極120的材料可以為多晶矽。所述第一掩膜材料層的材料可以為氧化矽，所述第二掩膜材料層的材料可以為氮化矽。

請參考圖2，在第一偽柵極110兩側形成第一偏移側牆113，並以第一偏移側牆113為掩模，對所述第一偽柵結構兩側下方的半導體襯底100進行輕摻雜源漏注入(LDD)，以形成第一輕摻雜區(未示出)。同樣的，在第二偽柵極120兩側形成第二偏移側牆123，並以所述第二偏移側牆123為掩模，對所述第二偽柵結構兩側下方的半導體襯底100進行輕摻雜源漏注入，以形成第二輕摻雜區(未示出)。

本實施例中，第一偏移側牆113和第二偏移側牆123的材料可以為氧化矽。

請繼續參考圖2，在第一偽柵極110兩側形成第一主側牆114以覆蓋第一偏移側牆113，並以所述第一主側牆114為掩模，對所述第一偽柵結構兩側下方的半導體襯底100進行重摻雜源漏注入，以形成第一重摻雜區(未示出)，所述第一重摻雜區為第一偽柵極110對應的源區或漏區。同樣的，在第二偽柵極120兩側形成第二主側牆124以覆蓋第二偏移側牆123，並以所述第二主側牆124為掩模，對所述第二偽柵結構兩側下方的半導體襯底100進行重摻雜源漏注入，以形成第二重摻雜區(未示出)，所述第二重摻雜區為第二偽柵極120對應的源區或漏區。

本實施例中，第一主側牆114和第二主側牆124的材料可以為氮化矽。

需要說明的是，在其它實施例中，還可以在所述第一偽柵結構和第二偽柵極結構兩側下方的半導體襯底100形成口袋(Pocket)摻雜區等區域。

請繼續參考圖2，本實施例中，當所述第二有源區形成PMOS電晶體時，還可以在第二有源區的源區和漏區中形成凹槽(未示出)，即在第二偽柵結構兩側下方的半導體襯底100形成所述凹槽，並採用鍺矽等應力材料填充滿所述凹槽，形成應力鍺矽結構1201(即形成源漏嵌入式鍺矽)。

需要說明的是，圖中雖未顯示，本實施例中，在第一有源區形成NMOS電晶體，第一有源區中未形成應力結構。但其它實施例中，當在第一有源區形成NMOS電晶體時，還可以在所述第一有源區的源區和漏區中形成應力碳矽結構。

請參考圖3，在半導體襯底100上和上述第一偽柵結構和第二偽柵結構周邊形成層間介質層102，並對層間介質層102進行平坦化，使層間介質層102上表面與上述各偽柵結構的上表面齊平。具體的，本實施例使得層間介質層102上表面與第一偽柵極110和第二偽柵極120的上表面齊平。

本實施例中，層間介質層102的材料可以為氧化矽或者氮化矽。在形成層間介質層102之後，可以採用化學機械研磨(CMP)方法對層間介質層102和兩個所述偽柵結構進行平坦化，從而去除圖2所示的第一掩膜層111、第二 掩膜層112、第一掩膜層121和第二掩膜層122，從而使層間介質層102上表面與所述第一偽柵極110和第二偽柵極120的上表面齊平。

請參考圖4，去除圖3所示的所述偽柵結構以形成凹槽，所述凹槽兩側具有足狀的底角。具體的，去除所述第一偽柵結構形成第一凹槽1100，去除所述第二偽柵結構形成第二凹槽1200。

本實施例中，可以採用幹法刻蝕工藝或者溼法刻蝕工藝去除所述第一偽柵結構和第二偽柵結構，並且，相應的刻蝕工藝還可以同時刻蝕去除圖3所示的第一偏移側牆113和第二偏移側牆123。

請參考圖5，在第一凹槽1100的底部形成第一界面層115，在第二凹槽1200的底部形成第二界面層125。

本實施例中，各所述界面層的材料可以為氧化矽，可以採用化學氧化法或者熱氧化法在襯底上直接形成各所述界面層。在本發明的其它實施例中，各所述界面層也可以為其它具有低介電常數的材料製作而成，例如氧化鑭(L2O3)。所述界面層能夠提高溝道(trench)載流子遷移率，並可以修復半導體襯底100在形成所述凹槽的刻蝕過程受到的損傷。

請繼續參考圖5，在第一凹槽1100的底部和側壁形成第一高k介質層116，第一高k介質層116覆蓋第一界面層115。在第二凹槽1200的底部和側壁形成第二高k介質層126，第二高k介質層126覆蓋第二界面層125。

本實施例中，所述高k介質層的材料可以為氧化鉿(HfO2)、矽氧化鉿(HfSiO)、氮氧化鉿(HfON)、氮氧化鉿矽(HfSiON)，氧化鑭(La2O3)、氧化鋯(ZrO2)、矽氧化鋯(ZrSiO)、氧化鈦(TiO2)和氧化釔(Y2O3)中的一種，或多種的任意組合。所述高k介質層可以採用濺射、脈衝雷射沉積法(Pulsed Laser Deposition，PLD)、金屬有機化合物化學氣相沉澱法(Metal-organic Chemical Vapor Deposition，MOCVD)、原子層沉積法(Atomic layer deposition，ALD)或其他合適的方法形成。

請參考圖6，在第一高k介質層116上形成第一擴散阻擋層117(即在具有第一高k介質層116的第一凹槽1100底部和側壁形成第一擴散阻擋層117)，在第二高k介質層126上形成第一擴散阻擋層127(即在具有第二高k介質層 126的第二凹槽1200底部和側壁形成第一擴散阻擋層127)。

本實施例中，第一擴散阻擋層117和第一擴散阻擋層127的材料可以為氮化鈦。

本實施例中，可以控制第一擴散阻擋層117和第一擴散阻擋層127的厚度範圍為一方面，使第一擴散阻擋層117和第一擴散阻擋層127能夠完全覆蓋在各凹槽的各個表面，另一方面，防止第一擴散阻擋層117和第一擴散阻擋層127厚度太大，影響後續各凹槽的填充。

本實施例中，可以採用物理氣相沉積方法(PVD)形成第一擴散阻擋層117和第一擴散阻擋層127。所述物理氣相沉積法可以利用真空蒸鍍、濺射鍍膜(濺射方法)、電弧等離子體鍍、離子鍍膜及分子束外延等多種方法進行。本實施例中，具體可以採用濺射方法進行。

當物理氣相沉積法利用濺射方法進行時，是在充惰性氣體的一定真空條件下，使惰性氣體進行輝光放電，這時惰性氣體原子電離成惰性氣體離子，惰性氣體離子在電場力的作用下，加速轟擊以鍍料製作的陰極靶材(例如氮化鈦靶材)，靶材會被濺射出來而沉積到第一凹槽1100和第二凹槽1200的底部和側壁表面。如果採用直流輝光放電，稱直流濺射，採用射頻(RF)輝光放電引起的稱射頻濺射，採用磁控輝光放電引起的稱磁控濺射。濺射過程含有動量的轉換，所以濺射出的粒子是有方向性的。

物理氣相沉積法過程簡單，對環境改善，無汙染，耗材少，成膜均勻緻密且結合力強。並且，由於物理氣相沉積法臺階覆蓋率較低，因此，形成的各第一擴散阻擋層位於各凹槽側壁的部分厚度較小，因此，不需要採用其它工藝(例如抗反射層形成工藝)來擴大各凹槽的開口尺寸(以提高後續工藝的填充性能)，從而節省了工藝步驟。

但是，由於材料和方法本身的特徵，物理氣相沉積法形成的第一擴散阻擋層117和第一擴散阻擋層127內部具有較大的收縮應力，導致所形成的第一擴散阻擋層117和第一擴散阻擋層127中，位於相應凹槽底部的部分易出現中間厚兩端薄的情況(通常，各第一擴散阻擋層位於各凹槽底部的部分中，中間部分可以比兩端厚50～70％)，如圖6所示。並且，由於物理氣相沉積法 的臺階覆蓋率較低，因此，第一擴散阻擋層117和第一擴散阻擋層127位於相應凹槽側壁的厚度小於位於相應凹槽底部的厚度，導致後續金屬柵極中的金屬易沿柵極兩側擴散的情況。而由於物理氣相沉積方法的臺階覆蓋率較低，以及位於各凹槽底部的部分向中間收縮，這兩個方面的原因共同造成第一擴散阻擋層117和第一擴散阻擋層127位於各凹槽底角處的部分最薄，即第一擴散阻擋層117和第一擴散阻擋層127位於各凹槽底部的部分呈「弓」形，如圖6所示，因此，如果僅按此方案形成擴散阻擋層，後續金屬柵極中的金屬最容易沿各凹槽的底角進行擴散(同時還容易沿金屬柵極兩側進行擴散)。

綜合上述可知，金屬柵極中的金屬最容易沿各凹槽的底角進行擴散，並且容易沿柵極兩側擴散的問題。而通過本實施例所提供的形成方法，能夠得到較好的解決所述問題，具體原因請繼續參考本說明書後續內容。

請參考圖7，採用濺射方法對所述第一擴散阻擋層正對圖6所示凹槽槽口的部分進行離子轟擊處理。具體的，採用濺射方法對第一擴散阻擋層117正對第一凹槽1100槽口的部分進行離子轟擊處理，採用濺射方法對第二擴散阻擋層127正對第二凹槽1200槽口的部分進行離子轟擊處理。

由於離子轟擊處理中，離子的運用方向受電場方向控制(即受電壓施加方向控制)，因此，離子轟擊處理具有方向性(各向異性)。圖6中，在所述第一有源區上方用兩條短虛線(未標註)顯示第一凹槽1100槽口正對的位置，從此這些位置向下打入第一凹槽1100底部的離子會對第一擴散阻擋層127造成轟擊作用。同樣的，所述第二有源區上方用兩條短虛線(未標註)顯示第二凹槽1200槽口正對的位置，從此這些位置向下打入第二凹槽1200底部的離子會對第一擴散阻擋層127造成轟擊作用。

本實施例中，所述濺射方法可以採用氬離子對第一擴散阻擋層進行離子轟擊處理。濺射用的轟擊粒子通常是帶正電荷的惰性氣體離子，用得最多的是氬離子。

前面已經提到，本實施例可以採用物理氣相沉積法形成第一擴散阻擋層，因此，本實施例可以利用上述物理氣相沉積法中使用到的濺射方法進行所述離子轟擊處理。由於本實施例可以利用物理氣相沉積過程中的濺射方法進行 所述離子轟擊處理，因此，本實施例中，可以在同一反應腔室內進行所述第一擴散阻擋層的形成步驟和所述離子轟擊處理步驟，從而節省時間，節約成本。其它實施例中，所述第一擴散阻擋層的形成步驟和所述離子轟擊處理步驟也可以在不同的腔室或者設備中進行，此時，所述離子轟擊處理可以單獨進行，但其過程和原理可以參考前述內容。

利用上述物理氣相沉積法中使用到的濺射方法進行所述離子轟擊處理具體可以包括以下操作：將相應的濺射靶材撤去或阻擋，改變所述濺射的條件，包括施加與所述物理氣相沉積方法過程相反的電壓，使相應的離子反向運動，從而使離子通過各凹槽槽口直接轟擊各所述第一擴散阻擋層位於各所述凹槽底部的部分，實現所述離子轟擊處理。具體過程中，可以調整使得所述轟擊處理採用較小的濺射偏壓，從而使第一擴散阻擋層117和第一擴散阻擋層127被相應的離子轟擊後，能夠使第一擴散阻擋層117和第一擴散阻擋層127內部相應的粒子發生遷移，但相應的粒子又不會向各凹槽外部或者各凹槽側壁逸出，而是僅向兩端遷移，並保證即使少部分相應的粒子能夠從各第一擴散阻擋層逸出後，也沒有足夠能量向其它區域移動，而是同樣落向凹槽兩側的底角(此過程可視為一種低能量的濺射)。在此條件下適當採用相對較長的轟擊時間，從而保證被轟擊處理的第一擴散阻擋層117和第一擴散阻擋層127中，相應的粒子充分向各槽口兩側的底角移動，進而使呈足狀的各凹槽底角最終被各第一擴散阻擋層填充滿。最終，本實施例通過所述濺射過程，使各第一擴散阻擋層位於各凹槽底部的部分，從原本中間厚兩端薄的情況，變成兩端厚中間平坦的情況，如圖7所示。

所述離子轟擊處理後，圖6所示第一擴散阻擋層117轉化為圖7所示第一擴散阻擋層118，第一擴散阻擋層118與第一擴散阻擋層117的區別在於，第一擴散阻擋層118正對第一凹槽1100槽口的部分的厚度基本均勻，並且，由於第一擴散阻擋層118完全填充滿第一凹槽1100足狀的底角，因此第一擴散阻擋層118位於第一凹槽1100兩側底角部分的厚度最大。同樣的，所述離子轟擊處理後，圖6所示第二擴散阻擋層127轉化為圖7所示第二擴散阻擋層128，第一擴散阻擋層128與第一擴散阻擋層127的區別在於，第一擴散阻擋層128正對第二凹槽1200槽口的部分的厚度基本均勻，並且，由於第一擴 散阻擋層128完全填充滿第二凹槽1200足狀的底角，因此第一擴散阻擋層128位於第二凹槽1200兩側底角部分的厚度最大。

綜上可知，本實施例先利用具有足狀底部的各偽柵結構，從而保證形成具有足狀底部的各凹槽，然後在各凹槽中形成各第一擴散阻擋層，並利用離子轟擊處理，使得各第一擴散阻擋層位於各凹槽底部的部分中，中間厚度變均勻，兩端厚度增大。可見，正是由於形成了足狀底部的凹槽，因此，後續才能夠形成填充凹槽足狀底部的各第一擴散阻擋層，也就是說，才能夠保證最終形成的各第一擴散阻擋層中，位於凹槽底部部分兩端厚度最大且中間厚度均勻。

請參考圖8，在離子轟擊處理後，在第一擴散阻擋層上形成第二擴散阻擋層。具體的，在第一擴散阻擋層118上形成第二擴散阻擋層119，在第一擴散阻擋層128上形成第二擴散阻擋層129。

本實施例中，可以使各第二擴散阻擋層和各第一擴散阻擋層材料相同，因此，可以使第一擴散阻擋層和第二擴散阻擋層的材料均為氮化鈦。

本實施例中，採用原子層沉積方法形成第二擴散阻擋層119和第二擴散阻擋層129。原子層沉積法具有接近100％的階梯覆蓋率，因此，採用原子層沉積方法形成第二擴散阻擋層，能夠在凹槽底部和側壁的全部第一擴散阻擋層的表面形成厚度均勻的第二擴散阻擋層。

上述離子轟擊處理過程中，相應的(氬)離子能量通常在第一擴散阻擋層原子的結合能以上，從而保證相應的原子發生遷移和逸出，並堆積在相應的底角位置。但是這個過程會同時對第一擴散阻擋層造成表面損傷。因此，本實施例在第一擴散阻擋層上形成第二擴散阻擋層，可以起到修復上述損傷的作用。並且，上述離子轟擊處理過程中，最終使各第一擴散阻擋層位於凹槽底部的部分呈中間厚度均勻且兩端厚度最大的情況，並且中間部分的厚度可以控制至與原本位於各凹槽側壁部分的厚度基本相等(這是因為，在上述離子轟擊處理過程中，各凹槽側壁部分的各第一擴散阻擋層厚度基本不變，而各凹槽底部部分的各第一擴散阻擋層厚度總體減小且變得均勻)。因而，後續可以採用原子層沉積法形成各第二擴散阻擋層，從而使最終全部擴散阻擋 層位於凹槽底部中間位置部分和位於凹槽側壁部分的厚度基本相等，解決了後續金屬柵極容易向側邊擴散的問題，提高所形成的MOS電晶體的性能。

可見，本實施例通過在第一擴散層上形成第二擴散阻擋層，使第一擴散阻擋層和第二擴散阻擋層一同組成相應的擴散阻擋層，從而更好地防止金屬柵極發生金屬擴散。

本實施例中，可以控制第二擴散阻擋層119和第二擴散阻擋層129的厚度範圍為每個有源區中，相應的第二擴散阻擋層和離子轟擊處理後的第一擴散阻擋層的厚度之後為擴散阻擋層的總厚度，一方面，需要保證擴散阻擋層的總厚度能夠防止金屬擴散，另一方面，要儘量減小擴散阻擋層的總厚度，以有利於後續的填充。

需要說明的是，圖中雖未顯示，但本實施例後續還可以在形成第二擴散阻擋層後，在第二擴散阻擋層上形成功函數金屬層，並在功函數金屬層上形成金屬層，金屬層填充滿凹槽，形成相應的金屬柵極，從而形成完整的MOS電晶體。本實施例中，所述金屬可以為鋁。

本實施例所提供的形成方法中，通過控制第一擴散阻擋層的各參數(例如厚度參數)，從而形成第一擴散阻擋層117和第一擴散阻擋層127，並且，通過對第一擴散阻擋層117和第一擴散阻擋層127進行離子轟擊處理，使第一擴散阻擋層117和第一擴散阻擋層127轉化為第一擴散阻擋層118和第一擴散阻擋層128，最後通過形成第二擴散阻擋層119和第二擴散阻擋層129，較好地解決了金屬柵極中，金屬最容易沿各凹槽的底角進行擴散，並且容易沿柵極兩側擴散的問題，提高MOS電晶體的性能。

雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。