通信系統的速率匹配和信道交織的製作方法
2023-05-29 01:20:36
專利名稱：通信系統的速率匹配和信道交織的製作方法
技術領域：
本發明與用於通信系統的速率匹配和信道交織技術有關。
眾所周知，在採用前向糾錯(FEC)的通信系統中對數據進行交織，以便在解交織後使差錯分布均勻有利於糾錯。通常，這種交織利用一個塊交織器對各數據塊進行交織。所謂渦輪型編碼(turbocoding，即並置卷積編碼)利用了一個交織器，接在兩個卷積編碼器的輸入端之間，而這兩個卷積編碼器分別根據交織前、後的輸入數據產生相應的奇偶校驗比特。隨著對採用渦輪型編碼的關注日益增強，特別是在無線通信系統中，也已產生對交織器形式的關注。
所謂第三代CDMA(碼分多址)無線通信系統也正在開發之中。這種系統需要一個信道或幀際交織器，對各個與無線電幀持續時間(通常為10ms)相應的塊內的數據進行交織或置換。在這種系統中，信道交織器可以配置在速率匹配功能執行之前或之後。速率匹配功能用來使各種數據率與無線電幀速率匹配，通常需要縮減(刪除)或重複一些數據碼元，在這種情況下是數據比特。所希望的是，刪除或重複的比特在解交織後的幀內分布儘量均勻，間距儘量大，而且容易實現，對諸如幀長、幀數和收縮率之類的變量相對獨立。
1999年3月19日Men Tong等人遞交的加拿大專利申請NO.2,268,283「交織數據的交織器和方法」(「Data Interleaver andMethod of Interleaving Data」)提出了一種能用來提供上述信道交織的交織數據方法和數據交織器。本發明所提出的速率匹配特別適用於這種信道交織後的數據，而且也能用於其他形式的交織數據。本發明還改善了這種信道交織的各種應用。
就一個方面來說，本發明提供了一種通過在經預定交織過程交織的數據比特矩陣中刪除一些冗餘數據比特或重複一些數據比特使數據比特的速率與所需速率匹配的方法，這種方法包括下列步驟確定為了提供所述所需數據率在未交織的數據比特矩陣內需刪除或重複的比特的模式；以與交織過程相反的方式對所述比特模式中的每個比特的地址進行解碼，產生所述比特在經交織的數據比特矩陣內的相應地址；以及根據所述地址刪除或重複經交織的數據比特中的相應比特。
特別有利和在實際上可能是必需的是，地址解碼應以與根據未交織數據比特矩陣產生經交織的數據比特的地址編碼相同的方式執行。這在本發明的方法的一些優選實施例中由於採用按照行置換Ir(K)＝[αrK+fc(l)]modNr列置換Ic(l)＝[αcl+fr(K)]modNc對一個由Nr行和Nc列構成的逐行表示需交織的數據比特的矩陣的行和列進行的置換顯得更為方便，其中Ir(K)表示一個行標為K的數據比特，K為一個從1至Nr的整數，αr為一個整數，fc(l)為列標1的非零函數，l為一個從1至Nc的整數，Ic(l)表示一個列標為l的數據比特，αc為一個整數，fr(K)為零或行標K的函數，而modNr和modNc分別表示模Nr和模Nc的算術運算，經交織的數據比特從該矩陣逐列得出。
通常認為這樣選擇是最佳的fc(l)＝ml+[Nr+1]mod2，其中m為一個整數，m近似等於Nr/Nc，fr(K)＝2K+[Nc+1]mod2，而αr為小於Nr/log2(log2(Nr))的最大素數。
本發明還提出了用來執行上述方法的速率匹配裝置。
另一方面，本發明提出了一種交織數據比特的方法，這種方法包括對一個由Nr行和Nc列構成的逐行表示需交織的數據比特的矩陣的行和列按照行置換Ir(K)＝[αrK+fc(l)]modNr列置換Ic(K)＝[αcl+fr(K)]modNc進行置換，其中Ir(K)表示一個行標為K的數據比特，K為一個從1至Nr的整數，αr為一個整數，fc(l)＝ml+[Nr+1]mod2為列標1的非零函數，l為一個從1至Nc的整數，Ic(l)表示一個列標為l的數據比特，αc為一個整數，fr(K)＝2K+[Nc+1]mod2，而mod2、modNr和modNc分別表示模2、模Nr和模Nc的算術運算，經交織的數據比特從該矩陣逐列得出。
本發明還提出了一種執行這種方法的數據交織器。
本發明另一方面提供了一種通過刪除編碼的數據比特，包括系統比特的編碼比特和奇偶校驗比特來交織和匹配並置卷積編碼數據的方法，包括交織從奇偶校驗比特分離的系統比特和從交織後的奇偶校驗比特中刪除奇偶校驗比特來提供速率匹配。
再一方面，本發明提出了一種對並置卷積編碼數據通過重複包括系統比特和奇偶校驗比特的編碼數據比特進行交織和速率匹配的方法，這種方法包括下列步驟將系統比特與奇偶校驗比特分別交織；以及以比任何重複經交織的系統比特中的一些系統比特大的重複因子重複經交織的奇偶校驗比特中的一些奇偶校驗比特來提供速率匹配。
本發明還提出了執行這些方法的編碼、交織和速率匹配裝置。
又一方面，本發明還涉及一種以下面結合圖4所述的方式對經交織和速率匹配的一些數據流進行混洗的方法和將這方法遞推應用於多於兩個這種數據流的情況。
從以下結合附圖的說明中可以對本發明有更深入的理解。在這些附圖中
圖1例示了一種在第三代CDMA通信系統中進行業務多路復用和信道交織的已知配置；圖2為有關已知速率匹配算法的流程圖；圖3例示了一種按照本發明的一個實施例設計的交織器和速率匹配裝置的實現方式；圖4列於與圖2相同的頁內，示出了圖1中第二級交織的混洗情況的流程圖；以及圖5示出了圖1所示配置中為了對經渦輪型(並置卷積)編碼的數據進行信道交織和速率匹配而修改的部分。
參見圖1，圖中例示了在第三代CDMA無線電通信系統中進行業務多路復用和信道交織的已知配置。這種配置包括一個業務多路復用器10，用來將分別通過各業務塊12(圖中只示出其中一個)提供的多個稱為主流業務或QoS(業務質量)信道的數據信號流多路合併在一起。每個業務決12的輸入端14上分別加有多個輸入構成信號，例如它們可以是諸如語音、數據和多媒體信號之類的任何類型的信號。這些信號可以具有任意的傳輸率、幀長和其他參數。這些輸入信號在塊16內加了各自的CRC(循環冗餘校驗)碼後由傳送信道多路復用器18多路合併在一起。多路合併後的信號由分段塊20分段後分別在各FEC(前向糾錯)編碼塊22內受到FEC編碼。經編碼的信號由多路復用器24多路合併。
多路合併後的信號在決26內受到速率匹配處理(縮減(刪除)冗餘數據碼元(比特)或重複數據碼元(比特))，使得數據率與幀持續期為10ms的無線電通信速率(空間接口速率)相匹配。主要是為了使相鄰的比特分開以減小由於無線電信道衰落而引起的差錯的有害影響，數據比特由第一交織器28交織，第一交織器28也稱為信道或幀際交織器，因為它用來置換各有10ms的數據比特的塊。雖然在圖1中交織器28示為在速率匹配塊26之後，但如下面將要說明的那些這兩個功能塊的位置是可以互換的，來自多路復用器24的經多路合併的信號加到信道交織器28，而信道交織器28輸出的經交織的信號送至速率匹配塊26。例如，這兩個功能塊對於從一個中心站下行傳輸信號的情況可以是圖1所示次序，而對於向中心站上行傳輸信號的情況可以是相反的次序。
在通過功能塊26和28後，所得到的經速率匹配和交織的信號相繼由分段塊30和32進行無線電幀分段和物理信道分段，產生由多路復用器10進行多路合併的信號。多路復用器10輸出的信號由第二交織器34交織，它的輸出在分段和映射塊36內分段後映射成一些專用的物理信道，以眾所周知的方式通過CDMA無線電通信通路傳輸。
第一交織器28可以具有足夠好的性能，使得第二交織器34可以省去或只執行簡單的混洗操作，例如如下面所說的那樣。這是所希望的，特別是由於否則第二交織器34就有可能使每個可以按各自經速率匹配的數據流和QoS最佳化的第一交織器28所執行交織在性能上有所惡化。
因此，第一交織器28以一個提供良好的隨機散布特性的代數交織器的形式來實現。每個QoS信道的多個編碼比特塊或數據傳送幀映射為一個二維矩陣，以線性同餘律對這個矩陣的行和列進行置換，實現交織功能。最大交織深度和時間跨度可以通過搜索一組最佳參數來確定。這樣，這種交織器就具有比較簡單的形式，而沒有已知交織器的諸如需要一個大容量的存儲器來存儲查找表或不能完全適應速率匹配功能之類的缺點。
雖然下面的說明針對一個矩陣的行和列，但應當指出的是，這只是為了方便和清晰，行和列可以互換而不會改變交織器的功能，實際上如下面所述，交織器的操作等效於控制對存儲數據比特的線性存儲器的存儲單元的讀、寫尋址，並沒有將所存儲的比特在存儲單元之間作任何實際移動。
如在前面所列為參考的專利申請中所述，交織器26的作用是實現以下三個步驟1.將Nc個各長為Nr個數據比特的編碼數據比特塊表示為一個具有Nr行為Nc列的矩陣；2.按照行置換Ir(K)＝[αrK+fc(l)]modNr列置換Ic(l)＝[αcl+fr(K)]modNc對這個矩陣的行和列進行置換，其中Ir(K)表示一個行標為K的數據比特，K為一個從1至Nr的整數，αr為一個是整數的行置換參數，fc(l)為列標l的正值函數，l為一個從1至Nc的整數，Ic(l)表示一個列標為1的數據比特，αc為一個是整數的列置換參數，fr(K)為行標K的正值函數，而modNr和modNc分別表示模Nr和模Nc的算術運算；以及3.從矩陣逐列得出經交織的數據比特。
步驟1可以稍加修改，使得一個給定的矩陣列數能適合不同的數據傳送幀數。例如，矩陣列數Nc＝8，而數據傳送幀數可以是Nc/γ，其中γ＝1，2，4或8，因此矩陣具有Nr/γ行，而步驟3相應修改成每個無線電幀要讀出矩陣的γ列。為了說明簡明起見，以下假設γ＝1，Nc＝8。
對於步驟2，行置換參數αr選為小於[Nr/log2(log2(Nr))]的最大素數，列置換參數αc選為小於[Nc]的最大素數，函數fc(l)＝ml+[Nr+1]mod2，其中m為一個等於[Nr/Nc]，而函數fr(K)＝2K+[Nc+1]mod2符號。
是指向下取整，而
是指向上取整。可以理解，[Nr+1]mod2在Nr為奇數時等於0，而在Nr為偶數時等於1。同樣，[Nc+1]mod2在Nc為奇數時等於0，而在Nc為偶數時等於1。這樣，函數fc(l)和fr(K)中的這兩部分就簡化為在相應的Nr或Nc為偶數時加1。
如上所述，速率匹配在數據傳送幀的長度大於無線電幀的長度時縮減(刪除)一些冗餘數據比特(由於有FEC編碼塊22而形成的比特冗餘)，最大縮減比為無線電幀長的20％。相反，如果數據傳送幀的長度小於無線電幀的長度，就重複傳送幀中的一些比特，以達到速率匹配。希望速率匹配儘可能分開，使得縮去的比特之間相隔的距離最大，並且使得每個無線電幀內的縮去比特數均衡，也就是說，將縮去的這些比特均勻地分布在各無線電幀內，而且相隔距離最大。
在如圖1所示的速率匹配塊26配置在信道交織器28之前的情況下，可以採用如圖2所示的已知速率匹配方法。
參見圖2，對於每個分有Ni比特長的無線電幀，在方框40內確定一個整數y，y＝Nr-Ni。在需要縮減的情況下y大於0(正數)，在需要重複的情況下y小於0(複數)，而在既不需要縮減也不需要重複的情況下y等於0。在後一種情況下，流程就進至停止方框41。由圖2所示的各個步驟可見，對於比特重複(y＜0，示於圖2中的右分支)和對於比特縮減(y＞0，示於圖2中的左分支)的處理基本上是相同的，除了用|y|和重複來代替y和縮減，因此下面僅對縮去情況進行詳細說明。
如果y＞0，就需要在傳送幀的Nr個比特中縮去y個比特，以產生無線電幀的Ni個比特。在這種情況下，在方框42，將一個參數e初始化為起始偏移eos，它以任何對這個特定無線電幀來說是所需的方式確定；並將行計數γ初始化為1。在方框43，確定是否γ≤Nr。如果是，就在方框44將e的值減去2y。在後繼的判決方框45確定是否e≤0。如果是，就在方框46將行γ內的這個比特縮減掉，再在方框47將e的值增加2Nr，在方框48將行計數器γ加1後，返回判決方框43。如果方框45的判決結果是否定的(即e＞0)，則經方框48將行計數器γ加1後返回方框43，而沒有任何縮減或改變e值的操作。如果方框43的判決結果是否定的(即γ＞Nr)，就表明已經到達幀尾，因此流程進至停止方框41結束。
然而，在速率匹配塊26配置在信道交織器28之後的情況下，速率匹配要對經置換(交織)的比特流進行，因此速率匹配問題就相當複雜。通常，信道交織和速率匹配過程的要求是不一致的。
具體地說，設計一個適當而又滿足最佳化的在經信道交織處理後的比特矩陣內縮減或重複比特的速率匹配模式是一項非常複雜甚至是不實際的任務。本發明通過為交織前的矩陣提供一個適當而又滿足最佳化的縮減或重複比特的速率匹配模式，再利用一個解交織或解碼過程確定需在信道交織器的輸出端縮減或重複的相應比特，從而避免了這一難題。這個過程由於解交織或解碼過程能如下面將進一步說明那樣用與交織過程完全相同的結構來實現因此更為方便。為了方便和清晰起見，在以下說明中將交織前(或者說解交織後)的比特矩陣稱為自然矩陣NM，而將交織後的比特矩陣稱為隨機化矩陣RM。
圖3示出了按照本發明的一個實施例設計的信道交織器28和速率匹配塊26的實現情況。如圖3所示，交織器26包括一個分為兩半的工作存儲器50，這兩半以已知方式交替地保證讀、寫存儲器，每一半存儲矩陣內的NrNc個數據比特，這些數據比特與矩陣的逐行結構相應線性地寫入存儲器。模Nr的行計數器51根據時鐘信號CLK進行計數，提供表示行標K的讀數。計數器51的進位輸出送至提供表示列標1的讀數的模Nc的列計數器52。計數器51和52的讀數K和1送至圖3中虛線所圍的地址編碼器53。具體地說，列計數器52的讀數送至分別還加有參數αc和m的乘法器54和55，相應產生分別表示αcl和ml的積，而行計數器51的讀數送至分別還加有整數2和參數αr的乘法器56和57，相應產生分別表示2K和αrK的積。加法器58將乘法器54和56的輸出相加，再根據Nc是偶數還是奇數有選擇地相應加上1或0，而加法器58的輸出由模運算功能塊59變換成模Nc形式，從而完成上述的列置換。加法器60將乘法器55和57的輸出相加，再根據Nr是偶數還是奇數有選擇地相應加上1或0，而加法器60的輸出由模運算功能塊61變換成模Nr形式，從而完成上述行置換。模運算功能塊59和61可以各包括比較和減法功能。功能塊59和61的輸出在讀地址組合器62內組合成一個地址，用來從存儲器50讀出經交織的序列內的相應比特。如圖3所示，讀地址經如下面要說明的那樣配置的開關63送至存儲器50。
如果行數Nr是2的乘方，地址組合器62就能將模運算功能塊61的輸出作為送至存儲器50的讀地址的低位比特而將模運算功能塊59的輸出作為送至存儲器50的讀地址的高位比特，這相當於地址組合器62將功能塊61的輸出與Nr倍的功能塊59的輸出相加。
可能需要交織不是Nc整數倍的任意長度的幀內的數據比特。在這種情況下，將矩陣的行數選擇成能納入需交織的所有數據比特，而存儲器50內的最後少數(少於Nc)存儲單元不予寫入。為了從經交織的數據比特中略去這些存儲單元的數據比特，圖3的交織器28還包括一個解碼器64，用來檢測地址組合器62的讀地址輸出中的這些存儲單元的地址，一旦檢測到就打開開關63，阻止從存儲器50讀這些存儲單元中的數據。為了保證來自存儲器50的經交織的數據比特具有恆定的數據輸出率，圖3的交織器28還包括一個由時鐘信號CLK定時的FIFO(先進先出)存儲器65，通過這個FIFO經交織的數據比特送至交織器的輸出線66。FIFO 65在每個交織操作開始時予充填，具有足以容納不讀從而要略去的存儲單元的數據比特的長度(例如最長達Nc個比特)。
線66上的經交織的數據比特送至也示於圖3的速率匹配功能塊26。這個速率匹配功能塊包括還加有時鐘信號CLK的速率匹配地址產生器70、地址分離器71、地址解碼器72、緩存器73、比較器74和數據比特選擇器75，將經速率匹配的數據輸出加到線76上。與為保證交織器28具有恆定的數據比特率輸出而配置FIFO 65類似，速率匹配功能塊26也可以包括一個FIFO或其他緩存器(未示出)，用來保證輸出線76輸出的數據比特具有恆定的速率。
速率匹配地址產生器70按照為這個過程確定的縮減或重複模式在它的輸出端產生每個縮減或重複比特在自然矩陣NM內的地址，如下面進一步要說明的那樣。這個地址由地址分離器71分離為高有效位和低有效位部分，這操作為上述讀地址組合器62的操作的逆操作。因此，如果行數Nr是2的乘方，地址分離器71就能簡單地將產生器70輸出的地址比特直接分離為高位比特和低位比特，相當於將來自產生器70的地址除以Nr，產生一個整數商和一個餘數，分別構成地址分離器71的兩個輸出。
地址解碼器72執行的是地址編碼器53的逆操作。如前面所指出的那樣，如果採用上述代數交織過程，解交織器的結構可以與交織器的結構完全相同，從而地址解碼器72與地址編碼器53完全相同。因此，在圖3中沒有詳細示出地址解碼器72的結構，它與圖3中所示的地址編碼器53的結構完全相同。可以理解，交織和解交織互補操作的這種結構相同的特徵對於實現這些功能是相當有利的，可以使實現得到簡化。
地址解碼器72的輸出經存儲器73緩存後送至比較器74，與信道交織器28的行計數器51和列計數器52的當前讀數K和l分別進行比較，在所比較的值相同時將一個選擇器控制信號加到線77上。因此，每當線66上的比特需縮減或重複時就產生這樣的選擇器控制信號加到線77上。對於不需縮減或重複比特的其他時間，加在線77上的控制信號控制選擇器75在時鐘信號CLK的同步下將從線66送至選擇器75的三個輸入端的一個中間輸入端(見圖3)的比特送至它的輸出線76。相反，每當需重複或縮減比特時，線77上的控制信號控制選擇器75根據由加到選擇器75的另一個控制輸入P/R確定的需重複還是縮減將它的上輸入端或下輸入端(見圖3)上的比特送至它的輸出線。選擇器75的上輸入端與輸出線76連接，以提供重複的比特，而選擇器的下輸入端沒有連接，因此用於縮減比特。如前面所指出的那樣，輸出線76上的數據比特送至一個緩存器(未示出)，以使經交織和速率匹配的數據比特以恆定的輸出數據比特率輸出。
由於有速率匹配功能塊26內解碼器72所提供的地址解碼，速率匹配地址產生器70能用以上結合圖2所述方式通過普通矩陣地址直接確定所需的縮減或重複的模式，利用以所需方式確定的單個參數eos優化這個模式。例如，這個參數可以按式eos＝[2py+1]mod2Nr確定，其中，如前面所說明的那樣，y為矩陣每列需縮減或重複的比特數，而p為從0至7的列標(對於Nc＝8的情況)。
下面的表1、2和3詳細示出了這個例子，按上述對8個名有10個比特的數據傳送幀進行交織，要求達到最大縮減比20％，以產生各有8個比特的經信道交織和速率匹配的無線電幀(總共要在80個比特中縮減或刪除16個比特)。因此，Nc＝8，而Nr＝10。表1例示了這80個從0編到79的數據比特逐行輸入到一個行標K從1至10、列標l從1至8的10×8自然矩陣內的排列情況。
表1經上述那樣信道交織後得到的隨機化矩陣如下面的表2所示。
表2經上述那樣速率匹配後，隨機化矩陣每列縮減2個比特，共縮減16個比特，按速率匹配算法產生的模式得到的經縮減的隨機化矩陣如下面的表3所示
表3經信道交織和速率匹配的數據比特從表3中逐列讀出，即按次序[57，35，…，51，7，67，40，…，26，4]讀出。所縮減的比特是2，9，11，16，25，29，31，32，34，38，47，54，61，64，68和75，最大的縮減距離為9(25-16)，而最小的縮減距離為1(32-31)，這樣小的最小縮減距離表明這個具體實例並不是最佳的，所希望的是最小縮減距離能比較大。可以理解，能採用許多其他確定這些參數特別是參數eos的方式優化縮減過程。
如前面所指出的那樣，希望第二交織器34的操作不影響第一交織器28所達到的性能。為此，最好第二交織器34減弱為只執行簡單的混洗操作，交織具有不同的QoS的數據流，同時保持每個QoS數據流的第一交織器28達到的散布特性。
圖4示出了能有益地用於交織通過圖1中的業務多路復用器10提供的由各自業務塊12如上面所述那樣得出的兩個由經交織的無線電幀構成的數據流的比特的比特混洗算法的流程圖。假設一個具有各由N1個比特構成的幀的流為TQ1，另一個具有各由N2個比特構成的幀的流為TQ2，而N1≥N2，圖4示出了流TQ2的比特怎樣插入流TQ1的情況。
參見圖4，最初，在方框82參數e初始化為N1，而計數器γ初始化為1。在方框83，確定是否γ≥N1，如果是，在方框84將e的值減小2N2。在下一個判決方框85確定是否e≤0，如果是，在方框86將流TQ2的下個比特插入流TQ1後，在方框87將e的值增大2N1，在方框88將計數器γ加1，然後返回判決方框83。如果在方框85的判決結果是否定的(即e＞0)，就通過方框88將計數器γ加1後返回方框83，而沒有任何比特插入或改變e值的操作。如果在方框83的判決結果是否定的(即γ＞N1)，這表示已經到達幀的結束處，於是程序進至停止方框81結束。
對於多於兩個數據流的情況，對於後繼的這些數據流遞推地應用同樣的過程。從以上的說明和圖4所示情況可以看出，這個過程的各個步驟與圖2的縮減和重複過程的步驟直接有關，使得實現這種遞推混洗過程可以特別方便。
如上面所指出的那樣，為達到所需速率匹配而對比特的縮減施加於由於由編碼器22提供的FEC編碼而具有冗餘的數據比特。一種優選形式的編碼是所謂的渦輪型(並置卷積)編碼，經編碼的數據比特包括稱為系統數據比特S的輸入數據比特本身以及由分別對輸入數據比特和對經交織的輸入數據比特進行操作的卷積編碼器提供的奇偶校驗比特P1和P2。在渦輪型編碼器內通常縮減奇偶校驗比特P1和P2，以提供一個速率滿足要求的渦輪編碼器。對於由渦輪型編碼器構成的編碼器22來說，必需保證後面的速率匹配功能塊26不縮減任何系統比特S，而只縮減奇偶校驗比特P1和/或P2。在需重複的情況下，業已確定，如果奇偶校驗比特P1和P2的重複是系統比特S的重複的2或3倍左右，就可提供性能增益。
為此，在圖5中示出了圖1的配置中為了對由渦輪型編碼所得的數據進行信道交織和速率匹配所作的修改部分。參見圖5，構成FEC編碼器22之一的渦輪型編碼器示於虛線所圍的方框90內。如所周知，它包括一個交織輸入數據比特的渦輪型碼交織器(turbo codeinterleaver)91和兩個分別對交織前、後的輸入數據比特進行操作從而產生奇偶校驗比特P1和P2的卷積編碼器92。輸入數據比特也送至編碼器的輸出端，作為系統比特S。還可以有一個縮減塊(未示出)，用來只選擇某些奇偶校驗比特P1和P2送至編碼器輸出端。
圖5中示出的不是如前面所說明的那樣的單個信道交織器，而是分別為系統比特流和奇偶校驗比特流配置的各個信道交織器93。如圖5所示，有三個信道交織器93，但可以理解，由於奇偶校驗比特P1和P2的流能夠合併在一起，因此只需配置兩個信道交織器，一個負責系統比特流，而另一個負責奇偶校驗比特流。圖5中信道交織器93的其他輸入表示多個信道的系統和奇偶校驗比特流的多路復用，相應於圖1中的多路復用器24。
信道交織器93後的速率匹配功能塊示於虛線所圍的方框94內。縮減功能塊96隻對經信道交織的奇偶校驗比特流執行比特縮減，然而重複功能塊96可以對奇偶校驗和系統比特流執行比特重複，因此有一個選擇器97示為相應耦合這些經信道交織的比特。縮減和重複可以是如前面所述的那樣。可以理解，在這方面圖5所示只是圖解性地表示不對系統比特進行縮減的原理，而不是示出速率匹配功能的實際實現情況。也可以理解，例如，縮減和重複按需要只對奇偶校驗比特流進行，以提供所需的速率匹配，而不對系統比特流進行任何的縮減或重複。
雖然以上說明對於其中所說明的各個過程涉及的是獨立的功能和單元，但可以理解，在許多情況下這些過程能用一個或多個數位訊號處理器或其他集成電路的功能來實現。
雖然以上對本發明的具體實施例作了說明，但可以理解，其中可加以種種修改、變化和調整，這並不偏離如在權利要求書中所給出的本發明的專利保護範圍。
權利要求
1.一種在一個由預定交織過程(53)交織的數據比特矩陣內通過刪除冗餘數據比特或重複從這個矩陣得出的數據比特使數據比特的速率與所需速率匹配的方法，其特徵是所述方法包括下列步驟確定(70)為了提供所述所需數據率在未交織的所述數據比特矩陣內需刪除或重複的比特的模式；以與交織過程相反的方式對所述模式內的每個比特的地址進行解碼(72)，產生這些比特在經交織的數據比特矩陣內的相應地址；以及按照相應地址刪除或重複(75)經交織的數據比特中的相應比特。
2.一種如權利要求1中所提出的方法，其中所述地址解碼以與從未交織的所述數據比特矩陣產生交織的數據比特的地址編碼相同的方式執行。
3.一種如權利要求1或2中所提出的方法，其中所述需刪除或重複的比特的模式取決於需刪除或重複的比特數和矩陣的列標。
4.一種如在權利要求1、2或3中所提出的方法，其中所述交織過程包括對一個由Nr行和Nc列構成的逐行表示需交織的數據比特的矩陣的行和列按照行置換Ir(K)＝[αrK+fc(l)]modNr列置換Ic(l)＝[αcl+fr(K)]modNc進行置換，其中Ir(K)表示一個行標為K的數據比特，K為一個從1至Nr的整數，αr為一個整數，fc(l)為列標l的非零函數，l為一個從1至Nc的整數，Ic(l)表示一個列標為1的數據比特，αc為一個整數，fr(K)為零或行標K的函數，而modNr和modNc分別表示模Nr和模Nc的算術運算，經交織的數據比特從該矩陣逐列得出。
5.一種如在權利要求4中所提出的方法，其中fc(l)＝ml+[Nr+1]mod2，m為一個整數。
6.一種如權利要求5中所提出的方法，其中m近似等於Nr/Nc。
7.一種如在權利要求4、5或6中所提出的方法，其中fr(K)＝2K+[Nc+1]mod2。
8.一種如在任何權利要求4至7中所提出的方法，其中αr是一個小於Nr/log2(log2(Nr))的最大素數。
9.一種配置成實現任何權利要求1至8所提出的方法的速率匹配裝置。
10.一種交織數據比特的方法，所述方法包括對一個由Nr行和Nc列構成的逐行表示需交織的數據比特的矩陣的行和列按照行置換Ir(K)＝[αrK+fc(l)]modNr列置換Ic(l)＝[αcl+fr(K)]modNc進行置換，其中Ir(K)表示一個行標為K的數據比特，K為一個從1至Nr的整數，αr為一個整數，fc(l)＝ml+[Nr+1]mod2為列標l的非零函數，l為一個從1至Nc的整數，m為一個整數，Ic(l)表示一個列標為l的數據比特，αc為一個整數，fr(K)＝2K+[Nc+1]mod2，而mod2、modNr和modNc分別表示模2、模Nr和模Nc的算術運算，經交織的數據比特從該矩陣逐列得出。
11.一種如在權利要求10中所提出的方法，其中m近似等於Nr/Nc。
12.一種如在權利要求10或11中所提出的方法，其中αr為小於Nr/log2(log2(Nr))的最大素數。
13.一種配置成實現權利要求10、11或12的方法的數據交織裝置。
14.一中通過刪除包括系統比特和奇偶校驗比特的編碼數據比特對並置卷積編碼的數據進行交織和速率匹配的方法，所述方法包括下列步驟對系統比特與奇偶校驗比特分別進行交織(93)；以及從經交織的奇偶校驗比特中刪除(95)一些奇偶校驗比特，提供速率匹配。
15.一種通過重複包括系統比特和奇偶校驗比特的編碼數據比特對並置卷積編碼的數據進行交織和速率匹配的方法，所述方法包括下列步驟對系統比特與奇偶校驗比特分別進行交織(93)；以及以比任何重複經交織的系統比特中的一些系統比特大的重複因子重複(96)經交織的奇偶校驗比特中的一些奇偶校驗比特。
16.一種配置成實現權利要求14或15的方法的編碼、交織和速度匹配裝置。
全文摘要
在一個由預定交織過程(50,53,62)交織的數據比特矩陣內通過刪除冗餘數據比特或重複從這個矩陣得出的數據比特使數據比特的速率與所需速率匹配的方法和裝置包括:確定(70)需刪除或重複的比特的模式;以與交織過程相反的方式對所述模式內的每個比特的地址進行解碼(72),產生這些比特在經交織的數據比特矩陣內的相應地址;以及按照相應地址刪除或重複(76)經交織的數據比特中的相應比特。
文檔編號H04J13/00GK1272733SQ0010671
公開日2000年11月8日 申請日期2000年4月12日 優先權日1999年4月13日
發明者W·童, C·勒雷泰勒, S·戈斯尼 申請人:北方電訊網絡有限公司