橫向雙擴散金屬氧化物半導體場效應管及其製作方法

2023-06-14 11:00:01

專利名稱：橫向雙擴散金屬氧化物半導體場效應管及其製作方法
技術領域：
本發明涉及半導體器件，尤其是功率半導體器件中的橫向雙擴散金屬氧化物半導 體場效應管及其製作方法。
背景技術：
功率場效應管主要包括垂直雙擴散場效應管VDMOS (Vertical Double-Diffused M0SFET)和橫向雙擴散場效應管LDMOS(Lateral Double-Diffused M0SFET)兩種類型。其 中，相較於垂直雙擴散場效應管VDM0S，橫向雙擴散場效應管LDMOS具有諸多優點，例如，後 者具有更好的熱穩定性和頻率穩定性、更高的增益和耐久性、更低的反饋電容和熱阻，以及 恆定的輸入阻抗和更簡單的偏流電路。開態電阻(Rdson)和擊穿電壓BV (Breakdown Voltage)是衡量LDMOS器件性能的 兩個重要參數。其中，開態電阻是指在器件工作時，從漏到源的電阻；而擊穿電壓是指器件 被擊穿前，其指定端的最高瞬間的極限電壓值。較小的開態電阻以及較大的擊穿電壓都有 利於使LDMOS具有較大的輸出電流，從而具有較好的開關特性以及更強的驅動能力。現有技術中，一種常規的LDMOS器件結構如圖1所示，可包括襯底100，襯底100 上的深阱101以及兩側的隔離層102，漏極103，第一絕緣層108，第二絕緣層106，柵電極層 107，以及包括重摻雜區104和輕摻雜區105的源極。在源區的工藝實現中，首先通過高濃 度的砷(As)形成源極重摻雜區104，再進行硼(B)的低濃度注入並加以高溫推進，使得所注 入的硼(B)在柵電極層107邊界下沿著橫向擴散更遠，形成源極輕摻雜區105，從而構成一 個有濃度梯度的溝道，溝道長度由這兩次橫向擴散的距離之差決定。此外，漏極103和源區之間具有漂移區，其橫向距離為D。通過調整所述漂移區 的橫向距離D，可實現對LDMOS的開態電阻和擊穿電壓的調節。高的擊穿電壓要求長的漂 移區，而低的開態電阻則要求短的漂移區，具體來說，當所述漂移區的橫向距離D減小時， LDMOS的開態電阻隨之減小，但是會降低LDMOS的擊穿電壓；而當所述漂移區的橫向距離D 增大時，LDMOS的擊穿電壓增大，使其更耐壓，但是LDMOS的開態電阻也將隨之增大。因此 必須選擇最佳的漂移區橫向距離，以便在滿足一定的源漏擊穿電壓的前提下，具有最小的 開態電阻。然而，由於器件的尺寸越來越小，LDMOS中漂移區的可調整範圍也越來越小。為 了在不影響器件尺寸的前提下，獲得更小的開態電阻，並且，同時還能夠對擊穿電壓進行調 節，則需要提供一種新型的LDMOS器件以及相應的製作方法。

發明內容
本發明解決的問題是提供一種橫向雙擴散金屬氧化物半導體場效應管及其製作 方法，使所述LDMOS在不增加器件橫向距離的基礎上，可實現對開態電阻和擊穿電壓的調
iF. ο為解決上述問題，本發明提供了一種橫向雙擴散金屬氧化物半導體場效應管，包括襯底，所述襯底上的深阱及所述深阱兩側的隔離層；位於所述深阱中的柵極結構；位於 所述柵極結構一側的深阱中的具有階梯狀載流子濃度分布的源區；位於所述柵極結構另一 側的深阱內的接觸孔，以及與接觸孔處於深阱內一端電連接的漏極；其中，所述漏極與所述 源區具有深度差。此外，本發明還提供了一種橫向雙擴散金屬氧化物半導體場效應管的製作方法， 提供具有隔離結構以及深阱的半導體襯底，其特徵在於，還包括在所述深阱中形成柵極結 構；在所述柵極結構的一側，以及與隔離結構之間形成階梯狀載流子分布的源區結構；在 所述柵極結構另一側的深阱中形成接觸孔以及與所述接觸孔在深阱內一端電連接的漏極， 使所述漏極與所述源區具有深度差。與現有技術相比，本發明具有以下優點所述橫向雙擴散金屬氧化物半導體場效應管、或所述製作方法可提供一種橫向雙 擴散金屬氧化物半導體場效應管，通過調整其漏極和源極之間的深度，對其開態電阻和擊 穿電壓進行調節，從而在不增大甚至減小器件橫向尺寸的情況下，可具有較低的開態電阻 或較高的擊穿電壓。


圖1是現有技術中常規橫向雙擴散金屬氧化物半導體場效應管的結構示意圖；圖2是本發明橫向雙擴散金屬氧化物半導體場效應管實施方式的剖面結構示意 圖；圖3是本發明橫向雙擴散金屬氧化物半導體場效應管另一種實施方式的剖面結 構示意圖；圖4是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式的流程 示意圖；圖5-圖8是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式中 在半導體襯底中形成隔離結構的剖面結構示意圖；圖9是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式中形成 深阱的剖面結構示意圖；圖10-圖12是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式 中形成柵電極的剖面結構示意圖；圖13-圖14是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式 中形成源區的剖面結構示意圖；圖15-圖19是本發明橫向雙擴散金屬氧化物半導體場效應管制作方法實施方式 中形成漏區的剖面結構示意圖。
具體實施例方式下面結合附圖和具體實施例，對本發明LDMOS以及LDMOS製作方法的實施方式作
進一步說明。在本發明一種具體實施例中，所提供的LDMOS剖面圖參考圖2，該LDMOS可包括 襯底200，襯底200上的深阱201及兩側的隔離層202 ；位於深阱201中的柵絕緣層206，以及被柵絕緣層206包圍的柵電極207 ；位於柵電極207 —側的深阱中的第一摻雜區205，位 於第一摻雜區中的第二摻雜區204，第一摻雜區205和第二摻雜區204與柵絕緣層206鄰 接；位於柵電極207另一側深阱中的接觸孔209，以及與接觸孔209在深阱中的一端電相連 的漏極203。上述結構中，漏極203可位於深阱201中，或部分位於深阱201中，部分位於襯底 200中；接觸孔209中可填充導電物質，以起到電連接作用；第一摻雜區205與第二摻雜區 204具有不同濃度的載流子分布，共同構成源區，且與漏區203之間存在深度差；並且，柵電 極207位於深阱201內，與第一摻雜區205和第二摻雜區204鄰接，當LDMOS處於工作狀態 時，柵電極207可有效地對導電粒子的漂移進行控制其中，在具體實施例中，漏極203可為N型重摻雜區，例如可採用摻雜濃度在IO16/ Cm3-IO1Vcm3範圍內的砷注入而實現。可通過沉積鎢或者回流焊接鋁，從而實現在接觸孔 209中填充導電物質，接觸孔209的深度為Li，其中，Ll可為1000埃至8微米(μ m)；接觸 孔209的絕緣層208可為二氧化矽或氮化矽，其厚度可為100納米。在另一種實施方式中，參考圖3，接觸孔209和絕緣層208之間還可包括隔離層 210，其中隔離層210可通過沉積氮化鈦/鈦而實現，隔離層210的厚度可為200埃至2000 埃。例如，可採用氯化鈦(TiC14)與氨氣(NH3)的混合物，基於0.2託(Torr)的壓強與560 攝氏度的溫度，在絕緣層208表面沉積1000埃(A)厚度的氮化鈦膜；還可採用氯化鈦，基於 0. 2託的壓強與560攝氏度的溫度，在絕緣層208表面沉積300埃厚度的鈦膜。此外，在本發明LDMOS各實施方式中，第一摻雜區205和第二摻雜區204作為源 區，與漏極203分別位於柵電極207的兩側。第一摻雜區205可為第一導電型摻雜區，第二 摻雜區204可為第二導電型摻雜區，並且第二摻雜區204的摻雜濃度高於第一摻雜區205 的摻雜濃度，從而形成有梯度的溝道濃度。例如，可採用硼離子(B+)對第一摻雜區205進 行摻雜，使第一摻雜區205為摻雜濃度在1014/cm3-1015/cm3範圍內的ρ型輕摻雜區；採用砷 (As)對第二摻雜區204進行摻雜，使第二摻雜區204為摻雜濃度在1016/Cm3-1019/Cm3範圍 內的η型重摻雜區。LDMOS正是利用不同導電類型粒子的擴散速度不同，通過在源區分別進行兩次不 同導電類型粒子的摻雜且摻雜濃度具有一定差異，產生一個有濃度梯度的溝道，從而使溝 道長度為這兩次摻雜的導電粒子擴散的距離之差。在現有技術中，參考圖1，由於源區(重 摻雜區104和輕摻雜區105)和漏極103在同一水平方向，或近似水平方向，導電粒子在深 阱101表面的柵電極107的作用下，沿著水平方向即橫向，進行移動，形成溝道，並且溝道長 度為所摻雜的導電粒子擴散的橫向距離之差D。而在本發明實施方式中，參考圖2，由於深 阱201的深度與第一摻雜區205或者第二摻雜區204的深度存在一定的差異，使得本發明 LDMOS實施方式在工作過程中，導電粒子不僅在水平方向上進行擴散，同時還在豎直方向上 進行移動，使得源區與漏區之間所形成的實際溝道與水平方向具有一定的夾角，而非現有 技術中水平或近似水平方向，參考圖2，所述實際溝道長度為D1。在本發明LDMOS上述各實施方式中，在不改變源區(重摻雜區204和輕摻雜區 205)和漏極203之間的水平間距的情況下，通過增大與漏極203相連的接觸孔209的垂直 距離Li，可增大實際溝道長度Dl的值，從而獲得較大的擊穿電壓；而縮小與漏極203相連 的接觸孔209的垂直距離Li，則可使實際溝道長度Dl的值變小，進而獲得較小的開態電阻。由於接觸孔209與漏極203相連，也就是說，僅通過調節漏極203在器件中的深度，即可對 LDMOS的開態電阻及擊穿電壓進行調整，並不受到LDMOS器件橫向間距的限制，從而使本發 明LDMOS可適應器件尺寸日益小型化的趨勢。參考圖4，本發明實施方式還提供了一種LDMOS製作方法，包括步驟Si，在半導體 襯底上形成隔離結構；步驟S2，在所述半導體襯底上形成深阱；步驟S3，在所述深阱中形成 柵極結構；步驟S4，在所述柵極結構的一側，以及與隔離結構之間形成階梯狀源區結構；步 驟S5，在所述柵極結構另一側的深阱中形成接觸孔以及與所述接觸孔在深阱內一端電連接 的漏極，使所述漏極與所述源區具有深度差。下面結合圖5至圖19，對本發明LDMOS製作方法進行詳細描述。在步驟Sl的一種實施方式中，可通過淺溝槽隔離(STI)等方法在半導體襯底300 中形成隔離結構。具體來說，首先，參考圖5，在半導體襯底300上通過刻蝕形成多個間隔的 溝槽301 ；接著，參考圖6，採用熱氧化等方法，在半導體襯底300和溝槽301表面形成二氧 化矽層302，接著，參考圖7，通過化學氣相沉積等方式，在二氧化矽層302上形成氮化矽層 303，並且氮化矽層303注滿溝槽301 ；然後，參考圖8，採用化學機械研磨等方式形除去溝槽 301之外的氮化矽層303以及每兩個溝槽301之間的二氧化矽層302。在步驟S2的一種實施方式中，參考圖9，可在每兩個溝槽301之間通過離子注入的 方式，形成深阱310。例如，可通過在ρ型半導體襯底上注入砷，以形成η型深阱。在步驟S3的一種實施方式中，首先，參考圖10，在具有隔離結構的深阱310中刻 蝕形成溝槽311 ；接著，參考圖11，在所形成的溝槽311中，通過熱氧化或化學氣象沉積等方 式，在溝槽311表面中形成柵絕緣層320，例如氧化矽；然後，參考圖12，通過化學氣相沉積 等方式，在柵絕緣層320上形成多晶矽，使多晶矽注滿溝槽311，並通過化學機械研磨等方 式去處溝槽311外的氧化矽及多晶矽，形成柵電極330結構。在步驟S4的一種實施方式中，首先，參考圖13，在柵電極330和隔離結構之間的 深阱310形成第一摻雜區340，例如，通過向柵電極330和隔離結構之間的深阱310進行ρ 型離子注入，形成P型輕摻雜區340，其中，摻雜離子為硼，摻雜濃度為1014/cm3，注入能量為 50KeV (IKeV= 1.60217646 X 10_16焦耳)；接著，參考圖14，在第一摻雜區340中形成第二摻 雜區350，例如，通過向第一摻雜區340進行高濃度η型離子注入，形成η型重摻雜區350， 摻雜離子可為砷、銻、磷等，其中，砷離子的摻雜濃度可為IOlfVcm3，注入能量為10KEV。所形 成的第一摻雜區340和第二摻雜區350共同構成源區。上述步驟Sl至步驟S4並不對相應部分的形成方法進行限制，或還可採用其它工 藝、或其它反應物及其它濃度而實現，其中，步驟Sl和步驟S2的順序也可進行調換，本領域 技術人員應能理解關於所述步驟Sl至步驟S4的變換並不對本發明構思造成影響。在步驟S5的一種實施方式中，首先，參考圖15，在柵電極330與隔離結構之間、不 含源區的一側，可通過刻蝕形成孔361。接著，參考圖16，通過孔361，向深阱310內進行高濃度η型離子注入，形成漏極 370，例如，摻雜離子為砷，摻雜濃度可為3X1015/cm3，注入能量為25KeV。接著，參考圖17，通過熱氧化或化學氣相沉積等方式，在孔361表面形成二氧化矽 或氮化矽，構成絕緣層380。接著，參考圖18，在絕緣層380表面，形成隔離層390。例如，可通過氮化鈦/鈦沉積而實現；其中，可採用氯化鈦與氨氣的混合物，基於0. 2託的壓強與560攝氏度的溫度，在 絕緣層380表面沉積1000埃厚度的氮化鈦膜；還可採用氯化鈦，基於0. 2託的壓強與560 攝氏度的溫度，在絕緣層380表面沉積300埃厚度的鈦膜。接著，參考圖19，在具有隔離層390的孔361中，沉積導電物質，例如可通過化學氣 相沉積的方式，採用氟化鎢、矽烷與氫氣的混合氣體，在0. 1託的壓強和400攝氏度的溫度 下，在孔361中沉積厚度為5000埃的鎢。然後，採用化學機械拋光等方式，去除孔361外的 多餘導電物質，如鎢，其中，可採用懸浮三氧化二鋁粒子的液態混合物作為研磨劑，且該溶 液的PH值在5. 0 6. 5之間，保持酸性。此外，在本發明LDMOS製作方法的其它實施方式中，形成漏極和形成源區、柵電極 的順序還可進行調換，例如，在半導體襯底上獲得隔離結構及深阱後，可在所述深阱中形成 接觸孔以及與接觸孔在深阱中的一端電連接的漏極；接著，在漏極與隔離結構之間形成柵 電極；然後，在柵電極與隔離結構之間不含漏極的一側，通過兩次不同導電類型粒子的不同 濃度的摻雜，形成源區。相較於現有技術，上述本發明LDMOS製作方法的各實施方式所獲得的LDM0S，可通 過對其漏極380與源區的垂直距離的調整，實現對所述LDMOS的開態電阻和擊穿電壓的控 制；具體來說，當器件尺寸進一步縮小時，可通過縮小該LDMOS漏極380與源區的垂直距離 以獲得更小的開態電阻，或通過增大該LDMOS漏極380與源區的垂直距離以獲得更大的擊 穿電壓，從而使對所述LDMOS的開態電阻和擊穿電壓的調節不受到器件具體尺寸的限制。雖然本發明已通過較佳實施例說明如上，但這些較佳實施例並非用以限定本發 明。本領域的技術人員，在不脫離本發明的精神和範圍內，應有能力對該較佳實施例做出各 種改正和補充，因此，本發明的保護範圍以權利要求書的範圍為準。
8
權利要求
一種橫向雙擴散金屬氧化物半導體場效應管，包括襯底，所述襯底上的深阱及所述深阱兩側的隔離層；位於所述深阱中的柵極結構；位於所述柵極結構一側的深阱中的具有階梯狀載流子濃度分布的源區；位於所述柵極結構另一側的深阱內的接觸孔，以及與接觸孔處於深阱內一端電連接的漏極；其中，所述漏極與所述源區具有深度差。
2.如權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述接 觸孔的深度為1000埃至8微米。
3.如權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述接 觸孔兩側包括絕緣層，所述絕緣層為二氧化矽或氮化矽。
4.如權利要求3所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述絕 緣層厚度為100納米。
5.如權利要求3所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述絕 緣層表面還覆蓋隔離層，所述隔離層為氮化鈦或鈦。
6.如權利要求5所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述隔 離層的厚度為200埃至2000埃。
7.如權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述漏 極為N型重摻雜，摻雜離子為砷、或銻、或磷，摻雜離子濃度為1016/Cm3-1019/Cm3。
8.如權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述源 區包括位於所述深阱中的第一摻雜區，以及位於所述第一摻雜區中的第二摻雜區，其中，所 述第一摻雜區與所述第二摻雜區具有不同濃度的載流子分布。
9.如權利要求8所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述第 一摻雜區為P型輕摻雜區，摻雜濃度為1014/cm3_1015/cm3 ；所述第二摻雜區為η型重摻雜，摻 雜濃度為 1016/Cm3_1019/Cm3。
10.如權利要求1所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述接 觸孔中填充導電物質。
11.如權利要求10所述的橫向雙擴散金屬氧化物半導體場效應管，其特徵在於，所述 導電物質為鎢或鋁。
12.—種橫向雙擴散金屬氧化物半導體場效應管的製作方法，提供具有隔離結構以及 深阱的半導體襯底，其特徵在於，還包括在所述深阱中形成柵極結構；在所述柵極結構的一側，以及與隔離結構之間形成階梯狀載流子分布的源區結構；在所述柵極結構另一側的深阱中形成接觸孔以及與所述接觸孔在深阱內一端電連接 的漏極，使所述漏極與所述源區具有深度差。
13.如權利要求12所述的製作方法，其特徵在於，所述在所述柵極結構另一側的深阱 中形成接觸孔以及與所述接觸孔在深阱內一端電連接的漏極，包括在所述柵電極與所述隔離結構之間、不含所述源區的一側，形成孔；在所述孔下方的所述深阱內形成漏極；在所述孔表面形成絕緣層；在所述絕緣層表面形成隔離層；在具有所述隔離層的孔中，沉積導電物質。
14.如權利要求13所述的製作方法，其特徵在於，所述在孔下方的深阱內形成漏極包 括，採用砷進行高濃度離子注入，摻雜離子濃度為3X1015/cm3，注入能量為25KeV。
15.如權利要求12所述的製作方法，其特徵在於，所述在柵極結構的一側以及與隔離 結構之間形成階梯狀載流子分布的源區結構包括在所述柵電極和所述隔離結構之間的深阱中形成第一摻雜區；在所述第一摻雜區中形成第二摻雜區；其中，所述第一摻雜區與所述第二摻雜區具有不同濃度的載流子分布。
16.如權利要求13所述的製作方法，其特徵在於，所述在絕緣層表面形成隔離層包括 採用氯化鈦與氨氣的混合物，基於0. 2託的壓強與560攝氏度的溫度，在所述絕緣層表面沉 積1000埃厚度的氮化鈦膜。
17.如權利要求13所述的製作方法，其特徵在於，所述在所述絕緣層表面形成隔離層 包括採用氯化鈦，基於0. 2託的壓強與560攝氏度的溫度，在所述絕緣層表面沉積300埃 厚度的鈦膜。
18.如權利要求13所述的製作方法，其特徵在於，所述在具有隔離層的孔中沉積導電 物質包括採用氟化鎢、矽烷與氫氣的混合氣體，在0. 1託的壓強和400攝氏度的溫度下，在 所述孔中沉積厚度為5000埃的鎢。
19.如權利要求13所述的製作方法，其特徵在於，所述在具有隔離層的孔中沉積導電 物質包括採用回流焊接工藝在所述孔中沉積鋁。
全文摘要
一種橫向雙擴散金屬氧化物半導體場效應管及其製作方法，所述橫向雙擴散金屬氧化物半導體場效應管，包括襯底，所述襯底上的深阱及所述深阱兩側的隔離層；位於所述深阱中的柵極結構；位於所述柵極結構一側的深阱中的具有階梯狀載流子濃度分布的源區；位於所述柵極結構另一側的深阱內的接觸孔，以及與接觸孔處於深阱內一端電連接的漏極；其中，所述漏極與所述源區具有深度差。本發明提供一種新型的LDMOS器件，使其在不增加器件橫向距離的基礎上，可實現對開態電阻和擊穿電壓的調整。
文檔編號H01L21/336GK101958346SQ20091005495
公開日2011年1月26日 申請日期2009年7月16日 優先權日2009年7月16日
發明者三重野文健 申請人:中芯國際集成電路製造(上海)有限公司