一種固定點位置高可靠的衛星定時方法和裝置的製作方法
2023-06-14 10:51:56
專利名稱：一種固定點位置高可靠的衛星定時方法和裝置的製作方法
技術領域：
本發明介紹了一種固定點位置高可靠的衛星定時方法和裝置，該裝置可接收衛星 信號實現定時，可應用於廣域分布式網絡的同步，如電網、3G數字通信網，通過接收導航衛 星信號，實現覆蓋廣泛區域的分布式網絡的時間同步。
背景技術：
衛星定時由於具有覆蓋範圍廣、定時精度高等優點獲得廣泛應用。衛星定時的時 間基準來自衛星，由於衛星為長期運行的太空飛行器，其運行需要地面監控站監控。衛星長時間 運行時，會慢慢偏離軌道，因此需要定期調軌。衛星調軌期間，其運行軌跡不按預定動力學 模型運行，其軌跡偏離較大。在定時應用中，需要知道精確的衛星位置便於計算衛星信號的 傳輸時延，因此位置的偏離將會造成較大的定時誤差。而位置的偏離是無法在衛星下行電 文中進行預報，因此用戶完全無法知道此時的衛星狀態，無法知道此時輸出的時間是否滿 足精度需求。如果輸出時間偏離較大而又無法得知，就會給需要同步的系統帶來危害，嚴重 時會造成系統崩潰。如曾發生過GPS衛星故障導致採用GPS衛星定時的CDMA網絡發生故 障，造成一定範圍內CDMA手機用戶無法通話的情況。衛星定時裝置一般有兩種定時方式，一種為定位定時，適於動態用戶，一般需要接 收到4顆以上的衛星才能定位定時；另一種為固定點位置定時，也稱位置保持模式，適於靜 態用戶，接收到一顆衛星即可定時。在固定點位置定時模式下，如果接收到一顆故障衛星， 則就可能造成具有較大偏離的時間輸出，危害到網絡系統的安全。
發明內容
為解決上述問題，本發明提出了一種固定點位置高可靠的衛星定時裝置，該裝置 包括射頻處理部分、數位訊號處理部分和時延補償部分，其中FPGA和DSP晶片採用EMIF 接口連接，實現數據交換；射頻模塊的輸出送給AD採樣晶片，經AD採樣晶片AD採樣晶片轉 換為數位訊號後送入FPGA ；配置晶片與FPGA相連，存儲FPGA程序；非易失性存儲器與FPGA 相連，存儲DSP程序；上電啟動時FPGA從非易失性存儲器讀取數據，通過EMIF接口為DSP 加載程序；本地振蕩器的輸出連接射頻模塊、FPGA和DSP ；線性電源模塊將輸入電源轉換為 FPGA和DSP需要的各種電壓。射頻處理部分將射頻信號下變頻至中頻，數位訊號處理部分將中頻信號AD採樣 後進行捕獲跟蹤得到捕獲時標並解調出電文，時延補償部分根據電文解算出傳輸延時，根 據捕獲時標對時延進行補償，得到標準時間輸出。本發明提出同時捕獲多顆衛星信號，得到多星的標準時間輸出。結合本地頻率基 準，對時間的正確性進行判別。本發明提出數控振蕩器技術，使得時間的判別轉變為數字的 判別，易於在數字電路實現。該發明的優點在於利用數控振蕩器，結合多顆衛星和本地頻率基準的時間，可以 在有若干衛星故障下仍可輸出正確時間，有效提高了接收機的容錯性能，具有廣泛的應用前景。
圖1為巴克碼搜索流程圖。圖2為輸出時間選擇圖。圖3為信號處理流程圖。圖4為定時裝置結構圖。
具體實施例方式衛星的導航電文包括星曆、時間及衛星狀態等信息。導航電文一般被擴頻碼調製， 再調製至射頻頻點，經衛星天線發射。按照衛星電文的編碼格式，電文的幀標誌指示本幀開 始，由巴格碼組成，巴克碼最後一位『1』後沿所對應的脈衝為該幀參考時標。導航電文的特定幀頭被調製的時間為確定的時間，稱為時標。定時裝置通過捕獲 時標來獲得確定時間。圖1為時標的捕獲過程。搜索巴克碼的過程在FPGA中實現。首先， 在FPGA中定義一個多組的寄存器，解碼校驗之後的數據每進來一個就讓寄存器移位，並與 巴克碼進行異或比較，判斷如果寄存器中的值與巴克碼完全相同或者相反，則拉高狀態位， 其餘情況將其拉低。通過判斷狀態位的高低情況，表達FPGA是否搜索到數據中的巴克碼， 流程如圖1所示。在FPGA中正常搜索到巴克碼後，狀態位的輸出將呈現為一脈衝波形，上 升沿與巴克碼最後一位齊。利用該脈衝結合電文中計算出的分幀號，選取整秒處的分幀號 為參考，可以從本地恢復出秒脈衝信號，即時標。在獲取時標後，定時裝置通過衛星導航電文，可以計算出信號傳遞總時延，對該衛 星的時標進行補償，可以得到該衛星的標準時間。按圖1所示方法可以得到多顆衛星的標準時間。由於定時裝置具有本地振蕩器如 晶振，本地振蕩器可生成本地時間，產生秒計數。根據本地振蕩器的精度確定下一秒置信區 域。設本地振蕩器的頻率為f，振蕩周期為t，頻率的穩定度為a，則下一秒所在區域為[(l-a)f · t，(l+a)f · t]如圖2所示。利用置信區域對衛星時間的有效性進行判別。當衛星的標準時間落 在該區域內，則該衛星時間有效，否則該衛星時間無效。在獲得了多顆有效的衛星標準時間 後，選擇一致性較高的標準時間作為定時模塊的輸出。具體處理流程如圖3所示1、多顆衛星信號捕獲與跟蹤；2、得到捕獲時標並計算出時延；3、得到多顆衛星的標準時間，計算本地頻率基準的置信區間；4、得到多個有效的衛星標準時間；5、選擇最大一致性時標輸出。定時裝置的結構如圖4所示，FPGA和DSP晶片採用EMIF接口連接，實現數據交換； 射頻模塊的輸出送給AD採樣晶片，轉換為數位訊號後送入FPGA ；配置晶片與FPGA相連，存 儲FPGA程序；非易失性存儲器與FPGA相連，存儲DSP程序；上電啟動時FPGA從非易失性存儲器讀取數據，通過EMIF接口為DSP加載程序；本地振蕩器的輸出連接射頻模塊、FPGA和 DSP ；線性電源模塊將輸入電源轉換為FPGA和DSP需要的各種電壓。
FPGA和DSP的主要分工如下FPGA負責信號的捕獲、跟蹤，產生捕獲時標，DSP則 負責時延計算，並將計算出的時延送給FPGA ；FPGA恢復出多顆衛星的最終時間，並進行置 信區域判別，並選擇最高一致性時間輸出。
權利要求
1.一種固定點位置高可靠的衛星定時裝置，包括射頻處理部分、數位訊號處理部分和 時延補償部分，其特徵在於FPGA和DSP晶片採用EMIF接口連接，實現數據交換；射頻模塊 的輸出送給AD採樣晶片，經AD採樣晶片AD採樣晶片轉換為數位訊號後送入FPGA ；配置芯 片與FPGA相連，存儲FPGA程序；非易失性存儲器與FPGA相連，存儲DSP程序；上電啟動時 FPGA從非易失性存儲器讀取數據，通過EMIF接口為DSP加載程序；本地振蕩器的輸出連接 射頻模塊、FPGA和DSP ；線性電源模塊將輸入電源轉換為FPGA和DSP需要的各種電壓。
2.一種固定點位置高可靠的衛星定時方法，其特徵在於定時模塊通過捕獲時標來獲得 確定時間，首先，在FPGA中定義一個多組的寄存器，解碼校驗之後的數據每進來一個就讓 寄存器移位，並與巴克碼進行異或比較，判斷如果寄存器中的值與巴克碼完全相同或者相 反，則拉高狀態位，其餘情況將其拉低；通過判斷狀態位的高低情況，表達FPGA是否搜索到 數據中的巴克碼；在FPGA中正常搜索到巴克碼後，狀態位的輸出將呈現為一脈衝波形，上 升沿與巴克碼最後一位齊；利用該脈衝結合電文中計算出的分幀號，選取整秒處的分幀號 為參考，可以從本地恢復出秒脈衝信號，即時標；在獲取時標後，定時模塊通過衛星導航電 文，可以計算出信號傳遞總時延，對該衛星的時標進行補償，可以得到該衛星的標準時間。
3.根據權利要求2所述的一種固定點位置高可靠的衛星定時方法，其特徵在於在獲得 了多顆有效的衛星標準時間後，選擇一致性較高的標準時間作為定時裝置的輸出，具體處 理流程如下(1)多顆衛星信號捕獲與跟蹤；(2)得到捕獲時標並計算出時延；(3)得到多顆衛星的標準時間，計算本地頻率基準的置信區間；(4)得到多個有效的衛星標準時間；(5)選擇最大一致性時標輸出。
4.根據權利要求2所述的一種固定點位置高可靠的衛星定時裝置，其特徵在於根據本 地振蕩器的精度確定下一秒置信區域，設本地振蕩器的頻率為f，振蕩周期為t，頻率的穩 定度為a，則下一秒所在區域為[(1-a) f · t，(1+a) f · t]。
全文摘要
本技術涉及一種固定點位置高可靠的衛星定時方法和裝置。該裝置包括射頻處理部分、數位訊號處理部分和時延補償部分，其中FPGA和DSP晶片採用EMIF接口連接，實現數據交換。利用數控振蕩器，結合多顆衛星和本地頻率基準的時間，可以在有若干衛星故障下仍可輸出正確時間，有效提高了接收機的容錯性能，具有廣泛的應用前景。
文檔編號G04G7/02GK102122129SQ20101058235
公開日2011年7月13日 申請日期2010年12月10日 優先權日2010年12月10日
發明者不公告發明人 申請人:長沙天穹電子科技有限公司