抬高外基區鍺矽異質結電晶體及其製備工藝的製作方法

2023-06-14 12:27:21

專利名稱：抬高外基區鍺矽異質結電晶體及其製備工藝的製作方法
技術領域：
本發明屬於半導體器件及其製備技術領域，特別涉及一種抬高外基區鍺矽異 質結電晶體及其製備工藝。
背景技術：
SiGe異質結電晶體因其優異的高頻性能和較低的成本優勢，逐漸應用於微波 電路領域。SiGe異質結電晶體因在基區引入外延鍺矽合金減少了基區的帶隙寬 度，從而使得器件的直流和高頻特性有很大提升。
在原有的鍺矽異質結電晶體工藝中，外基區採用注入工藝，注入產生的缺陷 會導致發射區窗口下的本徵基區的硼增強擴散嚴重，從而引起基區變寬，摻雜改 變，而降低器件的&和f,等參數。如果完全解決這一問題，就需要改變外基區 形成工藝。本發明所採用的抬高外基區工藝以外延方式生長外基區來完全避開本 徵基區硼的增強擴散效應。

發明內容
本發明的目的是提供一種抬高外基區鍺矽異質結電晶體及製備工藝，其特徵 在於，所述抬高外基區鍺矽異質結電晶體包括Si襯底12形成的集電極，基區SiGe 層14，外基區導電層22，以及作發射極的多晶矽層34。該電晶體的結構是在襯 底12上外延生長SiGe層14，在SiGe層14上面沉積外基區導電層22，在外基 區導電層22上靠多晶矽層34 —邊為介質層28緊接介質層28的是矽化物結構層 42，在多晶矽層34的豎臂與外基區導電層22和介質層28之間設置有薄介質層 16、介質層32構成的楔形側牆結構；保證多晶矽層34和外基區導電層22之間 的隔離度。在多晶矽層34的水平臂側面設置類似直角三角形側牆結構40，在多 晶矽層34的水平臂上表面澱積矽化物層42，最後在整體結構的上表面覆蓋保護 介質層43，保護介質層43上對著外基區導電層22和多晶矽層34表面的矽化物 層42有孔44。
所述襯底為矽或氮化矽。
所述介質層為矽、氧化矽或氮化矽。 所述矽化物為鈦矽化物、鈷矽化物或鎳矽化物。 所述抬高外基區鍺矽異質結電晶體的製備工藝步驟如下-
1) 在Si的襯底12上外延生長SiGe層14，然後生長氧化矽介質層16，和 氮化矽介質層18，設定兩層介質總厚度為t，然後曝光形成柱狀光刻圖形20;
2) 在歩驟1的光刻圖形基礎上，經刻蝕形成與柱狀光刻圖形20相同形狀的 氧化矽介質層16和氮化矽介質層18的雙介質層，然後選擇性外延生長Si或SiGe 層22，其厚度應《t/2;然後澱積一層介質層24，介質層厚度要》t/2， Si或SiGe 層22用於形成外基區結構，其摻雜可以採用原位慘雜或者離子注入摻雜方式；
3) 在介質層24上澱積或者塗布一層介質層26，使介質層26的上表面平坦， 並調整千法刻蝕工藝，使得介質層24和介質層26的刻蝕速率約為1: 1，選擇刻 蝕時間，刻蝕後在Si或SiGe層22上形成與雙介質層齊平的介質層28，其作用 是防止發射極與基極接觸；
4) 採用幹法或者溼法工藝，選擇性刻蝕去除介質層18;
5) 在步驟4的結構上面均勻覆蓋一層介質層31;
6) 採用各向異性刻蝕介質層31，形成側牆結構32;
7) 然後採用幹法或溼法刻蝕工藝將開口部分的氧化矽介質層16刻蝕掉，刻 蝕過程中需保持側向鑽蝕量最小，最終形成發射極窗口30，採用此種側牆結構， 可以縮小光刻線條；
8) 生長一層多晶矽，經光刻後採用幹法或溼法刻蝕形成發射極結構34,並 用原位摻雜或離子注入摻雜的方法形成多晶矽摻雜；
9) 之後澱積覆蓋一層均勻的介質層36，採用各向異性刻蝕介質層36，在發 射極結構34外側形成側牆結構40，側牆結構40的作用在於防止之後矽化物生成 的過程中發射極和基極短路；之後以側牆40作為掩蔽層，將側牆40以外的部分 介質層28刻蝕掉；
10) 在基區氧化矽介質層16上和發射區的發射極結構34澱積矽化物結構42， 矽化物的作用是降低電極接觸電阻；
11)最後在步驟10的結構上表面覆蓋保護介質層43，保護介質層43上對著 外基區導電層22和多晶矽層34表面的矽化物層42有孔44。 所述矽化物為鈦矽化物，鈷矽化物或鎳矽化物。 所述介質層為氧化矽或氮化矽。
本發明的有益效果是採用抬高外基區工藝以外延方式生長外基區的技術，制 備抬高外基區鍺矽異質結電晶體。克服原有的鍺矽異質結電晶體工藝中外基區注 入工藝導致發射區窗口下的本徵基區的硼增強擴散嚴重，從而引起基區變寬，摻 雜改變，而降低器件的&和f,等參數的不足，使得器件的直流和高頻特性有很 大提升。


圖1 圖14為抬高外基區鍺矽異質結電晶體的製備工藝流程圖。
具體實施例方式
本發明提供一種抬高外基區鍺矽異質結電晶體及製備工藝。在圖14所示的 抬高外基區鍺矽異質結電晶體的結構示意圖中，電晶體的結構包括Si襯底12形 成的集電極，基區SiGe層14，外基區導電層22，以及作發射極的多晶矽層34。 該電晶體的結構是在襯底12上外延生長SiGe層14，在SiGe層14上面沉積外基 區導電層22，在外基區導電層22上靠多晶矽層34 —邊為介質層28緊接介質層 28的是矽化物結構層42，在多晶矽層34的豎臂與外基區導電層22和介質層28 之間設置有薄介質層16、介質層32構成的楔形側牆結構；保證多晶矽層34和外 基區導電層22之間的隔離度。在多晶矽層34的水平臂側面設置類似直角三角形 側牆結構40，在多晶矽層34的水平臂上表面澱積矽化物層42，最後在整體結構 的上表面覆蓋保護介質層43，保護介質層43上對著外基區導電層22和多晶矽層 34表面的矽化物層42有孔44。
下面結合圖1 圖14所示的抬高外基區鍺矽異質結電晶體的製備工藝步驟 圖，具體說明如下
1)在Si的襯底12上外延生長SiGe層14，然後生長氧化矽介質層16，和 氮化矽介質層18，設定兩層介質總厚度為t，然後曝光形成柱狀光刻圖形20 (如
圖1所示)。
2) 在圖1所示的光刻圖形基礎上，再經刻蝕形成與柱狀光刻圖形20相同形
狀的氧化矽介質層16和氮化矽介質層18的雙介質層(如圖2所示)，然後選擇 性外延生長Si或SiGe層22。其厚度應《t/2。然後澱積一層介質層24，介質層 厚度要》t/2。 Si或SiGe層22用於形成外基區結構，其摻雜可以採用原位摻雜 或者注入摻雜方式(如圖3所示)。
3) 在介質層24上澱積或者塗布一層介質層26 (如圖4所示)，使介質層26 的上表面平坦，並調整幹法刻蝕工藝，使得介質層24和介質層26的刻蝕速率約 為l: 1，選擇刻蝕時間，刻蝕後在Si或SiGe層22上形成的與雙介質層齊平的 介質層28 (如圖5所示)。其作用是防止發射極與基極接觸。或採用CMP工藝從 圖3或者圖4直接形成圖5結構。
4) 採用幹法或者溼法工藝，選擇性刻蝕去除介質層18 (如圖6所示)，
5) 在步驟4的結構上面均勻覆蓋一層介質層31 (如圖7所示)。
6) 採用各向異性刻蝕介質層31，形成側牆結構32 (如圖8所示)。
7) 然後採用幹法或溼法刻蝕工藝將開口部分的氧化矽介質層16刻蝕掉，刻 蝕過程中需保持側向鑽蝕量最小，最終形成發射極窗口 30(如圖9所示)，採用此 種側牆結構，可以縮小光刻線條。
8) 生長一層多晶矽，經光刻後採用幹法或溼法刻蝕形成發射極結構34，並 用原位摻雜或離子注入摻雜的方法形成多晶矽摻雜；
9) 之後澱積覆蓋一層均勻的介質層36 (如圖IO、 ll所示)，採用各向異性 刻蝕介質層36，在發射極結構34外側形成側牆結構40，側牆結構40的作用在 於防止之後矽化物生成的過程中發射極和基極短路。之後以側牆40作為掩蔽層， 將側牆40以外的部分介質層28刻蝕掉(如圖12所示)。
10) 在基區氧化矽介質層16上和發射區的發射極結構34澱積矽化物結構42， 矽化物的作用是降低電極接觸電阻(如圖13所示)。
11) 最後在步驟10的結構上表面覆蓋保護介質層43，保護介質層43上對著 外基區導電層22和多晶矽層34表面的矽化物層42有孔44 (如圖14所示)。
所述矽化物為鈦矽化物、鈷矽化物或鎳矽化物。 所述介質層為氧化矽或氮化矽。
所述原位摻雜指在多晶或單晶形成過程中通過引入摻雜氣體源直接對多晶 或單晶進行摻雜。
所述離子注入摻雜為多晶或單晶生長形成後，對其進行離子注入後經退火激
活的摻雜工藝。
所述選擇性刻蝕，是指刻蝕相對於一種材料而言對其他材料的刻蝕速率較低。
所述各向異性刻蝕，是指刻蝕中的側向刻蝕量要小於縱向刻蝕量。
權利要求
1.一種抬高外基區鍺矽異質結電晶體，其特徵在於，所述抬高外基區鍺矽異質結電晶體包括Si襯底(12)形成的集電極，基區SiGe層(14)，外基區導電層(22)，以及作發射極的多晶矽層(34)，該電晶體的結構是在襯底(12)上外延生長SiGe層(14)，在SiGe層(14)上面沉積外基區導電層(22)，在外基區導電層(22)上靠多晶矽層(34)一邊為介質層(28)緊接介質層(28)的是矽化物結構層(42)，在多晶矽層(34)的豎臂與外基區導電層(22)和介質層(28)之間設置有薄介質層(16)、介質層(32)構成的楔形側牆結構；保證多晶矽層(34)和外基區導電層(22)之間的隔離度，在多晶矽層(34)的水平臂側面設置類似直角三角形側牆結構(40)，在多晶矽層(34)的水平臂上表面澱積矽化物層(42)，最後在整體結構的上表面覆蓋保護介質層(43)，保護介質層(43)上對著外基區導電層(22)和多晶矽層(34)表面的矽化物層(42)有孔(44)。
2. 根據權利要求1所述抬高外基區鍺矽異質結電晶體，其特徵在於，所述襯 底為矽或氮化矽。
3. 根據權利要求1所述抬高外基區鍺矽異質結電晶體，其特徵在於，所述介 質層為矽、氧化矽或氮化矽。
4. 根據權利要求1所述抬高外基區鍺矽異質結電晶體，其特徵在於，所述矽 化物為鈦矽化物、鈷矽化物或鎳矽化物。
5. —種抬高外基區鍺矽異質結電晶體的製備工藝，其特徵在於，所述抬高外基區鍺矽異質結電晶體的製備工藝步驟如下1) 在Si的襯底(12)上外延生長SiGe層(14)，然後生長氧化矽介質層(16)， 和氮化矽介質層(18)，設定兩層介質總厚度為t，然後曝光形成柱狀光刻圖形(20);2) 在步驟1的光刻圖形基礎上，經刻蝕形成與柱狀光刻圖形(20)相同形 狀的氧化矽介質層(16和氮化矽介質層(18的雙介質層，然後選擇性外延生長 Si或SiGe層(22)，其厚度應《t/2;然後澱積一層介質層(24)，介質層厚度要 >t/2， Si或SiGe層(22)用於形成外基區結構，其摻雜可以採用原位摻雜或者 離子注入摻雜方式；3) 在介質層(24)上澱積或者塗布一層介質層(26)，使介質層(26)的上 表面平坦，並調整幹法刻蝕工藝，使得介質層(24)和介質層(26)的刻蝕速率 約為1: 1，選擇刻蝕時間，刻蝕後在Si或SiGe層(22)上形成與雙介質層齊平 的介質層(28)，其作用是防止發射極與基極接觸；4) 採用幹法或者溼法工藝，選擇性刻蝕去除介質層(18);5) 在步驟4的結構上面均勻覆蓋一層介質層(31);6) 採用各向異性刻蝕介質層(31)，形成側牆結構(32);7) 然後採用幹法或溼法刻蝕工藝將開口部分的氧化矽介質層(16)刻蝕掉， 刻蝕過程中需保持側向鑽蝕量最小，最終形成發射極窗口 (30)，採用此種側牆 結構，可以縮小光刻線條；8) 生長一層多晶矽，經光刻後採用幹法或溼法刻蝕形成發射極結構(34)， 並用原位摻雜或離子注入摻雜的方法形成多晶矽慘雜；9) 之後澱積覆蓋一層均勻的介質層(36)，採用各向異性刻蝕介質層(36)， 在發射極結構(34)外側形成側牆結構(40)，側牆結構(40)的作用在於防止 之後矽化物生成的過程中發射極和基極短路；之後以側牆(40)作為掩蔽層，將 側牆(40)以外的部分介質層(28)刻蝕掉；10) 在基區氧化矽介質層(16)上和發射區的發射極結構(34)澱積矽化物 結構(42)，矽化物的作用是降低電極接觸電阻；11) 最後在步驟10的結構上表面覆蓋保護介質層(43)，保護介質層(43) 上對著外基區導電層(22)和多晶矽層(34)表面的矽化物層(42)有孔(44)。
全文摘要
本發明公開了屬於半導體器件及其製備技術領域的一種抬高外基區鍺矽異質結電晶體及其製備工藝。該異質結電晶體包括Si襯底形成的集電極，SiGe層基區和外基區，以及多晶Si發射極。在發射極和基極間設置側牆結構層，抬高外基區層，其側牆結構層防止發射極和基極間漏電，本發明採用抬高外基區工藝以外延方式生長外基區的技術，克服原有的鍺矽異質結電晶體工藝中外基區注入工藝導致發射區窗口下的本徵基區的硼增強擴散嚴重，從而引起基區變寬，摻雜改變，而降低器件的fT和fmax等參數的不足，使得器件的直流和高頻特性有很大提升。
文檔編號H01L21/331GK101106158SQ20071011819
公開日2008年1月16日 申請日期2007年7月2日 優先權日2007年7月2日
發明者軍 付, 衛 周, 偉 張, 陽 徐, 王玉東, 志 蔣, 錢佩信 申請人:中電華清微電子工程中心有限公司