減少熱載流子效應的p型橫向雙擴散金屬氧化物半導體管的製作方法

2023-06-17 16:34:31 1

專利名稱：減少熱載流子效應的p型橫向雙擴散金屬氧化物半導體管的製作方法
技術領域：
本發明涉及功率半導體器件領域，更具體的說，是關於一種用於減少熱載流 子效應的P型橫向雙擴散金屬氧化物半導體管(LDMOS)。
背景技術：
在功率集成電路中，高壓驅動管通常工作在高電壓條件下，其器件溝道內橫 向電場以及電流密度都遠大於其它器件，因而熱載流子效應是高壓驅動管設計中 不可避免的問題，也是影響器件可靠性的主要因素，尤其是對於電流一直在矽和 二氧化矽界面流動的橫向雙擴散金屬氧化物半導體管，由於熱載流子效應引起的 失效問題就更加嚴重。
目前，針對高壓橫向雙擴散金屬氧化物半導體管的熱載流子效應的解決辦法 大多是沿用低壓器件部分的金屬氧化物半導體管(MOS)的解決方法，引入降 低電場的結構(如雙擴散漏的器件結構等等)，以減小強電場對器件的破壞作用， 延長器件壽命，但這些辦法大多不適用於橫向雙擴散金屬氧化物半導體管。
某些特定工藝中也有採用對柵氧化層進行加固的方法，以降低產生的缺陷密 度，減少器件的熱載流子效應，提高器件的可靠性。比如在柵氧化層中摻F、 Cl 或用氮化矽代替二氧化矽等，但這類辦法也存在有與現行普通工藝不兼容的缺 佔。
為了從根本上解決用於高壓驅動管的橫向雙擴散金屬氧化物半導體管的熱 載流子效應問題，需對傳統器件結構進行優化，在不降低器件其他特性的前提下， 延長器件壽命，保證器件的高可靠性。

發明內容
本發明提供一種減少熱載流子效應的P型橫向雙擴散金屬氧化物半導體管， 本發明能夠減少器件的熱載流子效應，提高器件壽命，而且幾乎不改變器件的擊穿電壓、導通電阻和漏極電流等其他特性。 本發明採用如下技術方案
一種減少熱載流子效應的P型橫向雙擴散金屬氧化物半導體管，包括P型 半導體襯底，在P型半導體襯底上面設置有N型阱區，在N型阱區上設置有P 型阱區和P型摻雜半導體區，在P型阱區上設有P型源區和N型接觸區，在P 型摻雜半導體區上設有P型漏區，在P型阱區的表面設有柵氧化層且柵氧化層 自N型阱區延伸至N型阱區和P型摻雜半導體區，在P型阱區表面的P型源區、 N型接觸區和柵氧化層的以外區域及P型摻雜半導體區表面的P型漏區以外區域
設有場氧化層，在柵氧化層的上表面設有多晶矽柵且多晶矽柵延伸至場氧化層的
表面，在場氧化層、N型接觸區、P型源區、多晶矽柵及P型漏區的表面設有氧 化層，在P型源區、N型接觸區、多晶矽柵和P型漏區上分別連接有金屬層，在 N型阱區內設有輕摻雜淺P型區，所述的輕摻雜淺P型區位於P型阱區與P型 摻雜半導體區之間，且輕摻雜淺P型區覆蓋柵氧化層與P型摻雜半導體區形成 的拐角。
與現有技術相比，本發明具有如下優點-
(1) 本發明的結構在柵氧化層的下方、緊靠P型摻雜半導體區邊沿的位置 設置有一個輕摻雜淺P型區，由於輕摻雜淺P型區的引入，使得緊靠柵氧化層 下方的N型阱區到P型摻雜半導體區的濃度梯度降低，減小了柵氧化層下方的P 型摻雜半導體區附近的電場強度，從而也就減少了熱載流子注入到氧化層，相應 的氧化層充電可以減小，器件由於熱載流子效應造成的損傷降低，器件壽命增加。 參照附圖3，在加入輕慘雜淺P型區以後，柵氧化層下方的P型摻雜半導體區附 近的電場強度明顯降低，而且隨著輕摻雜淺P型區的寬度的增加(Ld為輕摻雜 淺P型區的寬度)，電場強度降低的越明顯。
(2) 本發明的結構在柵氧化層的下方、緊靠P型慘雜半導體區邊沿的位置 設置有一個輕慘雜淺P型區，由於輕摻雜淺P型區的引入，可以有效的減少柵 氧化層下方的P型摻雜半導體區附近的熱載流子溫度。參照圖4，可以看到，在 加入輕摻雜淺P型區以後，柵氧化層下方的P型摻雜半導體區附近的熱載流子 的溫度明顯減低，而且隨著輕摻雜淺P型區的寬度的增加(Ld為輕摻雜淺P型 區的寬度)，熱載流子的溫度減低越明顯。(3) 本發明結構的整個工藝過程完全可以基於標準金屬氧化物半導體工藝 線上實現，具有較好的兼容性。避免了在柵氧化層中摻F、 Cl或用氮化矽代替二 氧化矽等辦法存在的與現行普通工藝不兼容的缺點。
(4) 本發明結構在有效地抑制P型橫向雙擴散金屬氧化物半導體管的熱載 流子效應的基礎上，幾乎沒有改變器件的擊穿電壓、導通電阻和漏極電流等其他 特性。


圖1是沒有加輕摻雜淺P型區13的N型橫向雙擴散金屬氧化物半導體管的 結構示意圖。
圖2是加了輕摻雜淺P型區13的N型橫向雙擴散金屬氧化物半導體管的結 構示意圖。
圖3是沒有加輕摻雜淺P型區13的N型橫向雙擴散金屬氧化物半導體管及 加了輕慘雜淺P型區13且寬度分別為1微米和2微米的N型橫向雙擴散金屬氧 化物半導體管沿著矽和二氧化矽界面的縱向電場大小比較圖，其中，Ld為輕摻 雜淺P型區13的寬度。
圖4是沒有加輕摻雜淺P型區13的N型橫向雙擴散金屬氧化物半導體管及 加了輕摻雜淺P型區13且寬度分別為1微米和2微米的N型橫向雙擴散金屬氧 化物半導體管沿著矽和二氧化矽界面的熱載流子溫度比較圖，其中，Ld為輕摻 雜淺P型區13的寬度。
具體實施例方式
參照圖2， 一種減少熱載流子效應的P型橫向雙擴散金屬氧化物半導體管， 包括P型半導體襯底9，在P型半導體襯底9上面設置有N型阱區10，在N 型阱區10上設置有P型阱區8和P型摻雜半導體區11，在P型阱區8上設有P 型源區6和N型接觸區7，在P型摻雜半導體區11上設有P型漏區12，在P型 阱區8的表面設有柵氧化層3且柵氧化層3自P型阱區8延伸至N型阱區10和 P型摻雜半導體區11，在P型阱區8表面的P型源區6、 N型接觸區7和柵氧化 層3的以外區域及P型摻雜半導體區11表面的P型漏區12以外區域設有場氧化層1，在柵氧化層3的上表面設有多晶矽柵4且多晶矽柵4延伸至場氧化層1的 表面，在場氧化層l、 N型接觸區7、 P型源區6、多晶矽柵4及P型漏區12的 表面設有氧化層5，在P型源區6、 N型接觸區7、多晶矽柵4和P型漏區12上 分別連接有金屬層2，在N型阱區10內設有輕摻雜淺P型區13，所述的輕摻雜 淺P型區13位於P型阱區8與P型摻雜半導體區11之間，且輕摻雜淺P型區13 覆蓋柵氧化層3與P型摻雜半導體區11形成的拐角。
本實施例還採用如下技術措施來進一步提高本發明的性能 輕摻雜淺P型區13的寬度不超過2微米。
輕摻雜淺P型區13的深度為P型摻雜半導體區11深度的0.4至0.6倍。 本發明採用如下方法來製備
1、 選擇P型襯底，並在P型襯底上生長一層N型外延，然後是P型阱、P 型摻雜半導體區和輕摻雜淺P型區注入。
2、 接下來進行場氧化層的製備，然後是厚柵氧化層的生長，然後是厚柵氧 的刻蝕並同時做薄柵氧區域的P型雜質注入，然後是薄柵氧化層的生 長，然後是多晶矽柵的生長、刻蝕，接下來是源漏注入和襯底接觸注入 區，最後是引線孔，鋁引線的製備及鈍化處理，整個工藝過程完全可以 基於標準外延低壓金屬氧化物半導體工藝線上實現。
權利要求
1、一種減少熱載流子效應的P型橫向雙擴散金屬氧化物半導體管，包括P型半導體襯底(9)，在P型半導體襯底(9)上面設置有N型阱區(10)，在N型阱區(10)上設置有P型阱區(8)和P型摻雜半導體區(11)，在P型阱區(8)上設有P型源區(6)和N型接觸區(7)，在P型摻雜半導體區(11)上設有P型漏區(12)，在P型阱區(8)的表面設有柵氧化層(3)且柵氧化層(3)自P型阱區(8)延伸至N型阱區(10)和P型摻雜半導體區(11)，在P型阱區(8)表面的P型源區(6)、N型接觸區(7)和柵氧化層(3)的以外區域及P型摻雜半導體區(11)表面的P型漏區(12)以外區域設有場氧化層(1)，在柵氧化層(3)的上表面設有多晶矽柵(4)且多晶矽柵(4)延伸至場氧化層(1)的表面，在場氧化層(1)、N型接觸區(7)、P型源區(6)、多晶矽柵(4)及P型漏區(12)的表面設有氧化層(5)，在P型源區(6)、N型接觸區(7)、多晶矽柵(4)和P型漏區(12)上分別連接有金屬層(2)，其特徵在於在N型阱區(10)內設有輕摻雜淺P型區(13)，所述的輕摻雜淺P型區(13)位於P型阱區(8)與P型摻雜半導體區(11)之間，且輕摻雜淺P型區(13)覆蓋柵氧化層(3)與P型摻雜半導體區(11)形成的拐角。
2、 根據權利要求1所述的減少熱載流子效應的P型橫向雙擴散金屬氧化物 半導體管，其特徵在於輕摻雜淺P型區(13)的寬度不超過2微米。
3、 根據權利要求1所述的減少熱載流子效應的P型橫向雙擴散金屬氧化物 半導體管，其特徵在於輕摻雜淺P型區(13)的深度為P型摻雜半導體區(11) 深度的0.4至0.6倍。
全文摘要
一種減少熱載流子效應的P型橫向雙擴散金屬氧化物半導體管，包括P型半導體襯底，在P型半導體襯底上面設置有N型阱區，在N型阱區上設置有P型阱區和P型摻雜半導體區，在P型阱區上設有P型源區和N型接觸區，在P型摻雜半導體區上設有P型漏區，而場氧化層，金屬層，柵氧化層，多晶矽柵以及氧化層設置在所述器件的上表面，其特徵在於在N型阱區內設有輕摻雜淺P型區，所述的輕摻雜淺P型區位於P型阱區與P型摻雜半導體區之間，且輕摻雜淺P型區覆蓋柵氧化層與P型摻雜半導體區形成的拐角。
文檔編號H01L29/36GK101510560SQ200910030060
公開日2009年8月19日 申請日期2009年3月30日 優先權日2009年3月30日
發明者孫偉鋒, 麗 張, 申 徐, 時龍興, 錢欽松, 陸生禮 申請人:東南大學