電阻轉換存儲器裝置及其製造工藝的製作方法

2023-06-17 18:13:31

專利名稱：電阻轉換存儲器裝置及其製造工藝的製作方法
技術領域：
本發明屬於微電子技術領域，涉及一種存儲器裝置，尤其涉及一種電阻轉換存儲 器裝置；同時，本發明還涉及上述電阻轉換存儲器裝置的製造工藝。
背景技術：
當代數據量隨著信息化的進一步深入得到爆發式的增長，因此，存儲器的容量越 來越高。在半導體存儲器的應用中，隨著摩爾定律的發展，半導體存儲器的容量不斷地提 升，並且新型的存儲器也是層出不窮。作為下一代非易失性半導體通用存儲器的重要候 選，電阻轉換存儲器日益受到重視，其中相變存儲器已經開始量產，而另外一種電阻存儲 器——電阻隨機存儲器也吸引了眾多關注的目光。在這兩種電阻轉換存儲器中，為了提升 存儲器的容量，在縮小存儲單元的同時，無一例外地在選通器件上做足了文章，面積較小的 二極體在密度上具有明顯的優勢，因此在高密度電阻存儲器的應用中佔據了很大的優勢， 受到了很多公司的青睞。 在已有的技術中，有採用外延法製造二極體(例如三星公司)，該方法製造得到的
二極體性能優越，但是該方法的成本較高，較高的溫度也限制了某些工藝的開展。 此外，也有人提出了一些新型的結構，例如在丹尼爾，徐的發明專利中就揭示了一
種雙淺溝道隔離的二極體陣列選通的相變存儲器(中國專利公開號CN1533606A)，這種存
儲器結構的特點是二極體由兩組相互正交(垂直)的淺溝道分隔開，通過垂直的雙淺溝道
隔離得到的二極體呈現矩形結構，雙淺溝道通過氧化物隔離開。但該方法還有待改進，在現
有的技術節點中，該結構在半導體工藝上實現有較大的困難，獲得的結構性能可能會有缺
陷，例如會有較大的串擾電流，並且獲得二極體的驅動能力可能不夠，並且該方面不利於降
低器件的成本。

發明內容
本發明所要解決的技術問題是提供一種電阻轉換存儲器裝置，解決現有技術的 不足之處。
此外，本發明還提供上述電阻轉換存儲器裝置的製造工藝。
為解決上述技術問題，本發明採用如下技術方案 本發明揭示一種由非正交淺溝道隔離形成而存儲器裝置，裝置中的二極體是由兩 組非正交(垂直)的淺溝道分隔開，兩個相交的淺溝道的中心線的夾角並不為直角，其角度 在45度和90度之間，形成的二極體的俯視圖位呈現非矩形的平行四邊形形狀。為了達到 所需要的電學條件，第一淺溝道的深度普遍超過1微米，典型的深度為1. 5微米，此深度相 對於第一淺溝道的寬度(典型寬度為100nm左右)有很高的深高比，大於10的深高比如果 採用氧化物的填充法基本不可行，必須要採用多晶矽作為雙淺溝道的填充隔離。而且，本發 明的應用領域並不局限於相變存儲器，同樣可以應用到其他電阻存儲器中。
—種電阻轉換存儲器裝置，通過雙淺溝道隔離形成二極體陣列，深度不同的第一淺溝道與第二淺溝道非正交相交；第一淺溝道將第一導電類型的重摻雜導電半導體線分隔 開，形成多根半導體線；第二淺溝道則在同一重摻雜導電半導體線上方隔離形成多個二極 管；二極體對應所需選通的電阻轉換存儲器單元。 作為本發明的一種優選方案，所述重摻雜導電半導體線的上方還包含導電通孔。
作為本發明的一種優選方案，所述第一淺溝道與第二淺溝道非正交相交，兩淺溝 道中心線之間的夾角在45度到89度之間。 作為本發明的一種優選方案，所述雙淺溝道採用絕緣材料形成電學隔離結構；絕 緣材料為多晶矽，或為氧化物和氮化物中的一種或多種。 作為本發明的一種優選方案，所述第一淺溝道的深度要深於第二淺溝道的深度；
較深的第一淺溝道將第一導電類型的重摻雜導電半導體線分隔開，形成多根半導體線；較
淺的第二淺溝道則在同一重摻雜導電半導體線上方隔離形成多個二極體。 作為本發明的一種優選方案，第一淺溝道的深度在700nm到5000nm之間，深度足
夠以形成分立的重摻雜導電半導體線，使重摻雜導電半導體線之間具有較差的導電性。 作為本發明的一種優選方案，第二淺溝道的深度在350nm到3000nm之間，深度要
至少達到重摻雜導電半導體線的頂部，在重摻雜導電半導體線上方形成分立的二極體。 作為本發明的一種優選方案，由第一淺溝道和第二淺溝道隔離得到的二極體的俯
視圖形狀為非矩形的平行四邊形。 作為本發明的一種優選方案，多個二極體共享一根重摻雜導電半導體線。 作為本發明的一種優選方案，所述的電阻轉換存儲器為相變存儲器或電阻隨機存儲器。 作為本發明的一種優選方案，在第一淺溝道的底部有第二導電類型的摻雜，增強 第一淺溝道的電學隔離效果。
—種製造電阻轉換存儲器裝置的工藝方法，所述工藝包括如下步驟
A、在第二導電類型的半導體基底表面上形成的第一導電類型重摻雜；
B、在基底上方形成半導體單晶外延層； C、製造出第一淺溝道，第一淺溝道的深度要大於重摻雜半導體層加上外延單晶層 的總厚度； D、通過調節和實現第一導電類型重摻雜層上方半導體單晶的摻雜種類和劑量，在 第一淺溝道隔離後形成的線條上形成PN結； E、製造第一淺溝道非正交相交的第二淺溝道，第二淺溝道的深度小於第一淺溝道 的深度，其深度又要大於或者等於上述單晶層的厚度，第一淺溝道和第二淺溝道隔離後形 成的區域即為分立的二極體，二極體的俯視圖形狀為非矩形的平行四邊形；
F、製造導電通孔，填充絕緣材料，實現電學隔離，化學機械拋光平坦化；
G、製造電阻轉換存儲單元，並製造位線。 作為本發明的一種優選方案，步驟A中，重摻雜層的厚度在700nm到5000nm之間， 重摻雜的方案為擴散法，或為離子注入法；步驟B中，通過外延法或金屬誘導法或雷射退火 法在基底上方形成半導體單晶外延層，外延層為第二導電類型；步驟C中，第一淺溝道的深 度在710nm到6000nm之間。 作為本發明的一種優選方案，第二淺溝道的深度在350nm到3000nm之間。
6
作為本發明的一種優選方案，步驟F所述絕緣材料的填充材料為多晶矽，填充方 法為氣相沉積法。 作為本發明的一種優選方案，第一淺溝道與第二淺溝道非正交相交，兩者中心線 之間的夾角在45度到89度之間。 作為本發明的一種優選方案，由第一淺溝道和第二淺溝道隔離得到的二極體的俯 視圖形狀為非矩形的平行四邊形。 作為本發明的一種優選方案，所述的電阻轉換存儲器為相變存儲器或電阻隨機存 儲器。
—種製造電阻轉換存儲器裝置的工藝方法，所述工藝包括如下步驟 A'、在第一導電類型的基底上製造出第一淺溝道，形成多條半導體線； B'、採用化學氣相沉積法沉積保護層，通過回刻工藝，去除多餘部分的保護層，僅
保留第一淺溝道底部的保護層； C'、通過化學氣相沉積法沉積含有第二導電類型摻雜物的材料，通過回刻工藝， 去除第一淺溝道開口處的含有第二導電類型摻雜物的材料； D'、通過退火進行熱擴散，對在通過第一淺溝道隔離分隔形成的半導體線進行第 二導電類型重摻雜，摻雜完成後形成了第二導電類型重摻雜的半導體字線，去除殘留的含 有摻雜物的材料； E'、通過離子注入法在第一淺溝道隔離後形成的線條上實現摻雜，形成PN結；
F'、採用刻蝕法，製造與第一淺溝道非正交相交的第二淺溝道，刻蝕深度要到達 重摻雜層的頂部，但是小於第一淺溝道的深度，在第二導電類型重摻雜的半導體字線上方 形成多個二極體； G'、填充絕緣材料，實現電學隔離，化學機械拋光平坦化，製造通孔，引出第二導
電類型重摻雜的半導體字線； H'、製造電阻轉換存儲單元和位線。 作為本發明的一種優選方案，所述步驟A'中，第一淺溝道深度在700nm到6000nm 之間。優選地，第一淺溝道的深度在710nm到6000nm之間。 作為本發明的一種優選方案，第二淺溝道的深度在350nm到3000nm之間。 作為本發明的一種優選方案，步驟G'中所述絕緣材料的填充的材料為多晶矽，填
充方法為氣相沉積法。 作為本發明的一種優選方案，由第一淺溝道和第二淺溝道隔離得到的二極體的俯 視圖形狀為非矩形的平行四邊形。 作為本發明的一種優選方案，所述的電阻轉換存儲器為相變存儲器或電阻隨機存 儲器。 作為本發明的一種優選方案，所述第二導電類型的原子在高溫退火的下可擴散到 第一導電類型的材料中。優選地，所述退火處理條件為溫度在30(TC到150(TC之間，退火 時間在1分鐘到48小時之間。 作為本發明的一種優選方案，所述第二導電類型的摻雜原子為砷、磷、銻、鉍、硫、 硒、碲、碘、硼、鋁、鎵、鉀、銦、鋰、鉀、鈹中的一種或者多種。
本發明的有益效果在於本發明提出的電阻轉換存儲器裝置及其製造工藝，不僅與現有的DRAM淺溝道工藝兼容，可以充分利用現有的設備和工藝條件，有效減少了半導體 工藝開發的時間，節省了成本，而且獲得的器件具有較高的密度和較好的電學性能。


圖1A-1C為夾角為89度的雙淺溝道電阻存儲器結構示意圖。
圖2A-2C為夾角為60度的雙淺溝道電阻存儲器結構示意圖。
圖3A-3J為本發明製造工藝示意圖(非按照比例繪製)。
圖4A-4N為本發明製造工藝示意圖(非按照比例繪製)。
具體實施例方式
下面結合附圖詳細說明本發明的優選實施例。
實施例一 本發明揭示了一種電阻轉換存儲器裝置，具有非正交形成的雙淺溝道隔離結構， 一深一淺的雙淺溝道在基底上不僅形成分立的字線，並在字線上方形成分立的二極體。多 個二極體共享一根字線，字線上方還包含導電通孔。 圖1A-1C、2A-2C為以矽襯底為例說明該種電阻轉換存儲器裝置，但要說明的是， 基底材料並不局限於矽，也可以是其它半導體基底，如Ge、GaAs、GaN、InP等，也包括具有絕 緣層的基底，例如SOI。 圖1A、圖1B所示為其中一種結構的電阻轉換存儲器裝置，在N型矽基底11上有P 型重摻雜的矽字線12，矽字線具有較低的電阻率，矽字線之間的電學隔絕是依靠較深的淺 溝道13b實現。在同一條矽字線上方，具有多個二極體，二極體由P型的矽字線與字線上方 的N型的矽材料層14構成，矽材料層14可以是均勻的N型摻雜，也可以是呈現摻雜濃度梯 度變化的N型摻雜(具體表現在在靠近字線12的方向上具有較低的摻雜濃度，在遠離字線 12的方向上具有較高的摻雜濃度)。同一條字線上方的多個二極體依靠較淺的淺溝道13a 隔離而成。在二極體上方，都有與之對應的電阻轉換存儲器單元，圖1中所示為相變存儲器 單元，單元包含上下電極15和17 (都可包含過渡層)、相變材料層16，相變材料層可在電信 號的作用下在非晶和多晶之間實現可逆的反轉，並且表現在電阻的可逆轉變上。在存儲單 元的上方，多個存儲單元共享一根位線17，位線17的上方還可以有導電通孔，用以選通字 線，但是在本圖中沒有示意，但並非沒有。在此要說明相變存儲單元顯然可以用其他電阻轉 換存儲器替代，例如相變材料層可以改為一層單質銻。在較深的淺溝道13b的底部，可以有 電學隔離區域19，它是通過與字線摻雜類型不同的摻雜獲得的，目的是減小字線之間的漏 電流，提升器件性能。 圖1B中沿A-A方向的俯視圖如圖1C所示，本發明與背景中提到的現有技術的不 同之處在於本發明提出的雙淺溝道是非正交的，在圖1C中顯示出了一種典型的結構，可以 看到兩淺溝道中心法線之間的夾角並非是90度，而是89度，當然夾角也可是是在45度到 89度之間的任何的角度。此外，典型的淺溝道隔離的尺寸約為1. 5微米，由於淺溝道的寬度 較小約為100nm左右，普通的絕緣介質材料的填充會有較大的困難，在本實施例中採用了 本發明優選的多晶矽進行淺溝道的填充，實現字線之間、二極體之間的電學隔離，這也是一 個顯著的技術改進。
圖2A-2C中顯示的是在P型的矽基底上製造雙淺溝道隔離電阻轉換存儲器裝置， 21為P型矽基底，在矽基底21的上方有N型重摻雜的字線22， 23為N型輕摻雜的矽層，24 則為P型重摻雜的矽層，N型輕摻雜的矽層23和P型重摻雜的矽層24之間形成PN 二極體 結構。 比較圖2A和2B可以發現，淺溝道28a與淺溝道28b相比具有較淺的深度，淺溝道 28a的深度到N型重摻雜的字線22的頂部，用以分隔23和24之間形成的PN 二極體和電 阻存儲單元，而28b的深度則是深到足以電學隔絕N型重摻雜的字線22。圖中所示的電阻 存儲器具有上下電極25、26，中間夾層為金屬氧化物電阻隨機存儲單元，可見與圖l所示不 同之處還在於存儲單元並非是相變存儲，而是電阻隨機存儲。根據圖2B中沿B-B方向的投 影所示(圖2C)，兩淺溝道中心法線之間的夾角並非是90度，而是60度，當然夾角也可是 在45度到89度之間的任何的角度。本實施例中，淺溝道28a和28b的填充物為絕緣材料。 圖2中沒有繪出字線上方的導電通孔，但非沒有導電通孔。
實施例二 本實施例揭示一種製造該裝置的工藝，以下以N型矽材料作為基底材料為例，在 此應當理解為，在實際的應用中，基底材料並不局限於矽材料，還可包括其他各種半導體材 料，例如Ge、 GaAs、 GaN、 InP等，其中還可以是絕緣基底，例如氧化矽以及具有絕緣層的矽 (SOI)。顯然，下面實施例中採用的N型矽基底也可以由P型矽代替，只需做相應的簡單調 整。 步驟1、如圖3A所示，在N型矽基底31上，採用原子擴散摻雜法在N型矽的表面擴 散硼原子(B)，從而在矽基底的表面形成P型重摻雜層32，摻雜濃度達到可以作為字/位線 應用的要求，此案中B原子的擴散平均深度為1. 5微米。在這裡，重摻雜採用擴散法，顯然可 以採用離子注入法獲得，摻雜原子的種類及深度也都是可選擇的，深度在700nm到6000nm 之間，取決於採用的工藝技術節點和實際應用的需求。P型摻雜還可以採用In，Al，Ga等受 主原子。 步驟2、通過矽外延，在上述P型重摻雜矽32的表面形成單晶矽33，如圖3B所示， 單晶矽層33的厚度為500nm，單晶矽的厚度也可以根據實際的需要進行調整，厚度的範圍 在350-3000nm之間。 步驟3、通過曝光和刻蝕，在上述有外延矽的矽基底表面形成第一淺溝道34，得到 的結構的截面圖如圖3C所示，淺溝道34的深度為2. 2微米，控制第一淺溝道深度的原則是 第一淺溝道的深度要深於表面矽厚度與重摻雜層厚度的總和。經第一淺溝道34隔離之後， 在N型矽基底31上就形成了 P型的導電字線35，且各根P型導電字線35之間理論上電學 不導通，在導電字線35的上方是單晶矽層。圖3C中，沿C-C方向的投影的局部如圖3D所 示。 步驟4、通過離子注入在重摻雜矽上方形成PN結(35、36)，如圖3E所示(此步可 以根據實際情況的需要與下一步對換位置)。離子注入還在第一淺溝道底部的加重了字線 之間的N型摻雜，有助於降低P型字線之間的漏電。N型的表面矽層可以是均勻的N型矽， 也可以是不均勻的，具體表現在，靠近P型字線的一端擁有較低的N型摻雜濃度，在遠離字 線的一端摻雜濃度較高。 步驟5、再次採用刻蝕法，製造形成與第一淺溝道相交卻不正交的第二淺溝道，在圖3F中，可以看到製造第二淺溝道後的效果，第二淺溝道將P型字線35上方的N型矽線36 分隔成分立的單元37，因此，在單根P型字線35上方就可擁有多個分立的二極體單元(37、 35)，字線35上除了二極體單元之外，還可以有引到電極的導電引線(通孔)，通孔需要與字 線同一類型的重摻雜；這裡，需要特別說明的是，在本實施例中，第二淺溝道與第一淺溝道 中心線之間的夾角並非為90度，而是89度，即非正交，即如案例一中的圖1C所示，當然在 實際的應用中，夾角可以為45度到89度之間的任意角度；第二淺溝道的深度為550nm，略 深於表面單晶矽層的厚度。 步驟6、通過熱氧化，在第一和第二淺溝道的側壁形成氧化矽層，隨後填充淺溝道， 採用氣相沉積法填充多晶矽材料進行電學的隔離。例如，在一種典型的情況下，淺溝道的寬 度僅為100nm，而在本案中深度則為1500nm，深寬比為15 : 1，淺溝道(特別是第一淺溝道) 擁有極高的深寬比，因此需要採用填充能力更強的多晶矽來填充淺溝道，這也是本發明與 現有技術的一個明顯特點之一。 步驟7、化學機械拋光，去除多餘的非晶矽，形成如圖3G所示的結構，可見N型單元 37被多晶矽淺溝道38分隔開，圖中，沿著D-D方向的投影如圖3H所示，可以看到字線35的 上方擁有多個PN 二極體，字線上方還需要有一個或者多個P型重摻雜的通孔，但是在此沒 有標出。 步驟8、矽化，並且製造相變存儲器單元之後的結構如圖31、圖3J所示，在PN 二極
管的上方有存儲單元40。填充絕緣介質材料氧化矽41，絕緣材料也可以是多晶矽，也可以
是不同於多晶矽的其他絕緣材料，隨後製造金屬位線42。這裡的存儲單元為相變存儲單元，
上下電極分別為WTi和TiN電極，存儲材料為SiSbTe材料，顯然材料可以由任何一種相變
材料取代，例如GeSbTe系列，GeSb及SiSb系列等，電極材料也是如此。 在本實施例中所論述到的各個尺寸都可以根據實際的需求進行調整，並不局限於
實施例中所提到的。 實施例三 本實施例揭示一種製造電阻隨機存儲器裝置的工藝，以下以P型矽材料作為基底 材料，顯然如上所述，也可以選擇其他種類的基底材料。 步驟一、在P型矽基底上，採用離子注入法在P型矽的表面形成磷原子的N型重摻 雜，摻雜濃度達到可以作為字/位線應用的要求，離子注入的深度為1微米，並在N型重摻 雜的字線上方形成N型輕摻雜的區域。N型摻雜的原子還可以是As， N， 0， Sb， Bi， I， S， Te 等施主原子中的一種或者多種。 步驟二、通過矽外延，在上述N型重摻雜矽的表面形成單晶矽，厚度為450nm。
步驟三、通過刻蝕法，形成第一淺溝道，淺溝道的深度為1. 5微米，經製造第一淺 溝道隔離之後，在P型矽基底上就形成多根N型的導電字線。 步驟四、通過離子注入在重摻雜矽上方形成PN結。離子注入還在第一淺溝道底部 的加重了字線之間的P型摻雜，有助於降低N型字線之間的漏電。 步驟五、再次採用刻蝕法，製造形成第二淺溝道，第二淺溝道與第一淺溝道相交， 且兩者中心線之間的夾角為45度，；第二淺溝道的深度為500nm，深度小於第一淺溝道的深度。 步驟六、在熱氧化後，填充淺溝道，採用氣相沉積法填充多晶矽材料進行電學的隔離。 步驟七、化學機械拋光，去除多餘的非晶矽，並露出PN 二極體的表面，並製造導電
通孔以引出字線。 步驟八、矽化處理。 步驟九、製造電阻隨機存儲單元，形成也如圖31所示的結構，只不過此實施例中， 存儲單元40中採用的存儲材料為電阻隨機存儲材料，為Ni0。
實施例四 本實施例揭示另外一種製造電阻存儲器裝置的工藝，以下以P型矽材料作為基底 材料。 步驟(1)、在潔淨的P型導電襯底51上，利用曝光和刻蝕工藝製造出深度為 1000nm的第一淺溝道52，淺溝道的寬度為100nm，刻蝕之後在基底上形成相互分開的突起 的線條；上述加工之後形成線條的截面圖如圖4A。需要注意的是，圖4中(包括前面的圖)， 所畫的示意圖都非按照比例繪製。 步驟(2)、通過薄膜沉積和半導體回刻工藝，在上述的結構的底部製備並保留阻擋 層53，完成後如圖4B所示。 步驟(3)、採用化學氣相沉積法，在被淺溝道隔離線條的頂部、淺溝道52的側壁和 底部均勻沉積含As的玻璃薄膜54，如圖4C所示；利用回刻工藝去除線條上的含As玻璃層， 並去除淺溝道52洞口的含As玻璃薄膜，如此得到的截面如圖1D所示。
步驟(4)、在真空中進行退火處理，退火溫度為100(TC6小時，使含As玻璃薄膜54 中的As原子擴散到線條中，退火擴散完成後，被第一淺溝道隔離形成的矽線條就被As重摻 雜，成為重摻雜的N型半導體，即形成了位線55，並具有較低的電阻率；如圖4E所示，因為 淺溝道的底部有阻擋材料53的保護，在淺溝道的底部並沒有擴散進大量的As原子。去除 剩餘的含As玻璃後，結構如圖4F所示。 步驟(5)、採用離子注入法，在位線55的上方注入形成P型區域56，其中區域56 可以包含多層摻雜，例如在靠近字線55的一側注入較小劑量的N型摻雜，而在遠離字線55 的一側注入較大劑量的P型摻雜。於是55和56之間就形成了 P+/N-/N+結構，如圖4G所 示；經過此步工藝後，圖II中沿E-E方向的投影如圖4H所示。 步驟(6)、再一次採用光刻法，將因As原子擴散而形成的字線56上方的矽分隔開， 形成如圖41所示的結構，N型重摻雜的矽字線的上方因為第二淺溝道58的隔離形成了分 立的單元57， 57為PN二極體，如圖41所示，第二淺溝道的深度約為300nm。
步驟(7)、填充絕緣材料，絕緣材料可以為氧化物、氮化物或者多晶矽的一種或者 多種，在填充之前，可以增多一步矽熱氧化的過程，熱氧化能夠在矽線的四壁生長一層氧化 矽薄膜，有利於降低漏電流，提升填充效果。填充絕緣材料後，採用化學機械拋光，磨除多餘 的填充物(或者氧化矽)後，形成了如圖4J所示的結構，淺溝道59就將字線上方的二極體 57分隔成獨立的單元。圖中，沿F-F方向的投影上的截面如圖4K所示，可見，較深的淺溝道 60將字線分隔開，而較淺的淺溝道則將同一字線上方的PN 二極體分隔開。
步驟(8)、引出字線。 步驟(9)、矽化後的結構如圖4L所示，形成例如SiCo等矽化物61。 步驟(10)、製造相變存儲單元62，存儲單元與二極體一一對應，具有存儲材料層和上下電極的結構，本實施例中，存儲材料為Si2Sb2Te3。製造完成存儲單元後，結構如圖 4M所示。 步驟(11)、通過填充絕緣材料和化學機械拋光，繼而製造金屬位線64，形成的最 終的結構如圖4N所示。 這裡本發明的描述和應用是說明性的，並非想將本發明的範圍限制在上述實施例 中。這裡所披露的實施例的變形和改變是可能的，對於那些本領域的普通技術人員來說實 施例的替換和等效的各種部件是公知的。本領域技術人員應該清楚的是，在不脫離本發明 的精神或本質特徵的情況下，本發明可以以其它形式、結構、布置、比例，以及用其它組件、 材料和部件來實現。在不脫離本發明範圍和精神的情況下，可以對這裡所披露的實施例進 行其它變形和改變。 例如，實施例中採用的存儲單元，既然可以是相變存儲單元，也可以是電阻隨機存 儲器單元，採用的相變材料和電阻轉換材料顯然可以是相變材料和電阻轉換材料中的任意 一種，在必要的情況下，還可以是多種材料的組合，例如多層結構。而採用何種摻雜類型作 為字/位線也都是可以選擇的，可以改變的還包括摻雜原子的種類，淺溝道的深度也是如 此。
權利要求
一種電阻轉換存儲器裝置，其特徵在於通過雙淺溝道隔離形成二極體陣列，深度不同的第一淺溝道與第二淺溝道非正交相交；第一淺溝道將第一導電類型的重摻雜導電半導體線分隔開，形成多根半導體線；第二淺溝道則在同一重摻雜導電半導體線上方隔離形成多個二極體；二極體對應所需選通的電阻轉換存儲器單元。
2. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於 所述重摻雜導電半導體線的上方還包含導電通孔。
3. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於所述第一淺溝道與第二淺溝道非正交相交，兩淺溝道中心線之間的夾角在45度到89 度之間。
4. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於所述雙淺溝道採用絕緣材料形成電學隔離結構；絕緣材料為多晶矽，或為氧化物和氮 化物中的一種或多種。
5. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於 所述第一淺溝道的深度要深於第二淺溝道的深度；較深的第一淺溝道將第一導電類型的重摻雜導電半導體線分隔開，形成多根半導體線；較淺的第二淺溝道則在同一重摻雜導電半導體線上方隔離形成多個二極體。
6. 根據權利要求1或5所述的電阻轉換存儲器裝置，其特徵在於 第一淺溝道的深度在700nm到5000nm之間，深度足夠以形成分立的重摻雜導電半導體線，使重摻雜導電半導體線之間具有較差的導電性。
7. 根據權利要求1或5所述的電阻轉換存儲器裝置，其特徵在於 第二淺溝道的深度在350nm到3000nm之間，深度要至少達到重摻雜導電半導體線的頂部，在重摻雜導電半導體線上方形成分立的二極體。
8. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於由第一淺溝道和第二淺溝道隔離得到的二極體的俯視圖形狀為非矩形的平行四邊形。
9. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於多個二極體共享一根重 摻雜導電半導體線。
10. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於所述的電阻轉換存儲器為相變存儲器或電阻隨機存儲器。
11. 根據權利要求1所述的電阻轉換存儲器裝置，其特徵在於 在第一淺溝道的底部有第二導電類型的摻雜，增強第一淺溝道的電學隔離效果。
12. —種製造電阻轉換存儲器裝置的工藝方法，其特徵在於，所述工藝包括如下步驟A、 在第二導電類型的半導體基底表面上形成的第一導電類型重摻雜；B、 在基底上方形成半導體單晶外延層；C、 製造出第一淺溝道，第一淺溝道的深度要大於重摻雜半導體層加上外延單晶層的總 厚度；D、 通過調節和實現第一導電類型重摻雜層上方半導體單晶的摻雜種類和劑量，在第一淺溝道隔離後形成的線條上形成PN結；E、 製造第一淺溝道非正交相交的第二淺溝道，第二淺溝道的深度小於第一淺溝道的深度，其深度又要大於或者等於上述單晶層的厚度，第一淺溝道和第二淺溝道隔離後形成的區域即為分立的二極體，二極體的俯視圖形狀為非矩形的平行四邊形；F、 製造導電通孔，填充絕緣材料，實現電學隔離，化學機械拋光平坦化；G、 製造電阻轉換存儲單元，並製造位線。
13. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 步驟A中，重摻雜層的厚度在700hm到5000nm之間，重摻雜的方案為擴散法，或為離子注入法；步驟B中，通過外延法或金屬誘導法或雷射退火法在基底上方形成半導體單晶外延 層，外延層為第二導電類型；步驟C中，第一淺溝道的深度在710nm到6000hm之間。
14. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 第二淺溝道的深度在350hm到3000nm之間。
15. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 步驟F所述絕緣材料的填充材料為多晶矽，填充方法為氣相沉積法。
16. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 第一淺溝道與第二淺溝道非正交相交，兩者中心線之間的夾角在45度到89度之間。
17. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 由第一淺溝道和第二淺溝道隔離得到的二極體的俯視圖形狀為非矩形的平行四邊形。
18. 根據權利要求12所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述的電阻轉換存儲器為相變存儲器或電阻隨機存儲器。
19. 一種製造電阻轉換存儲器裝置的工藝方法，其特徵在於，所述工藝包括如下步驟 A'、在第一導電類型的基底上製造出第一淺溝道，形成多條半導體線；B'、採用化學氣相沉積法沉積保護層，通過回刻工藝，去除多餘部分的保護層，僅保留 第一淺溝道底部的保護層；C'、通過化學氣相沉積法沉積含有第二導電類型摻雜物的材料，通過回刻工藝，去除 第一淺溝道開口處的含有第二導電類型摻雜物的材料；D'、通過退火進行熱擴散，對在通過第一淺溝道隔離分隔形成的半導體線進行第二導 電類型重摻雜，摻雜完成後形成了第二導電類型重摻雜的半導體字線，去除殘留的含有摻 雜物的材料；E'、通過離子注入法在第一淺溝道隔離後形成的線條上實現摻雜，形成PN結；F'、採用刻蝕法，製造與第一淺溝道非正交相交的第二淺溝道，刻蝕深度要到達重摻雜層的頂部，但是小於第一淺溝道的深度，在第二導電類型重摻雜的半導體字線上方形成多個二極體；G'、填充絕緣材料，實現電學隔離，化學機械拋光平坦化，製造通孔，引出第二導電類 型重摻雜的半導體字線；H'、製造電阻轉換存儲單元和位線。
20. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於所述步驟A'中，第一淺溝道深度在700nm到6000nm之間。
21. 根據權利要求20所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述步驟A'中，第一淺溝道的深度在710nm到6000nm之間。
22. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 第二淺溝道的深度在350nm到3000nm之間。
23. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 步驟G'中所述絕緣材料的填充的材料為多晶矽，填充方法為氣相沉積法。
24. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 由第一淺溝道和第二淺溝道隔離得到的二極體的俯視圖形狀為非矩形的平行四邊形。
25. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述的電阻轉換存儲器為相變存儲器或電阻隨機存儲器。
26. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述第二導電類型的原子在高溫退火的下可擴散到第一導電類型的材料中。
27. 根據權利要求26所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述退火處理條件為溫度在30(TC到150(TC之間，退火時間在1分鐘到48小時之間。
28. 根據權利要求19所述的製造電阻轉換存儲器裝置的工藝方法，其特徵在於 所述第二導電類型的摻雜原子為砷、磷、銻、鉍、硫、硒、碲、碘、硼、鋁、鎵、鉀、銦、鋰、鉀、鈹中的一種或者多種。
全文摘要
本發明揭示了一種電阻轉換存儲器裝置及其製造工藝，所述電阻轉換存儲器裝置通過雙淺溝道隔離形成二極體陣列，深度不同的第一淺溝道與第二淺溝道非正交相交；第一淺溝道將第一導電類型的重摻雜導電半導體線分隔開，形成多根半導體線；第二淺溝道則在同一重摻雜導電半導體線上方隔離形成多個二極體；二極體對應所需選通的電阻轉換存儲器單元。
文檔編號H01L27/24GK101794808SQ20101012729
公開日2010年8月4日 申請日期2010年3月18日 優先權日2010年3月18日
發明者劉波, 宋志棠, 封松林, 張挺, 陳邦明 申請人:中國科學院上海微系統與信息技術研究所