半導體元件、半導體裝置及電力變換器的製作方法

2023-06-05 20:59:56

專利名稱：半導體元件、半導體裝置及電力變換器的製作方法
技術領域：
本發明涉及半導體元件。特別涉及使用於高耐壓、大電流場合的碳化矽半導體元件(功率半導體器件)。另外，本發明涉及具備碳化矽半導體元件的半導體裝置及電力變換器。
背景技術：
碳化矽(silicon carbide :SiC)是與矽(Si)相比帶隙大的高硬度的半導體材料， 被應用於功率器件、耐環境元件、高溫動作元件、高頻元件等各種半導體裝置。其中，在半導體元件或整流元件等功率器件中的應用備受關注。使用了 SiC的功率器件與Si功率器件相比，其優點在於能夠大幅度降低功率損耗等。另外，SiC功率器件能靈活應用這種特性， 較之Si功率器件能夠實現更小型的半導體裝置。使用了 SiC的功率器件之中的代表性半導體元件是金屬-絕緣體-半導體場效應電晶體(Metal-Insulator-Semiconductor Field-Effect Transistor :MISFET)。 下面，有時將SiC的MISFET僅稱為「SiC-FET」。金屬-氧化物-半導體場效應電晶體 (Metal-Oxide-Semiconductor Field-Effect Transistor =MOSFET)是 MISi7ET 的一種。當 SiC的pn結中流動正向電流時，存在著因基板底面錯位導致層疊缺陷增大這一 SiC固有的問題。在將SiC-FET作為開關元件，例如使用在對電動機等負載進行驅動控制的電力變換器等中的情況下，會產生上述問題。在作為進行同步整流型控制的電力變換器的開關元件而使用SiC-FET的情況下，如後面的詳細說明那樣，需要在SiC-FET處於截止狀態時流動 「回流電流」。作為該回流電流的路徑，有時使用SiC-FET內在的pn結。這種pn結存在於構成SiC-FET的半導體元件的內部，由於作為二極體發揮作用，因此稱為「體二極體(body diode) 」。當將SiC-FET內在的pn結二極體(體二極體)作為回流二極體使用時，在作為 pn結的體二極體中沿正向流動電流。當該電流流經SiC的pn結時，認為因體二極體的雙極性動作會導致SiC-FET的結晶劣化(例如專利文獻1、非專利文獻1、2)。當SiC-FET的結晶劣化時，體二極體的ON電壓有可能上升。另外，當將體二極體作為回流二極體使用時，因pn結二極體的雙極性動作導致二極體從導通狀態轉變為截止狀態時，流動反向恢復電流。反向恢復電流產生恢復損耗，導致開關速度下降。為了解決通過將體二極體作為回流二極體使用而產生的這種問題，提出將作為電子元件的回流二極體元件與SiC-FET反向並聯連接使得在回流二極體元件中流動回流電流的方案(例如專利文獻2)。圖1表示具有回流二極體元件的典型的逆變器電路1000的構成。逆變器電路1000是用於驅動電動機等的負載1500的電路，具備由SiC-FET構成的多個半導體元件1100。在逆變器電路1000中，與半導體元件Iioo反向並聯地連接著回流二極體元件1200。通過半導體元件1100流動導通電流(If)，通過回流二極體元件1200 流動回流電流(Ik)。由串聯連接的兩個半導體元件1100構成了一個組，相對於直流電源 2000並聯設置三個組。各半導體元件1100的柵極電位由控制器控制。
圖2(a)示出半導體元件(SiC-FET) 1100的構成。半導體元件1100由碳化矽(SiC) 半導體構成，具有在n+基板(SiC基板)110上層疊了 η—漂移(drift)層120的構造。在 n_漂移層120的上部形成了 ρ體區域130，在ρ體區域130的上部形成了 ρ體接觸區域132 和η+源極區域140。並且，在ρ體接觸區域132及η+源極區域140上形成了源極電極145。在η_漂移層120、ρ體區域130及η.源極區域140的表面形成了溝道外延層150。 此外，在溝道外延層150上形成了柵極絕緣膜160及柵極電極165。在溝道外延層150中的與ρ體區域130的上表面相接的部分形成溝道區域。在η+基板110的背面形成了漏極電極 170。半導體元件1100中內置有體二極體180。S卩，通過P體區域130與η_漂移層120 之間的Pn結形成了體二極體180。由於SiC是寬帶隙半導體，因此體二極體180在室溫下的上升電壓Vf在3V附近 (約2. 7V)，比較高，損耗大。圖4表示不同動作溫度下的體二極體180的電流電壓特性及上升電壓。關於體二極體180，根據表示其電流電壓特性的曲線以切線近似的方式求出的上升電壓Vf，在25°C 約高2. 8V，這樣的高上升電壓的二極體是不實用的。當動作溫度變高時，Vf變小。另外，如前述，當將體二極體180作為回流二極體使用時，存在著半導體元件1100的結晶劣化，可靠性下降的問題。因此，在逆變器電路1000中，難以用體二極體180代替回流二極體元件1200來使用。另外，作為SiC固有的課題，當pn結中持續流動正向電流時，SiC的晶體缺陷增大，由此也會產生損耗增大的問題。體二極體180是pn結二極體，是雙極性動作的元件。在體二極體180處於截止狀態時，流動反向恢復電流，因而產生恢復損耗。其結果，由於產生了流動反向恢復電流的期間，因此執行半導體元件1100的高速開關動作極其困難。此外，由於開關損耗增大，因此難以提高開關頻率。圖2(b)示出的半導體元件1110是使用了 SiC的絕緣柵極型雙極性電晶體 (Insulated Gate Bipolar Transistor :IGBT)。在該半導體元件1110的情況下，無法將體二極體181作為回流二極體使用。這是由於半導體元件1110的基板112是ρ+基板。在半導體元件1110的情況下，除了 ρ體區域130與n_漂移層120之間的體二極體181之外，還內置有基於P+基板112與n_漂移層120之間的pn結的體二極體182，因此由於存在體二極體182導致無法流動回流電流(Ik)。圖17是為了說明圖1中的一部分構成而抽出表示的電路圖。基於圖17可知，直流電源2000向電動機等的感應性負載2100提供電力。高邊側(high side)MISFET H和低邊側MISFET L串聯連接。對高邊側MISFETH和低邊側(low side)MISFET L進行驅動的控制器2200輸出高邊側MISFET H的柵極驅動電壓Vgl和低邊側MISFET L的柵極驅動電壓 Vg2。控制器2200與直流電源2000 —起作為對各MOSFET (半導體元件)的電位進行設定的「電位設定部」發揮功能，通過該電位設定部驅動圖示的半導體裝置。在圖17中，在由箭頭示出的電流II、12沿著箭頭方向流動時具有正值，在沿著與箭頭方向相反的方向流動時具有負值。
圖18(a) (e)是圖17示出的電路的動作波形，是表示在向感應性負載2100流動電流時的各部分的電壓及電流的時序圖(timing chart)。高邊側MISFET H的柵極驅動電壓Vgl和低邊側MISFET L的柵極驅動電壓Vg2被排他性地接通、斷開。另外，為了防止高邊側MISFET H和低邊側MISFET L同時導通導致的短路破壞，在Vgl與Vg2之間設置空載時間(dead time) Tdl、Td2。圖18的時序圖中的初始狀態表示Vg2接通、在圖17示出的箭頭96的路徑上流動電流的狀態。接著，Vg2斷開，在空載時間期間Tdl內，沿圖17示出的箭頭97的路徑流動電流，即在與低邊側MISFET L反向並聯連接的回流二極體元件中流動電流。此時，電流Il 表示負值。在與低邊側MISFET L反向並聯連接的回流二極體元件中流動電流的狀態下，如果使高邊側MISFET H導通，則向與低邊側MISFET L反向並聯連接的回流二極體元件施加電壓。該電壓對於回流二極體元件來說是反向電壓。因此，在圖17示出的箭頭95的路徑上，與低邊側MISFET L反向並聯連接的回流二極體元件中流動反向恢復電流之後，與低邊側MISFET L反向並聯連接的回流二極體元件截止。更詳細而言，當高邊側MISFET H導通時，在該時刻從高邊側MISFET H貫通與低邊側MISFETL反向並聯連接的回流二極體元件的反向恢復電流，如峰值電流98所示那樣瞬態流動。該反向恢復電流不會流經感應性負載 2100，但是如圖17的箭頭95所示那樣，疊加在流經高邊側MISFET H的電流上，成為開關損耗增大、過電流導致的元件破壞、產生噪聲等的原因。當與低邊側MISFET L反向並聯連接的回流二極體元件截止時，在圖17示出的箭頭94的路徑上流動電流。然後，Vgl斷開，在空載時間期間Td2內，在圖17示出的箭頭97 的路徑上流動電流，即在與低邊側MISFETL反向並聯連接的回流二極體元件中流動電流。在與低邊側MISFET L反向並聯連接的回流二極體元件中流動電流的狀態下，低邊側MISFET L導通，在圖17示出的箭頭96的路徑上流動電路，即在低邊側MISFET L的溝道中流動電流，返回到初始狀態。此外，在高邊側MISFET H和低邊側MISFET L中導通/截止動作的時刻不同，但是由於在高邊側也產生反向恢復電流，因此在高邊側的回流二極體元件中也流動電流。下面，參照圖3，對pn結二極體的反向恢復電流進行說明。圖3中的曲線(a)及 (b)表示使用了 Si的pn結二極體(Si-PND)的電流變化的測量結果。曲線(a)是25°C (Tj =25°C )的結果，曲線(b)是150°C (Tj = 150°C )的結果。由曲線(a)及(b)可知，在pn結二極體中有產生反向恢復電流的期間，由此會導致逆變器電路1000的特性劣化(例如妨礙開關動作的高速化及增大開關損耗)。反向恢復電流在150°c的曲線(b)比25°C的曲線(a)大，因此溫度越高pn結二極體特性的劣化程度越高。另一方面，圖3中的曲線(c)表示使用了 SiC的肖特基勢壘二極體(SiC-SBD)的電流變化的測量結果。可看出曲線(c)的情況與曲線(a)及(b)相比反向恢復電流小。另外，曲線(c)是25°C和150°C的兩個結果，因此可知在SiC-SBD中即便在高溫的情況下也幾乎不產生反向恢復電流。因而，較之Si-PND，作為回流二極體元件1200優選使用SiC-SBD。可是，SiC-SBD卻存在著高價的問題。進而，在逆變器電路1000中為了回流電流而增加元件個數會導致電路成本的增大。
(現有技術文獻)專利文獻1 JP特開2008-17237號公報專利文獻2 JP特開2002499625號公報非專利文獻1 荒井和雄、吉田貞史共編、SiC素子O基礎i応用(才一 A社、2003、 P206)非專利文獻2 =Materials Science Forum Vols. 389-393 (2002) pp. 1259-1264

發明內容
(發明所要解決的課題)專利文獻2公開的SiC半導體裝置，作為「回流二極體元件」而使用了 SiC的SBD。 SBD的上升電壓比SiC-FET的體二極體小。因此，在回流電流小時，在SBD中流動回流電流， 因此不會在體二極體中流動回流電流。可是，當作為回流二極體元件而使用SiC的SBD時，由於碳化矽半導體材料仍是高價，因此SiC的SBD也是高價，從而導致電路成本增大。進而，在將專利文獻2的SiC-FET 用於電力變換器時，在體二極體中流動回流電流的情況下，SiC-FET的故障率上升，還存在成為可靠性低的電力變換器的問題。另外，因為與SiC-SBD的搭載部分相應地元件個數變多，因此電力變換器也相應變大，與期望小型化及輕量化的電力變換器背道而馳。本發明鑑於上述情況而提出，其主要目的在於提供一種能夠在不增加元件個數的情況下抑制SiC半導體裝置的結晶劣化，從而能夠確保高可靠性的SiC半導體元件。另外，本發明的另一目的在於提供一種能夠在降低損耗的同時進行高速動作的 SiC半導體元件。(用於解決課題的方案)本發明的半導體裝置具備包括金屬-絕緣體-半導體場效應電晶體的半導體元件、和對所述半導體元件的電位進行設定的電位設定部，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層內；第1導電型的源極區域，位於所述體區域內；第1導電型的第2碳化矽半導體層，位於所述第1碳化矽半導體層上且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸； 以及漏極電極，設置於所述半導體基板的背面，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為 Vgs，將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述第 2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述金屬-絕緣體-半導體場效應電晶體作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用。在優選的實施方式中，所述二極體的上升電壓的絕對值比由所述體區域和所述第 1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。在優選的實施方式中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0.7伏特以上。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。本發明的另一半導體元件包括金屬-絕緣體-半導體場效應電晶體，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層內；第1導電型的源極區域，位於所述體區域內；第1導電型的第2碳化矽半導體層，位於所述第1碳化矽半導體層上且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸；以及漏極電極，設置於所述半導體基板的背面，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，在Vgs > Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，在0伏特< Vgs < Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體不沿所述正向流動電流，並且在Vds < 0伏特時作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。在優選的實施方式中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0.7伏特以上。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。在優選的實施方式中，所述半導體元件用於半導體裝置中，該半導體裝置具備半導體元件，包括具有柵極電極、源極電極、漏極電極及溝道區域的電晶體；以及電位設定部， 對所述柵極電極的電位進行設定，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs 上升至柵極閾值電壓Vth以上，從而經由所述溝道區域使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述電晶體作為從所述源極電極經由所述溝道區域向所述漏極電極沿所述反向流動電流的二極體發揮作用。本發明的另一半導體元件包括金屬-絕緣體-半導體場效應電晶體，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層內；第1導電型的源極區域，位於所述體區域內；第1導電型的第2碳化矽半導體層，位於所述第1碳化矽半導體層上且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸；以及漏極電極，設置於所述半導體基板的背面，所述第2碳化矽半導體層包括摻入了第1導電型雜質的至少一個雜質摻入層，在將所述第2碳化矽半導體層中的雜質濃度的平均值設為N (cm—3)、將厚度設為d(nm)的情況下，N及d滿足bLgXd'a! 3 ^ N bQ 6 = 7· 609X 1020、a0 6 = -1. 881。在優選的實施方式中，d在5nm以上200nm以下。在優選的實施方式中，d在IOnm以上IOOnm以下。在優選的實施方式中，d在20nm以上75nm以下。在優選的實施方式中，所述第2碳化矽半導體層是在所述第1碳化矽半導體層上外延生長而形成的層。在優選的實施方式中，所述第2碳化矽半導體層是通過對所述第1碳化矽半導體層進行離子注入而形成的層。本發明的電力變換器具備上述任一項所述的半導體元件；第1布線，其將電源電壓的至少一部分施加到所述半導體元件的源極電極與漏極電極之間；以及第2布線，其將來自對所述半導體元件的開關進行控制的控制器的電壓施加到所述半導體元件的柵極電極，所述電力變換器輸出向負載供給的電力。在優選的實施方式中，還具備與電源電連接的端子。在優選的實施方式中，還具備與感應性負載電連接的端子。本發明的另一半導體裝置具備半導體元件，包括金屬-絕緣體-半導體場效應電晶體；以及電位設定部，對所述半導體元件的電位進行設定，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板 』第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層上；第1導電型的源極區域，位於所述體區域上；凹部，貫通所述體區域以及所述源極區域，併到達所述第 1碳化矽半導體層；第1導電型的第2碳化矽半導體層，其包括所述凹部的側面且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸；以及漏極電極，設置於所述半導體基板的背面，將以所述源極電極的電位為基準的所述漏極電極的電位定義為 Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述金屬-絕緣體-半導體場效應電晶體作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用。在優選的實施方式中，所述二極體的上升電壓的絕對值比由所述體區域和所述第 1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。在優選的實施方式中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0.7伏特以上。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。本發明的又一半導體元件包括金屬-絕緣體-半導體場效應電晶體，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層上；第1導電型的源極區域，位於所述體區域上；凹部，貫通所述體區域以及所述源極區域，併到達所述第1碳化矽半導體層；第1導電型的第2碳化矽半導體層，其包括所述凹部的側面且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸；以及漏極電極，設置於所述半導體基板的背面，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，在Vgs ^ Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，在0伏特 ^ Vgs < Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體不沿所述正向流動電流， 並且在Vds < 0伏特時作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。在優選的實施方式中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0.7伏特以上。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。

在優選的實施方式中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。所述半導體元件用於半導體裝置中，該半導體裝置具備半導體元件，包括具有柵極電極、源極電極、漏極電極及溝道區域的電晶體；以及電位設定部，對所述半導體元件的電位進行設定，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述溝道區域使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述電晶體作為從所述源極電極經由所述溝道區域向所述漏極電極沿所述反向流動電流的二極體發揮作用。本發明的又一半導體元件包括金屬-絕緣體-半導體場效應電晶體，所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，位於所述半導體基板的主面上；第2導電型的體區域，位於所述第1碳化矽半導體層上；第1導電型的源極區域，位於所述體區域上；凹部，貫通所述體區域以及所述源極區域，併到達所述第1碳化矽半導體層；第1導電型的第2碳化矽半導體層，其包括所述凹部的側面且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，與所述源極區域接觸；以及漏極電極，設置於所述半導體基板的背面，所述第2碳化矽半導體層包括摻入了第1導電型雜質的至少一個雜質摻入層，在將所述第2碳化矽半導體層中的雜質濃度的平均值設為N(cm—3)、將厚度設為d(nm)的情況下，N及d滿足下述關係bL3Xd"aL3^N<b0Xd"a0
b0 = 1. 349 X IO21
a0 = -1· 824
b13 = 2. 399 X IO20
B1 3 = -L 774。
在優選的實施方式中，還滿足下述關係
N 彡 I3lXcTii1
bi = 2. 188 X IO2ci
al = -1. 683。
在優選的實施方式中，還滿足下述關係
N ^ b0 6XcTa0 6、
b。6 = 7. 609 X ΙΟ20、
a0 6 = -1.881。在優選的實施方式中，d在5nm以上200nm以下。在優選的實施方式中，d在IOnm以上IOOnm以下。在優選的實施方式中，d在20nm以上75nm以下。在優選的實施方式中，所述第2碳化矽半導體層是通過外延生長而形成的層。在優選的實施方式中，所述第2碳化矽半導體層是通過離子注入而形成的層。本發明的另一電力變換器具備上述任一項所述的半導體元件；第1布線，其將電源電壓的至少一部分施加到所述半導體元件的源極電極與漏極電極之間；以及第2布線， 其將來自對所述半導體元件的開關進行控制的控制器的電壓施加到所述半導體元件的柵極電極，所述電力變換器輸出向負載供給的電力。在優選的實施方式中，還具備與電源電連接的端子。在優選的實施方式中，還具備與感應性負載電連接的端子。(發明效果)根據本發明，二極體電流流經溝道而不是流經由pn結構成的體二極體，因此上升電壓比體二極體更低，能降低導通損耗。特別是，在碳化矽半導體這樣的寬帶隙半導體中， 因為體二極體的上升電壓變高，因此更有效。另外，通過儘量減小在溝道中流動電流的二極體在室溫(25°C)下的上升電壓，從而能夠將直接施加給碳化矽半導體的pn結的電壓確保在小於體二極體的上升電壓0.7V)的電壓，能夠避免在碳化矽半導體的pn結流動正向電流而導致的晶體缺陷增加的問題。進而，因為是單極性動作而不是雙極性動作，因此可減輕反向恢復電流、降低反向恢復電流損耗、降低開關損耗、使開關動作高速化。另外，通過使用本元件，從而不需要電力變換電路的回流二極體元件，因此可降低元件個數。換而言之，根據本發明，基於施加給元件的電極的電壓，能使一個元件作為MISFET動作，或者能作為二極體動作。其結果，可降低電路成本。


圖1是表示典型的逆變器電路1000的構成的電路圖。圖2 (a)是半導體元件(SiC-MISFET) 1100的剖視圖，圖2 (b)是半導體元件 (SiC-IGBT)IllO 的剖視圖。圖3是用於對pn結二極體的反向恢復電流進行說明的曲線圖。圖4是用於說明SiC體二極體的上升電壓的曲線圖。圖5(a)是示意性表示本發明的實施方式涉及的半導體元件100的構成的剖視圖， 圖5(b)是半導體元件100的電路略號。圖6(a)是用於說明溝道區域55和柵極絕緣膜60的界面中的傳導帶能量分布的剖視圖，(b)及(c)分別表示正向及反向情況下的溝道橫向的傳導帶能量分布的曲線圖。圖7是表示半導體元件100的I-V特性的曲線圖。圖8是表示使用了 Si的MOSFET (比較例)的I-V特性的曲線圖。圖9 (a)及(b)是正向的Vth和反向的VfO的相關圖。圖IOA是表示在改變了溝道外延層50的厚度、雜質濃度的情況下，反向電流的上升電壓VfO的絕對值(IVfOl)處於規定範圍的區域的曲線圖。
圖IOB是表示在改變了溝道外延層50的厚度、雜質濃度的情況下，反向電流的上升電壓VfO的絕對值(IVfOl)處於規定範圍的區域的曲線圖。圖IOC是表示在改變了溝道外延層50的厚度、雜質濃度的情況下，反向電流的上升電壓VfO的絕對值(IVfOl)處於規定範圍的區域的曲線圖。圖IOD是表示在改變了溝道外延層50的厚度、雜質濃度的情況下，反向電流的上升電壓VfO的絕對值(IVfOl)處於規定範圍的區域的曲線圖。圖11是表示使用了本發明的實施方式涉及的半導體元件100的電力變換電路200 的構成的電路圖。圖12是表示模擬仿真使用的沒有溝道外延層50的半導體元件的構造的剖視圖。圖13(a)及(b)分別是由線性刻度及對數刻度(半對數)表示的反向電流的Id-Vd 特性的曲線圖。圖14(a)及(b)是表示反向特性中的溝道橫向傳導帶能量分布的曲線圖。圖15(a)及(b)是表示正向特性中的溝道橫向傳導帶能量分布的曲線圖。圖16是表示溝道界面傳導帶能量的Vgs依存性的曲線圖。圖17是取出了圖1示出的逆變器電路的3相逆變器的1相的電路圖。圖18(a) (e)是表示圖17示出的電路的動作波形的圖(時序圖)。圖19是表示升降壓轉換器210的電路圖。圖20是表示升壓轉換器220的電路圖。圖21是示意性表示本實施方式的半導體元件100的構成的剖視圖。圖22(a) (c)是用於說明半導體元件100的製造方法的工序剖視圖。圖23(a) (c)是用於說明半導體元件100的製造方法的工序剖視圖。圖24(a) (c)是用於說明半導體元件100的製造方法的工序剖視圖。圖25(a) (c)是用於說明半導體元件100的製造方法的工序剖視圖。圖沈是示意性表示本實施方式涉及的半導體元件100的其他構成的剖視圖。圖27(a) (c)是用於說明半導體元件100』的製造方法的工序剖視圖。圖^(a) (c)是用於說明半導體元件100』的製造方法的工序剖視圖。圖29(a)及(b)是用於說明半導體元件100』的製造方法的工序剖視圖。圖30(a)及(b)是用於說明半導體元件100』的製造方法的工序剖視圖。圖31是Si-MOSFET的等效電路。圖32是Si-MOSFET和回流二極體的組合的等效電路。圖33是Si-MOSFET和SiC-SBD的組合的等效電路。圖34是Si-IGBT和回流二極體的組合的等效電路。圖35是示意性表示半導體元件100的變形例的構成的剖視圖。圖36是在改變了溝道外延層50的厚度、雜質濃度的情況下的正向的Vth和反向的VfO的相關圖。
具體實施例方式
本發明的半導體裝置具備包括MISFET的半導體元件、和對該半導體元件的電位進行設定的電位設定部。該半導體元件包括MISFET，其具有作為溝道區域發揮功能的碳化矽半導體層，在基板的主面側具有柵極電極及源極電極，在基板的背面側具有漏極電極。上述電位設定部以源極電極的電位為基準，將零以上且小於電晶體的閾值電壓Vth的電位賦予給柵極電極，從而使上述MISFET作為從源極電極經由溝道區域向漏極電流流動電流的
二極體進行動作。另外，本發明的半導體元件包括MISFET，其具有作為溝道區域發揮功能的碳化矽半導體層，在基板的主面側具有柵極電極及源極電極，在基板的背面側具有漏極電極。該 MISFET在以源極電極的電位為基準的柵極電極的電位為零以上且小於電晶體的閾值電壓 Vth的情況下，作為從源極電極經由溝道區域向漏極電極流動電流的二極體進行動作。下面，參照

本發明的半導體元件的實施方式。本發明並不限定於以下的實施方式。參照圖5(a)及(b)對本發明的實施方式涉及的半導體元件100進行說明。圖5(a) 是示意性表示本實施方式的半導體元件100的構成的剖視圖。另外，圖5(b)表示本實施方式的半導體元件100的電路略號。圖5(b)記載的二極體標記是指經由半導體元件100的溝道區域流動電流的二極體。G表示柵極電極，S表示源極電極，D表示漏極電極。在本說明書中，將以源極電極S的電位為基準的漏極電極D的電位定義為VdsJf 以源極電極S的電位為基準的柵極電極G的電位設為Vgs，將從漏極電極D流向源極電極S 的電流的流向定義為「正向」，將從源極電極S流向漏極電極D的電流的流向定義為「反向」。 另外，電位及電壓的單位都是伏特(V)。本實施方式的半導體元件100是包括MISFET的半導體元件，在規定條件下MISFET 的溝道區域發揮二極體特性。如圖5(a)所示，本實施方式的半導體元件100包括第1導電型的碳化矽半導體基板10、和在基板10的表面IOa上形成的第1導電型的第1碳化矽半導體層20。本實施方式的碳化矽半導體基板10是η+基板(n+SiC基板)，第1碳化矽半導體層20是n_漂移層。 即，在本實施方式中，第1導電型為η型，第2導電型為ρ型。η型和ρ型可以彼此互換。另外，「η+」或「η—」的符號中的上標文字的「 + 」或「-」的標記表示雜質的相對濃度。「η+」意味著與「η」相比η型雜質濃度高，「η—」意味著與「η」相比η型雜質濃度低。在第1碳化矽半導體層20形成有第2導電型的體區域(阱區域)30。在體區域 30內形成有第1導電型的源極區域40。本實施方式的體區域30為ρ型，源極區域40為η+ 型。在體區域30形成有ρ型的接觸區域32。在源極區域40上形成有源極電極45。源極電極45形成於η+源極區域40及ρ接觸區域32的表面，與η+源極區域40及ρ接觸區域 32的雙方電接觸。第1碳化矽半導體層(η_漂移層)20的表面部中的被體區域30夾持的區域22作為 JFET(Junction Field-Effect Transistor)區域發揮功能。在第1碳化矽半導體層20上，與ρ體區域30及η+源極區域40的至少一部分相接地形成有第2碳化矽半導體層50。本實施方式中的第2碳化矽半導體層50通過在形成有 P體區域30及η+源極區域40的η_漂移層20上外延生長而形成。第2碳化矽半導體層50 在位於P體區域30上方的地方包括溝道區域55。這裡，將該第2碳化矽半導體層50稱為 「溝道外延層」。溝道區域55的長度(溝道長度)相當於圖5 (a)示出的2個雙向箭頭所示的長度。即，MISFET的「溝道長度」由圖上的ρ體區域30的上表面(與溝道外延層50相接的表面)的水平方向尺寸規定。在溝道外延層50上形成有柵極絕緣膜60。在柵極絕緣膜60上形成有柵極電極 65。在基板10的背面IOb形成有漏極電極70。將半導體元件100的MISFET的閾值電壓(正向電流的閾值電壓)設為Vth。MISFET 在Vgs彡Vth的情況下(電晶體動作ON模式)，經由溝道外延層50使漏極電極70與源極電極45之間導通(在Vds > OV的情況下，從漏極電極70向源極電極45流動導通電流)， 在Vgs < Vth的情況下，作為電晶體而處於截止狀態。可是，在該MISFET中，在電晶體動作OFF模式下，即便在OV ( Vgs < Vth的情況下，也在Vds VfO (VfO為負值)的情況下不流動ImA以上的電流，在Vds彡VfO的情況下流動ImA 以上的電流。換而言之，流經該二極體的電流在Vds > Vf0(Vf0為負值)時幾乎為零(小於ImA)，但是如果使Vds從零開始徐徐減小(逐漸增大Vds的絕對值)，則在Vds達到VfO 時開始流動ImA的電流，如果進一步增大Vds的絕對值，則電流進一步增大。這意味著VfO 相當於二極體的電流-電壓特性中的「上升電壓(turn-on voltage)」。在本申請說明書中，對於二極體的電流-電壓特性中的「上升電壓」，分為MISFET 處於導通狀態(如流動額定電流那樣，Vgs比Vth充分大且Vds為IV)時MISFET中流動的電流為IA以上的半導體元件(電流容量大的半導體元件)和比IA小的半導體元件(電流容量小的半導體元件)進行定義。在前者的半導體元件(電流容量大的半導體元件)的情況下，對於二極體而言為正向的電壓被施加到二極體，在流經二極體的電流的絕對值為ImA以上時，定義為二極體電流上升了。並且，將流經二極體的電流的絕對值為ImA時二極體被施加的電壓(VfO)定義為「上升電壓」。另一方面，在後者的半導體元件(電流容量小的半導體元件)的情況下， 將流經二極體的電流成為MISFET處於導通狀態且Vds為IV時MISFET中流動的電流的千分之一的電流值之際二極體被施加的電壓(VfO)定義為「上升電壓」。在本發明中，通過電位設定部向半導體元件100的柵極電極賦予規定的電位。這樣，通過使Vgs上升至Vth以上，執行經由溝道外延層50導通漏極電極70與源極電極45之間的步驟。另外，通過電位設定部將Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而執行使MISFET作為從源極電極45經由溝道外延層50向漏極電極70沿反向流動電流的「二極體」發揮功能的步驟。在本發明中，基於後述的理由，將VfO的絕對值(二極體的上升電壓)設定得比 2. 7伏特還小。由於本實施方式的半導體元件100具有上述構成，因此半導體元件100作為二極體發揮功能之際的二極體電流90，通過溝道外延層50從源極電極45流向漏極電極70。二
20極管電流90的路徑與流經寄生的體二極體(體區域30和半導體層20的pn結)的電流92 的路徑完全不同。根據本實施方式的半導體元件100，使二極體電流流經溝道區域而不是流經作為 pn結的體二極體，因此可將二極體的上升電壓設定得比體二極體的上升電壓低，從而能減少導通損耗。pn結二極體的上升電壓依存於半導體材料的帶隙的大小。在碳化矽半導體這樣的寬帶隙半導體中，體二極體的上升電壓特別高，本發明中的上升電壓的降低效果更顯著。在本實施方式的半導體元件100中，因為經由溝道外延層50流動二極體電流90， 因此能夠避免在碳化矽半導體的pn結中流動正向電流引起的晶體缺陷增加的問題。經由溝道外延層流動電流的二極體的動作是單極性動作，而不是經由pn結的空穴、電子的雙極性動作，因此減輕了反向恢復電流。因此，能夠減少反向恢復電流損耗、減少開關損耗、使開關動作高速化。如果開關損耗減少，則可提高開關頻率。結果，能夠減小作為無源元件的電容器的電容值及作為無源元件的電抗器(reactor)的電感值，因此可使電容器和電抗器小型化、 可降低成本。另外，通過元件個數的減少，可減少電路的寄生電感、寄生電抗、寄生電阻，其結果可減少損耗，另外由於可減少噪聲，因此也可使構成噪聲濾波器的電容器和電抗器小型化，從而減少成本。此外，在使用了本實施方式的半導體元件100的情況下，由於不需要逆變器電路 1000的回流二極體元件1200，因此可減少元件個數，其結果可大幅度減少電路成本。下面，參照圖6，進一步說明本實施方式的半導體元件100的動作。圖6是用於說明溝道外延層50和柵極絕緣膜60的界面中的傳導帶能量分布的圖。圖6(a)是用於計算傳導帶能量分布的構造模型，圖6(a)中的A_A』線相當於圖6(b) 及(c)的橫軸[μπι]。圖6(b)及(c)分別表示正向及反向情況下的溝道橫向的傳導帶能量分布。另外，圖6(b)及(c)的縱軸表示傳導帶能量[eV]。首先，對正向、即Vds大於零的情況進行說明。如圖6(b)所示，在正向的情況下， 由於溝道外延層50中的與ρ體區域(或ρ阱)30相接的區域的傳導帶能量(即溝道區域陽的傳導帶能量)高於溝道外延層50中的源極區域40上及JFET區(漏極區域)22上的區域的傳導帶能量，因此載流子不流動。接著，如果使Vgs從零向正的方向上升，則溝道區域55的傳導帶能量下降，溝道外延層50中的源極區域40上的區域與溝道區域55之間的勢壘消失。因此，載流子從源極區域40流入溝道區域55。接著，說明反向即Vds為0以下的情況。如果Vds從OV狀態開始，且從OV開始降低Vds，則如圖6(c)所示，溝道外延層50中的JFET區(漏極區域)22上的區域的傳導帶能量上升，與溝道區域55的勢壘變低。因此，載流子(電子)從JFET區域(漏極區域)22上的區域流入。S卩，在逆電流流經體二極體之前，在溝道外延層50(或溝道區域55)中開始流動。 因為流經溝道外延層50，因此與MISFET(或M0SFET)的正向電流相同，是單極性動作。因此，也不會產生反向恢復電流，因此不會產生恢復損耗。另外，能夠具有比作為寬帶隙半導體的SiC的pn結的擴散電位引起的上升電壓還低的上升電壓。
簡而言之，在本實施方式的半導體元件100中，如圖6(b)所示，在正向的情況下， 通過柵極電壓的施加使得溝道區域陽的傳導帶能量下降而流動電流。另一方面，如圖6(c) 所示，在反向的情況下，通過漏極側的傳導帶能量的上升使得存在於溝道與漏極間的能量勢壘變低而流動電流。下面，參照圖7，對半導體元件100的特性進行說明。圖7表示本申請發明者試製的半導體元件100在室溫下的I-V特性。試製的半導體元件100是作為MISFET的一種的使用了 SiC的DMOSFET(Double Implanted MOSFET)，具有與圖5所示的構造相同的構造。 圖7的曲線圖的橫軸為Vds，縱軸為從漏極電極向源極電極沿「正向」流動的電流值。當電流從源極電極向漏極電極沿「反向」流動時，該電流具有負值。正向(Vds > 0V)的I-V特性是在Vgs = 0V、5V、10V、15V、20V的情況下測量的曲線。反向(Vds ( 0V)的I-V特性是在Vgs = OV的情況下測量的曲線。由圖7可知，在半導體元件100中，反向電流的上升電壓(VfO的絕對值)是比作為SiC的pn擴散電位的2. 7V還小的值(IV附近)。由於反向電流的上升電壓(VfO的絕對值)低於體二極體的上升電壓，因此可知二極體電流經由MISFET的溝道區域流動而不是經由作為Pn結的體二極體流動。其結果，通過使用半導體元件100能夠減少導通損耗。因為 Pn結二極體的上升電壓依存於半導體材料的帶隙的大小，因此在碳化矽半導體這樣的寬帶隙半導體中，體二極體的上升電壓特別高，本發明中的上升電壓的減少效果更顯著。圖8作為比較例示出使用了 Si的MOSFET在室溫下的I_V特性。在該比較例的情況下，反向電流的閾值VfO的絕對值為0. 6V。此時的反向電流流經體二極體，反向電流的上升電壓為體二極體的Pn結的上升電壓。在比較例的情況下，因為Si與SiC相比絕緣破壞電場低，因此為了具有與SiC相同的耐壓，而至少需要增大漂移層的膜厚，減小漂移層的雜質濃度。由於Si-MISFET與具有相同耐壓的SiC-MISFET相比，導通損耗變高。另外，因為 Si的帶隙低於1. IeV,因此在150°C左右，pn結的峰值電流增大。因此，在使用Si-MISFET 的情況下，動作溫度受到限制。圖9表示正向電流的閾值電壓Vth和反向電流的上升電壓VfO的相關圖。圖9 (a) 是基於試製品的實際測量值數據的相關圖。在該曲線圖中，作為反向電流的上升電壓VfO 採用了電流Id達到2mA時的電壓。體區域的雜質濃度及柵極絕緣膜的厚度固定了條件。圖 9 (b)是基於對變更了 MOSFET元件的幾個參數(例如溝道外延層50的厚度或濃度等)的構造進行模擬仿真的結果的相關圖。由圖9(a)可知，Vth越低，| Vf0 |也越小。該趨勢在圖9(b)中也同樣。這裡，在本實施方式的半導體元件100中，優選IVfOl小，優選正向電流的閾值電壓Vth為2V以上。
理由如下。在圖1所示的功率電路即逆變器電路1000中一般使用的半導體元件 (MISFET) 1100，優選為常閉狀態(Vth > 0V)。其原因在於，即便因某種原因導致柵極控制電路故障使得柵極電壓為0V，也能夠切斷漏極電流，因此是安全的。另外，當為高溫時，MISFET 的閾值電壓降低。例如，在SiC-MOSFET的情況下，有時溫度上升100°C電壓會下降約IV。 這裡，如果為了避免噪聲導致柵極導通而將噪聲容限設為IV，則優選室溫下的Vth設定在 2V(1V+1V)以上。因此，要求滿足正向電流的閾值電壓Vth高至某種程度且反向電流的上升電壓VfO的絕對值(IVfOl)儘量低這種相反要求。本申請發明者致力於能夠滿足這種相反要求的研究。根據各種研究的結果發現， 反向電流的上升電壓VfO的絕對值(IVfOl)能夠根據溝道層的雜質濃度及厚度進行調節。 另外，還發現與不具備溝道層的反轉型MISFET不同，本發明的半導體元件中的MISFET由於具備溝道層，因此除了溝道層的雜質濃度及厚度以外，還通過適當地選擇P體區域的雜質濃度或柵極絕緣膜的膜厚，能夠分別獨立地控制正向電流的閾值電壓Vth和反向電流的上升電壓VfO的絕對值(I VfO I) ο圖36是表示本發明的半導體元件中的正向電流的閾值電壓Vth和反向電流的上升電壓VfO的絕對值(IVfOl)的相關的圖。在圖36中，橫軸表示正向電流的閾值電壓Vth， 縱軸表示反向電流的上升電壓VfO的絕對值(Ivfol)。在為了得到本圖而實施的模擬仿真中，P型體區域(阱區域)的濃度固定在IX IO19CnT3，柵極絕緣膜的厚度固定在70nm。其他參數的範圍如下所示。 溝道外延層的厚度20 70nm·溝道外延層的濃度1 X IO17 4X IO18CnT3由圖36可知，例如通過使溝道外延層的厚度變薄且使溝道外延層的雜質濃度變高，從而能夠在使IvfOl為一定值的同時增大vth。因此，通過適當地設定溝道外延層的雜質濃度和厚度，從而可分別獨立地控制vth和IVfo I。例如，利用該圖說明在控制成Vth = 5V、VfO I = IV的情況下的溝道外延層的厚度和雜質濃度的設定方法。首先，讀取通過Vth = 5V與|VfO I = IV相交的交點的相關直線所對應的溝道外延層的厚度。在圖36中，能讀出約40nm。因此，將溝道外延層的厚度設定為40nm。然後， 在上述的溝道外延層的厚度中，設定Vth = 5V的雜質濃度即可。這裡，取數據存在的2點的濃度、即7 X IO17cnT3與IX IO18cnT3的中間值，設定為約8. 5 X IO17cnT3即可。這樣，在本發明所涉及的半導體元件中，通過調整第2碳化矽半導體層(溝道外延層)的厚度和雜質濃度，能夠將經由溝道的二極體的上升電壓的絕對值設定得比體二極體的上升電壓的絕對值小。圖IOA IOD是表示為了使反向電流的上升電壓VfO的絕對值(|VfO|)成為規定範圍內的值，需要獲取溝道外延層50的厚度d(nm)及雜質(施主)濃度N(cm_3)的條件的區域的曲線圖。曲線圖的縱軸表示溝道外延層的雜質濃度[cm—3]，橫軸表示溝道外延層的厚度[nm]。縱軸中的例如「1E+20」的標記表示1X102°。圖中的點是繪製模擬仿真得到的值的點。為了得到本圖所實施的模擬仿真的參數的範圍如下所述。·柵極絕緣膜的厚度60 120nm· ρ型體區域(阱區域)的濃度2X IOw 2X IO19cnT3 溝道外延層的厚度10 70nm·溝道外延層的濃度=IXlO17- 1.5 X IO19CnT3另外，無論在哪個情況下，都調整成正向電流的閾值電壓Vth為OV以上、S卩MISFET 為常閉狀態。在圖IOA 圖IOD中，(i) (ν)分別是表示邊界區域的直線。用式子表示這些直線的話，如下所示。
直線(i)所對應的式子N = b0Xd"a0b0 = 1. 349 X IO21a0 = -1· 824，直線(ii)所對應的式子N = b0.6Xd"a0.6b0 6 = 7. 609 X IO20a0 6 = -1. 881，直線(iii)所對應的式子N = Io1XcTii1bi = 2. 188 X IO20Ei1 = -1.683，直線(iv)所對應的式子N = bi ^Xd-B1 3bL3 = 2. 399 X IO20B1 3 = "I. 774,直線(ν)所對應的式子N = b2Xd"a2b2 = 5. 754 X IO20ει2 =-2.380。這裡，「表示乘冪，A"B意味著Ab。例如，滿足0 < |VfO|彡2. OV所需的條件為溝道外延層50的厚度d(nm)及雜質濃度N(cm_3)處於由直線⑴和直線(ν)夾持的區域、即滿足t^Xcr^SNSbeXcra。(參照圖10A)。滿足0< |VfO| < 1.3V所需的條件為溝道外延層50的厚度d(nm)及雜質濃度 N (cm-3)處於由直線⑴和直線(iv)夾持的區域、即滿足W3XcTi^3SNCbciXcraci(參照圖 10B)。滿足0< |VfO|彡1. OV所需的條件為溝道外延層50的厚度d(nm)及雜質濃度 N(cm-3)處於由直線⑴和直線(iii)夾持的區域、即滿Mb1Xcfiil <N<bQXcra(1(參照圖 10C)。滿足0< |VfO|彡0.6V所需的條件為溝道外延層50的厚度d(nm)及雜質濃度 N (cm-3)處於由直線⑴和直線(ii)夾持的區域、即滿足W6XcTiia6SNCbciXcraci(參照圖 10D)。另外，雖然在模擬仿真的參數範圍內製作了曲線圖，但即使是模擬仿真的參數範圍外的點，只要N和d在由上述各區域所對應的數學式表示的範圍內，就可認為分別滿足0 < I VfO I ^ 2. 0V,0 < I VfO I ^ 1. 3V、0 < I VfO I ^ 1. 0V,0 < I VfO I ^ 0. 6Vo例如，在要實現0 < VfO I ( 0. 6V的特性的情況下，選擇由直線⑴和直線( ) 夾持的區域中的溝道外延層50的厚度d及雜質濃度N。例如，將溝道外延層50的雜質濃度和膜厚分別設定為4X 1018Cm_3、20nm。這裡，為了進一步得到期望的Vth(在此是指2V以上8V以下)，選擇ρ體區域30的濃度及柵極絕緣膜60的膜厚。通過將ρ體區域30的雜質(受主)濃度例如設定為1 X 1019cm_3、將柵極絕緣膜60的膜厚例如設定為70nm，從而可得到I VfO I =約0. 5V，Vth也得到約3. 8V的值。ρ體區域30的濃度、柵極絕緣膜60的厚度，在考慮了所要求的器件性能或製造工藝上的制約的基礎上，可適當地進行選擇。優選溝道外延層的厚度d在5nm以上。這是由於如果將溝道外延層的厚度d設定為5nm以上，則即便產生成膜或加工工藝的偏差，也不會使溝道外延層的一部分消失。進而，優選溝道外延層的厚度d在IOnm以上。如果將溝道外延層的厚度d設定在 IOnm以上，則溝道外延層的膜厚的均勻性得到了提高。進而，優選溝道外延層的厚度d在20nm以上。如果將溝道外延層的厚度d設定在 20nm以上，則溝道外延層的膜厚的均勻性進一步得到提高，溝道外延層成膜穩定性提高。另外，優選溝道外延層的厚度d在200nm以下。這是由於如果溝道外延層的厚度 d在200nm以下，則為了形成源極電極而在蝕刻溝道外延層的工序中蝕刻不需要較長時間。進而，優選溝道外延層的厚度d在IOOnm以下。如果在IOOnm以下，則易於兼顧作為MISFET使用的情況下的適當的閾值電壓Vth和回流二極體的小的上升電壓|VfO I。進而，優選溝道外延層的厚度d在75nm以下。如果在75nm以下，則更易於兼顧作為MISFET使用的情況下的適當的閾值電壓Vth和回流二極體的小的上升電壓|VfO I。優選室溫下的溝道二極體的上升電壓儘量小。由此，能夠將向碳化矽半導體的pn 結直接施加的電壓保持在體二極體的上升電壓0.7V)以下，能夠避免在碳化矽半導體的 pn結中流動正向電流導致的晶體缺陷增加的問題。利用圖5對此進行說明。在|VfO|例如約0. 6V的情況下，例如在對源極給予OV的電位、對漏極給予-0. 6V以下的電位時，作為二極體發揮功能。此時，電流經由溝道區域55在路徑90上流動。然後，即便在對源極給予 OV的電位、對漏極給予-2. 7V的電位的情況下，該二極體的電流也不通過路徑92，而在路徑 90上流動。下面敘述其理由。在對源極給予0V、對漏極給予比-2. 7V大的電位的情況下， 首先在路徑90上流動二極體電流。這裡，基板10及漂移層20包括在路徑90中。將在此流動的電流設為I、將基板電阻設為Rsub、將漂移層20中的位於ρ阱區域30下方的電阻設為Rd，則在ρ阱區域30與漏極之間引起電壓下降IX(Rsub+Rd)的量。此時，在ρ阱區域 30與漂移層20之間施加的電壓為從源極-漏極間電壓中減去IX (Rsub+Rd)後的電壓。也就是說，作為源極-漏極間電壓，即便施加原本可以在體二極體中流動電流的2. 7V的電壓， 也由於以與體二極體並聯的方式存在著溝道二極體，因此在將源極漏極間電壓設為I Vds |、 將向體二極體的Pn結施加的電壓設為Vpn的情況下則有Vpn = | Vds | -I X (Rsub+Rd)。由於路徑90示出的溝道二極體的|VfO|越小，相對於相同的|Vds I而言I越大， 因此對體二極體的pn結施加的電壓Vpn就越小。因而，對體二極體的pn結施加的電壓Vpn 未達到在本來的體二極體中開始流動電流的2. 7V電壓，所以體二極體中不流動電流。也就是說，能夠避免在碳化矽半導體的pn結中流動正向電流導致的晶體缺陷增加的問題。SiC是寬帶隙半導體，因此與Si相比，為了特別是在高溫區域(300°C以上)的環境溫度下也可使用而需要在高溫環境中體二極體內也不流動電流，優選室溫下的IvfOl在 1. 3V以下。
此外，優選室溫下的|VfO|小於1.0V，進而優選小於0.6V。如果室溫下的|VfO 小於1. 0V，則能實現比將SiC-SBD (反向電流的上升電壓1. OV左右)用作回流二極體元件的情況更良好的動作。另外，如果室溫下的IVfO小於0.6V，則能實現比將Si-pin 二極體 (反向電流的上升電壓0. 6V左右)用作回流二極體元件的情況更良好的動作。圖11表示使用了本實施方式的半導體元件100的電力變換電路(這裡是指逆變器電路)200、負載500、電源2000及控制器。因為本實施方式的半導體元件100是回流二極體融合型的MISFET，所以不需要圖1所示的回流二極體元件1200。因此，在圖1中，在一個逆變器電路1000中需要6個半導體元件1100和6個回流二極體元件1200共計12個元件，但是如果使用圖11所示的本實施方式的半導體元件100，則由合計6個元件就能構成逆變器電路200。控制器相當於本發明中的電位設定部。控制器控制向各半導體元件100的柵極施加的電位。控制器控制各半導體元件的柵極的電位，例如在Vgs > Vth和Vgs = OV 之間進行切換。半導體元件100及控制器相當於本發明的半導體裝置。本發明的半導體裝置具備與電源2000電連接的端子。另外，本發明的半導體裝置具備與感應性的負載500電連接的端子。在本實施方式的逆變器電路200中，通過將元件個數減半，從而能夠實現成本的大幅度減少。另外，通過元件個數的減少，較之逆變器電路1000，能夠減少各元件的損耗 (連接損耗等)，其結果，能夠提高逆變器電路200的性能。除此之外，在本實施方式的構成中，較之逆變器電路1000，因為元件個數減半，因此能夠使逆變器電路200小型化、輕量化， 或者可實現噪聲的減少。此外，通過元件個數的減少，能夠減少寄生的C(電容)及/或寄生的L(電感)，所以即便在這一點上也能夠減少損耗，緩和電磁幹擾(EMI =Electro Magnetic Interference)的問題(噪聲問題)。另外，因為能減少損耗，因此能在逆變器電路200中減少熱量產生，故能夠使降溫裝置小型化，或者可易於制定冷卻單元的對策。並且，如果能減少損耗，則能提高頻率，例如如果將頻率設為2倍，由此可使所使用的接觸器元件(C)、電感器元件(L)的體積變為1/2，結果能夠使所使用的元件小型化及輕量化，能實現成本減少。另外，在本實施方式中，以逆變器電路為例進行了說明，但本實施方式的半導體元件100能廣泛應用於電力變換器(例如逆變器、轉換器、矩陣轉換器等)。另外，只要是能使用半導體元件100的用途即可，並不限於電力變換電路，也能用於其他電路(例如邏輯電路等數字電路等)。電源並不限於直流電源，也可是交流電源。也能根據電路用途適當進行選擇。下面，參照圖12 圖16，繼續說明本實施方式的半導體元件100。本申請發明者基於模擬仿真分析對有溝道外延層50的情況和無溝道外延層50的情況的特性差異進行了研究。圖12是表示模擬仿真中使用的無溝道外延層50的半導體元件(反轉型MISFET) 的構造的剖視圖。圖13表示模擬仿真分析後的反向電流的Id-Vds特性(Id 漏極電流、Vds 漏極電壓)。這裡，Vgs為0V。圖13(a)用線性刻度進行表示，圖13(b)用對數刻度(半對數)表示。另外，曲線I是有溝道外延層的情況下的結果，曲線II是無溝道外延層的情況下的結^ ο與曲線I及曲線II相應的半導體元件100都有Vth=約3. 5V。作為共同條件， 柵極絕緣膜60的膜厚為70nm，溝道長度Lg為0.5 μ m。另外，JFET區域22的雜質濃度為 IXlO1W3O由圖13可知，即使正向電流的閾值電壓Vth大致相同，反向電流也在有溝道外延層的情況(曲線I)下易於流動。因此，在本發明中，在溝道層內形成MISFET的溝道區域。此外，參照圖14及圖15接著進行說明。圖14是表示反向特性(流動反向電流時的特性)下的溝道橫向的Ec分布的曲線圖。另外，「Ec」是「Conduction Band Energ y」的縮略語。圖中的Φ表示JFET區域側的Ec與溝道區域中的最大Ec之差、即能量勢壘。圖 14(a)及圖15(a)是無溝道外延層的情況下的結果，圖14(b)及圖15(b)是有溝道外延層的情況下的結果。有/無溝道外延層的半導體元件100兩者都是在Vth =約3. 5V的情況下進行比較的。反向流動的電子從JFET區域側越過溝道區域的Ec而在源極區域上流動。如圖所示，當降低Vds時，JFET側的Ec上升，能量勢壘Φ下降，當Vds在VfO以下時，電子超過能量勢壘Φ而進行流動。圖15是表示正向特性中的溝道橫向Ec分布的曲線圖。圖15所示的Φ表示源極區域上的Ec與溝道區域的最大Ec之差、即能量勢壘。正向流動的電子從源極區域上越過溝道區域的最大Ec而在JFET區域流動。如圖15所示，當提升Vgs時，溝道區域的Ec下降， 能量勢壘Φ下降。當Vgs在Vth以上時，電子超過能量勢壘Φ而流動。比較圖14(a)及圖14(b)可知，如果Vth相同，則無溝道外延層的情況下(圖 14(a))的能量勢壘Φ比有溝道外延層的情況下(圖14(b))的能量勢壘Φ高。因此，有溝道外延層的構成的半導體元件100易於流動反向電流。圖16是表示溝道界面Ec的Vgs依存性的曲線圖。圖16中的曲線I是有溝道外延層的情況下的結果，曲線II是無溝道外延層的情況下的結果。由圖16可知，因為曲線I 的Ec比曲線II低，所以|VfO|低，易於流動反向電流。在半導體元件100中，即便Vth相同，有溝道外延層的一方其Vgs = OV時的溝道區域的傳導帶能的勢壘(Φ)低，易於流動反向電流。圖11所示的本發明的電力變換器(逆變器電路200)通過如下方式實現例如在圖17所示的現有的電路構成中，將與回流二極體元件連接的高邊側MISFET H及低邊側 MISFET L用本實施方式的半導體元件100置換。根據本發明的電力變換器，與MISFET的體二極體相比，能夠減少反向恢復電流的峰值(圖18的98)。其結果，能夠大幅度減少開關損耗，進而能夠抑制噪聲的產生。根據本發明的電力變換器，與將MISFET的ρη結二極體(體二極體)用作回流二極體的情況相比，閾值的絕對值|VfO|變低，故能夠減少導通損耗。另外，在上述的實施方式中，作為電力變換器以逆變器電路200為例進行了說明， 但本實施方式的構成並不限於此。圖19是包括本實施方式的半導體元件100在內的升降壓轉換器210的電路圖。控制器相當於本發明中的電位設定部。因為該升降壓控制器210由半導體元件100構成，所以能得到上述效果。S卩，因為與體二極體相比能減少反向恢復電流，因此能大幅度減少開關損耗，進而能抑制噪聲的產生。並且，與MISFET的體二極體相比，閾值的絕對值|VfO|變低，故能減少導通損耗。另外，升降壓轉換器210中的時序圖與圖18所示的時序圖的峰值電流98被降低後的圖相同或類似。此外，圖20是表示包括本實施方式的半導體元件100在內的升壓轉換器220的電路圖。採用在圖19所示的構成中上支路的半導體元件100中的柵極與源極短路後的構成。 詳細而言，轉換器220是上支路為二極體、下支路為開關的升壓轉換器。控制器相當於本發明中的電位設定部。下面，參照圖21及圖22 圖25，對本實施方式的半導體元件100的構造和製造方法進行詳細敘述。圖21所示的半導體元件100具有縱型DMISFET的構造，基本與圖5所示的構成相同。「DMISFET」 是 Double-implanted-MISFET 的縮略語。與圖5所示的構造不同之處在於，在柵極電極65上形成有層間絕緣膜67，並且在源極電極45及層間絕緣膜67上形成有源極布線(或源極墊片(pad))47。另外，在漏極電極70的背面形成有管芯連接(die bond)用的背面電極72這一點也不同。管芯連接用的背面電極72例如是Ti/Ni/Ag的層疊電極。接著，對圖21所示的半導體元件100的製造方法進行說明。首先，如圖22(a)所示，準備基板10。基板10例如是低電阻的η型4H-S1C切割(offcut)基板。然後，如圖22(b)所示，在基板10上外延生長高電阻的漂移區域20。漂移區域20 例如採用η型4H-SiC。然後，如圖22(c)所示，在漂移區域20上形成例如由SiO2構成的掩模81，例如將Al或B的離子82進行離子注入。在離子注入之後去除掩模81，例如在1700°C左右的高溫下在惰性氣氛中進行活性退火，從而如圖23(a)所示形成了 ρ阱區域(體區域)30。接著，如圖23(b)所示，利用掩模(未圖示)在ρ阱區域30中例如對氮進行離子注入而形成源極區域40，例如通過注入Al而形成接觸區域32。在離子注入後去除掩模，進行活性退火。另外，在此雖然在圖23(a)所示的工序中實施了活性退火，但是也可在圖23 (a)的工序中不實施，兼用圖23(b)工序中的活性退火。然後，如圖23(c)所示，在包括ρ阱區域30、源極區域40及接觸區域32在內的漂移區域20的整個表面，利用碳化矽生長外延層(溝道外延層)50。在本實施方式中，將溝道外延層50的雜質濃度N(cnT3)及厚度d(nm)例如調整到滿足以下條件的範圍內biXd'a! ^ N < b0Xd"a0b0 = 1. 349 X IO21a0 = -1. 824bi = 2. 188 X IO20B1 = -1. 683o接著，如圖M (a)所示，在對溝道外延層50的規定部位進行乾式蝕刻之後，例如通過熱氧化在溝道外延層50的表面形成柵極絕緣膜60。然後，如圖M(b)所示，在柵極絕緣膜60的表面堆積以7X 102°cm_3左右摻入了磷的多晶矽膜64。多晶矽膜64的厚度例如為 500nm左右。然後，如圖M(C)所示，利用掩模(未圖示)對多晶矽膜64進行乾式蝕刻，在期望的區域形成柵極電極65。接著，如圖25(a)所示，按照覆蓋柵極電極65的表面及漂移區域 20的表面的方式，例如通過CVD法堆積利用了 SiO2的層間絕緣膜67。層間絕緣膜67的厚度例如為1. 5μπι。然後，如圖25(b)所示，利用掩模(未圖示)，通過乾式蝕刻方式去除接觸區域32 的表面上和源極區域40的一部分表面上的層間絕緣膜67，從而形成了通孔68。然後，如圖25(c)所示，在層間絕緣膜67上形成例如厚度為50nm左右的鎳膜，接著通過蝕刻按照保留通孔68的內部及其周邊的一部分的方式去除鎳膜。在蝕刻之後，在惰性氣氛內，例如通過950°C、5分鐘的熱處理，使鎳與碳化矽表面進行反應，從而形成由鎳矽化物構成的源極電極45。另外，在基板10的背面，例如也使鎳在整個面上堆積，同樣通過熱處理使其與碳化矽進行反應，從而形成漏極電極70。接著，在層間絕緣膜67及通孔68上堆積例如厚度為4 μ m左右的鋁，當蝕刻成期望的圖案時，如圖21所示，得到了源極布線(或源極墊片)47。另外，雖然未圖示，但是在晶片端在其他區域還形成與柵極電極接觸的柵極布線(或柵極墊片)。進而，作為管芯連接用的背面電極72，在漏極電極70的背面例如堆積Ti/Ni/Ag。這樣一來，得到了圖21所示的半導體元件100。下面，參照圖沈及圖27 圖30，對本實施方式的其他半導體元件100』的構造和製造方法進行詳細敘述。圖沈所示的半導體元件100，具有縱型溝道MISFET的構造。圖沈所示的半導體元件100』是形成有溝道(凹部)的方式這一點與圖5或圖21所示的半導體元件100的構成不同，但是即便在圖26所示的半導體元件100』的方式中，也能得到上述的本實施方式的效果。接著，在說明圖沈所示的半導體元件100』的構造的同時說明該半導體元件100』 的製造方法。首先，如圖27(a)所示，準備基板10。基板10例如為低電阻的η型4H_SiC切割基板。然後，如圖27(b)所示，在基板10上，外延生長高電阻的漂移區域20。漂移區域20例如使用η型4H-SiC。然後，如圖27(c)所示，在漂移區域20的表面上，例如外延生長厚度0. 5 μ m Iym左右的P基底層(體區域)30。接著，如圖^(a)所示，在ρ基底層30的表面，例如通過將氮進行離子注入或者通過外延生長而形成高濃度的η+源極區域40。此外，例如通過離子注入Al，形成從η.源極區域40的表面到達ρ基底層30的ρ型的接觸區域32。這裡，活性退火例如在惰性氣氛中以1700 1800°C左右的溫度執行30分鐘左右。然後，如圖^(b)所示，利用掩模(未圖示)，通過對碳化矽進行乾式蝕刻，從而在期望的區域形成溝道69。溝道69是貫通η.源極區域40及ρ基底層30併到達漂移區域20 的凹部。然後，如圖^(c)所示，在包括溝道69的側面的區域上，外延生長碳化矽層(溝道外延層50)。在本實施方式中，將溝道外延層50的雜質濃度N (cm—3)及厚度d(nm)例如調整到滿足以下條件的範圍內biXd'a! ^ N < b0Xd"a0b0 = 1. 349 X IO21
a0 = -1. 824bi = 2. 188 X IO20Ei1 = -1. 683。溝道外延層50如上述，也可具有雜質濃度沿著厚度方向變化的構造。然後，如圖29(a)所示，通過對溝道外延層50進行乾式蝕刻而形成期望的圖案之後，例如通過熱氧化方式形成柵極絕緣膜60。接著，如圖四㈦所示，在柵極絕緣膜60的表面堆積例如以7X102°cm_3左右摻入了磷的厚度為500nm左右的多晶矽膜，然後通過對期望的圖案進行乾式蝕刻，從而形成柵極電極65。然後，如圖30(a)所示，作為層間絕緣膜67，在柵極電極65的表面例如堆積厚度為1. 5μπι的SiO2，然後，通過乾式蝕刻去除位於接觸區域32的表面及源極區域40的一部分表面的層間絕緣膜67。這樣，形成使接觸區域32和源極區域40的一部分露出的通孔。然後，如圖30(b)所示，在層間絕緣膜67上形成例如厚度為50nm左右的鎳膜，接著通過蝕刻按照保留通孔的內部及其周邊的一部分的方式去除鎳膜。在蝕刻之後，在惰性氣氛內，例如通過950°C、5分鐘的熱處理，使鎳與碳化矽表面進行反應，從而形成由鎳矽化物構成的源極電極45。另外，在基板10的背面，例如也使鎳堆積整個面，同樣通過熱處理使其與碳化矽進行反應，從而形成漏極電極70。接著，在層間絕緣膜67及通孔68上堆積例如厚度為4 μ m左右的鋁，當蝕刻成期望的圖案時，如圖26所示，得到了源極布線(或源極墊片)47。另外，雖然未圖示，但是在晶片端在其他區域還形成了與柵極電極接觸的柵極布線(或柵極墊片)。進而，作為管芯連接用的背面電極72，在漏極電極70的背面例如堆積Ti/M/Ag。這樣，得到了圖沈所示的半導體元件100，。圖31 圖34示出現有技術中的半導體元件和二極體元件的組合，與本發明進行比較來說明本發明的效果。圖31是Si-MOSFET的單體情況下的等效電路。D為漏極端子，S為源極端子，G為柵極端子。If為正向電流，Ir為反向電流。在該電路中，回流電流作為反向電流Ir流經 Si-MOSFET的內部的體二極體。因為體二極體為雙極性元件，因此流動反向恢復電流，故開關損耗增大，開關時間也長。與此相對，本發明的半導體元件，由於反向電流流經進行單極性動作的溝道層，因此反向恢復電流非常小。因而，具有開關損耗小、開關時間短的效果。圖32表示Si-MOSFET和回流二極體元件的組合的等效電路。圖32的回流二極體元件為Si-pin 二極體。由於回流二極體元件為雙極性元件，因此與圖31的電路同樣地，流動反向恢復電流。因而，開關損耗大，開關時間也長。與此相對，根據本發明的半導體元件，如前述，反向恢復電流非常小，開關時間也短。另外，在圖32所示的電路構成中，將回流二極體元件作為其他元件另行準備，且與 Si-MOSFET連接，因此需要的元件數量為2個，但在本發明中，由於不需要這樣的回流二極體，因此可減少元件個數。圖33是Si-MOSFET和SiC-SBD的組合的等效電路。圖33的回流二極體元件為 SiC-SBD。在Si-MOSFET的漏極側串聯設置有齊納二極體(Zener diode)。齊納二極體用於使反向電流流經回流二極體。在Si-MOSFET中內置有pn結的體二極體，該|VfO|約0. 6V。回流二極體的|VfO|約IV。若沒有齊納二極體，則在流動反向電流時，由於電流向VfO的絕對值低的一方流動，因此電流不流經回流二極體而流經Si-MOSFET的體二極體。為防止反向電流流經 Si-MOSFET的體二極體，而設置了齊納二極體。在流動正向電流時，產生齊納二極體的導通損耗，另外在開關時也產生齊納二極體的開關損耗。因為回流二極體具有寄生電容，因此蓄積在寄生電容中的能量在開關動作時伴有開關損耗的增加。與此相對，根據本發明的半導體元件，不會產生因Si-MOSFET和SiC-SBD的組合而產生的齊納二極體的導通損耗、開關損耗以及回流二極體的寄生電容引起的損耗。因此，可減少損耗。另外，在圖33的構成中，雖然元件個數為3個，但是在本發明中因為也可以為一個，因此可減少至1/3元件個數。圖34是Si-IGBT和回流二極體的組合的等效電路。圖34的回流二極體為Si-pin 二極體。在該組合的情況下，因為半導體元件和二極體元件都是雙極性元件，因此在開關動作時半導體元件中流動尾電流，開關損耗大，開關時間長。另外，由於二極體的反向恢復電流大，因此開關損耗大，開關動作時間長。與此相對，根據本發明的半導體元件，開關損耗小，開關時間短。因為在現有技術中元件個數為2個，在本發明中元件個數為1個，因此可減少元件個數。以上，示出了如果使用本發明的半導體裝置，則不需要回流二極體，但是在所要求的負載電流比流經內置於本發明半導體裝置的溝道區域的二極體的電流容量大的情況下， 也可追加回流二極體元件。此時，由於負載電流流經本發明的半導體裝置和回流二極體元件的雙方，因此回流二極體元件的電流容量也比現有技術中的回流二極體元件的電流容量小。因為，可減少回流二極體的晶片面積，減少成本。以上，說明了本發明的優選實施方式，但是上述記述並不是對本發明的限定事項， 當然也可對上述實施方式進行各種變形。圖35是表示相對於圖5的構成的變形例的剖視圖。圖35的例子與圖5的構成的不同之處在於溝道外延層50的上表面與η.源極區域40、ρ接觸區域32的上表面存在於同一面上。本變形例的半導體元件101例如能夠通過依次執行在形成體區域30之後形成溝道外延層50的工序、在相應位置形成η+源極區域40、ρ接觸區域32的工序來實現。另外，也可代替溝道外延層50，使用向相應部分注入η型雜質的離子注入層。艮口， 在本發明中，與體區域及源極區域的至少一部分相接地形成的「第2碳化矽半導體層」，並不限於在漂移層(第1碳化矽半導體層)上通過外延生長而形成的層，也可以是第1碳化矽半導體層的表面中的注入了雜質離子的區域。例如，在圖23(b)的工序之後，向第1碳化矽半導體層(漂移層)20的表面(不是與基板10相接的面，而是其相反側的面)，注入例如氮或磷離子。此時，位於第1碳化矽半導體層20的表面的體區域30的內側、即未形成體接觸區域32及源極區域40的區域成為溝道區域。因在該溝道區域中離子注入氮或磷，所以作為η型雜質的施主和作為ρ型雜質的受主共存。這裡，施主濃度Nd與受主濃度Na之差 (Nd-Na = N)，例如以滿足以下條件的方式確定離子注入劑量或注入能量biXd'a! ^ N < b0Xd"a0b0 = 1. 349 X IO21
a0 = -1. 824bi = 2. 188 X IO20B1 = -1. 683οd為通過離子注入而形成的第2碳化矽半導體層的厚度。本實施方式中的「d」定義為滿足Nd > Na的關係的注入區域的厚度。S卩，d是滿足Nd > Na的關係的注入區域的垂直於基板10的方向上的尺寸，大致等於從第1碳化矽半導體層(漂移層)20的表面到Nd =Na的位置的距離(深度)。在本發明的半導體元件中，從源極電極經由溝道區域向漏極電極流動電流的二極體的上升電壓例如在Vgs為OV時測量即可。在本發明的半導體裝置、半導體元件中的體二極體中，將Vgs設定為充分的負值 (例如Vgs = -20V)，在MISFET的溝道區域完全截止、即不導通狀態下，通過施加Vds < O 的電壓，能夠使電流流動。在該狀態下，能夠測量體二極體的上升電壓。在作為溝道層而使用了碳化矽層的MISFET中，在室溫下O伏特彡Vgs < Vth時， 例如如果Vgs為OV時的反向電流的上升電壓VfO的絕對值(IVfOl)比通過上述測量方法求出的體二極體的上升電壓小，則視為作為從源極電極經由溝道層向漏極電極流動電流的二極體發揮功能。另外，目前記載為2. 7V的體二極體的上升電壓根據所製作的元件的參數會發生些許變化，因此需要適當地重讀。此外，即便對MISFET施加Vgs = 0的電壓，在溝道無法充分截止的情況、體二極體的Pn結存在缺陷的情況下，洩露電流有時也會流經漏極-源極之間。此時，在比體二極體的上升電壓的絕對值小的電壓區域中，有時也會觀測到一些洩露電流，在外觀上上升電壓的值會發生變化。在有上述洩露電流的情況下，為了判斷是否作為溝道二極體發揮功能，例如下述方法有效。在Vgs = OV時從源極電流流向漏極電極的二極體的電流為IA時的電壓比上述 (通過將Vgs設定為充分的負值並施加Vds < 0的電壓而流動電流所確定出的電壓)上升電壓大的情況下，能夠判斷出體二極體中流動著電流。另外，在Vgs = OV時從源極電極流向漏極電極的二極體的電流為IA時的電壓比上述(通過將Vgs設定為充分的負值並施加 Vds < 0的電壓而流動電流所確定出的電壓)上升電壓小的情況下，能夠判斷出在溝道二極體中流動著電流。(產業上的可利用性)根據本發明，可提供一種能夠在不增加元件個數的情況下抑制SiC半導體裝置的結晶劣化的半導體元件。符號說明10、110基板(碳化矽半導體基板)20、120第1碳化矽半導體層(漂移層)22JFET 區域30、130體區域(阱區域)32、132體接觸區域(接觸區域)40、140源極區域45、145源極電極
47源極布線(源極墊片)
50,150第2碳化矽半導體層或溝道層
55溝道區域
60、160柵極絕緣膜
64多晶矽膜
65、165柵極電極
67層間絕緣膜
68通孔
69溝道
70、170漏極電極
72背面電極
81掩模
90二極體電流
100半導體元件
100'半導體元件
101半導體元件
102半導體元件
112基板
180,181、182體二極體
200電力變換電路(逆變器電路)
210升降壓轉換器
220升壓轉換器
500負載
1000逆變器電路
1100半導體元件
1110半導體元件
1200回流二極體元件
1500負載
2000直流電源
2100感應性負載
2200控制器
權利要求
1.一種半導體裝置，具備包括金屬-絕緣體-半導體場效應電晶體的半導體元件、和對所述半導體元件的電位進行設定的電位設定部，所述金屬-絕緣體-半導體場效應電晶體具備 第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層內； 第1導電型的源極區域，其位於所述體區域內；第1導電型的第2碳化矽半導體層，其位於所述第1碳化矽半導體層上，且與所述體區域以及所述源極區域的至少一部分相接地形成； 所述第2碳化矽半導體層上的柵極絕緣膜； 所述柵極絕緣膜上的柵極電極； 源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面， 將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds， 將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs， 將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth， 將從所述漏極電極流向所述源極電極的電流的流向定義為正向， 將從所述源極電極流向所述漏極電極的電流的流向定義為反向， 所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述金屬-絕緣體-半導體場效應電晶體，作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用。
2.根據權利要求1所述的半導體裝置，其中，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。
3.根據權利要求2所述的半導體裝置，其中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0. 7伏特以上。
4.根據權利要求2所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。
5.根據權利要求2所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。
6.根據權利要求2所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。
7.一種半導體元件，包括金屬-絕緣體-半導體場效應電晶體， 所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層內； 第1導電型的源極區域，其位於所述體區域內；第1導電型的第2碳化矽半導體層，其位於所述第1碳化矽半導體層上，且與所述體區域以及所述源極區域的至少一部分相接地形成； 所述第2碳化矽半導體層上的柵極絕緣膜； 所述柵極絕緣膜上的柵極電極； 源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面， 將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds， 將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs， 將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth， 將從所述漏極電極流向所述源極電極的電流的流向定義為正向， 將從所述源極電極流向所述漏極電極的電流的流向定義為反向， 在Vgs ^ Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，在0伏特< Vgs < Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體不沿所述正向流動電流，並且在Vds < 0伏特時作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。
8.根據權利要求7所述的半導體元件，其中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0. 7伏特以上。
9.根據權利要求7所述的半導體元件，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。
10.根據權利要求7所述的半導體元件，其中， 所述二極體的上升電壓的絕對值在室溫下小於1.0伏特。
11.根據權利要求7所述的半導體元件，其中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。
12.根據權利要求7所述的半導體元件，其中，所述半導體元件用於半導體裝置中，該半導體裝置具備包括具有柵極電極、源極電極、漏極電極及溝道區域的電晶體的半導體元件；以及電位設定部，其對所述柵極電極的電位進行設定，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述溝道區域使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述電晶體作為從所述源極電極經由所述溝道區域向所述漏極電極沿所述反向流動電流的二極體發揮作用。
13.一種半導體元件，包括金屬-絕緣體-半導體場效應電晶體， 所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層內； 第1導電型的源極區域，其位於所述體區域內；第1導電型的第2碳化矽半導體層，其位於所述第1碳化矽半導體層上，且與所述體區域以及所述源極區域的至少一部分相接地形成， 所述第2碳化矽半導體層上的柵極絕緣膜； 所述柵極絕緣膜上的柵極電極； 源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面，所述第2碳化矽半導體層包括摻入了第1導電型雜質的至少一個雜質摻入層，在將所述第2碳化矽半導體層中的雜質濃度的平均值設為N(Cm_3)、將厚度設為d(nm)的情況下，N 及d滿足下述關係bL3Xd"aL3 ^ N < bOXd"a0b0 = 1. 349 X IO21a0 = -1· 824b13 = 2. 399 X IO2ciB1 3 = -L 774。
14.根據權利要求13所述的半導體元件，其中， 還滿足下述關係N 彡 I3lXcTii1 bi = 2. 188 X IO20 al = -1. 683。
15.根據權利要求13所述的半導體元件，其中， 還滿足下述關係N 彡 b0.6 X (Ta0.6 bQ 6 = 7. 609 X IO2ci a0 6 = -L 881 ο
16.根據權利要求13所述的半導體元件，其中， d在5nm以上200nm以下。
17.根據權利要求13所述的半導體元件，其中， d在IOnm以上IOOnm以下。
18.根據權利要求13所述的半導體元件，其中， d在20nm以上75nm以下。
19.根據權利要求13所述的半導體元件，其中，所述第2碳化矽半導體層是在所述第1碳化矽半導體層上外延生長而形成的層。
20.根據權利要求13所述的半導體元件，其中，所述第2碳化矽半導體層是通過對所述第1碳化矽半導體層進行離子注入而形成的層。
21.一種電力變換器，具備權利要求7至20中任一項所述的半導體元件；第1布線，其將電源電壓的至少一部分施加到所述半導體元件的源極電極與漏極電極之間；以及第2布線，其將來自對所述半導體元件的開關進行控制的控制器的電壓施加到所述半導體元件的柵極電極，所述電力變換器輸出向負載供給的電力。
22.根據權利要求1所述的半導體裝置，其中， 還具備與電源電連接的端子。
23.根據權利要求22所述的半導體裝置，其中， 還具備與感應性負載電連接的端子。
24.一種半導體裝置，具備半導體元件，其包括金屬-絕緣體-半導體場效應電晶體；以及電位設定部，其對所述半導體元件的電位進行設定， 所述金屬-絕緣體-半導體場效應電晶體具備 第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層上； 第1導電型的源極區域，其位於所述體區域上；凹部，其貫通所述體區域以及所述源極區域，併到達所述第1碳化矽半導體層； 第1導電型的第2碳化矽半導體層，其包括所述凹部的側面，且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜；所述柵極絕緣膜上的柵極電極；源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面，將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds，將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs，將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth，將從所述漏極電極流向所述源極電極的電流的流向定義為正向，將從所述源極電極流向所述漏極電極的電流的流向定義為反向，所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述金屬-絕緣體-半導體場效應電晶體，作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用。
25.根據權利要求M所述的半導體裝置，其中，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。
26.根據權利要求25所述的半導體裝置，其中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0. 7伏特以上。
27.根據權利要求25所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。
28.根據權利要求25所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。
29.根據權利要求25所述的半導體裝置，其中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。
30.一種半導體元件，包括金屬-絕緣體-半導體場效應電晶體， 所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層上； 第1導電型的源極區域，其位於所述體區域上；凹部，其貫通所述體區域以及所述源極區域，併到達所述第1碳化矽半導體層； 第1導電型的第2碳化矽半導體層，其包括所述凹部的側面，且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜； 所述柵極絕緣膜上的柵極電極； 源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面， 將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds， 將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs， 將所述金屬-絕緣體-半導體場效應電晶體的柵極閾值電壓定義為Vth， 將從所述漏極電極流向所述源極電極的電流的流向定義為正向， 將從所述源極電極流向所述漏極電極的電流的流向定義為反向， 在Vgs ^ Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體經由所述第2碳化矽半導體層使所述漏極電極與所述源極電極之間導通，在0伏特< Vgs < Vth的情況下，所述金屬-絕緣體-半導體場效應電晶體不沿所述正向流動電流，並且在Vds < 0伏特時作為從所述源極電極經由所述第2碳化矽半導體層向所述漏極電極沿所述反向流動電流的二極體發揮作用，所述二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。
31.根據權利要求30所述的半導體元件，其中，所述二極體的上升電壓的絕對值與所述體二極體的上升電壓之差在0. 7伏特以上。
32.根據權利要求30所述的半導體元件，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 3伏特。
33.根據權利要求30所述的半導體元件，其中，所述二極體的上升電壓的絕對值在室溫下小於1. 0伏特。
34.根據權利要求30所述的半導體元件，其中，所述二極體的上升電壓的絕對值在室溫下小於0. 6伏特。
35.根據權利要求30所述的半導體元件，其中， 所述半導體元件用於半導體裝置中，該半導體裝置具備包括具有柵極電極、源極電極、漏極電極及溝道區域的電晶體的半導體元件；以及電位設定部，其對所述半導體元件的電位進行設定， 將以所述源極電極的電位為基準的所述漏極電極的電位定義為Vds， 將以所述源極電極的電位為基準的所述柵極電極的電位定義為Vgs， 將所述電晶體的柵極閾值電壓定義為Vth， 將從所述漏極電極流向所述源極電極的電流的流向定義為正向， 將從所述源極電極流向所述漏極電極的電流的流向定義為反向， 所述電位設定部在電晶體動作ON模式下，通過使以所述源極電極的電位為基準的所述柵極電極的電位Vgs上升至柵極閾值電壓Vth以上，從而經由所述溝道區域使所述漏極電極與所述源極電極之間導通，所述電位設定部在電晶體動作OFF模式下，通過將以所述源極電極的電位為基準的所述柵極電極的電位Vgs設為0伏特以上且小於柵極閾值電壓Vth，從而使所述電晶體作為從所述源極電極經由所述溝道區域向所述漏極電極沿所述反向流動電流的二極體發揮作用。
36.一種半導體元件，包括金屬-絕緣體-半導體場效應電晶體， 所述金屬-絕緣體-半導體場效應電晶體具備第1導電型的半導體基板；第1導電型的第1碳化矽半導體層，其位於所述半導體基板的主面上； 第2導電型的體區域，其位於所述第1碳化矽半導體層上； 第1導電型的源極區域，其位於所述體區域上；凹部，其貫通所述體區域以及所述源極區域，併到達所述第1碳化矽半導體層； 第1導電型的第2碳化矽半導體層，其包括所述凹部的側面，且與所述體區域以及所述源極區域的至少一部分相接地形成；所述第2碳化矽半導體層上的柵極絕緣膜； 所述柵極絕緣膜上的柵極電極； 源極電極，其與所述源極區域接觸；以及漏極電極，其設置於所述半導體基板的背面，所述第2碳化矽半導體層包括摻入了第1導電型雜質的至少一個雜質摻入層，在將所述第2碳化矽半導體層中的雜質濃度的平均值設為N(Cm_3)、將厚度設為d(nm)的情況下，N 及d滿足下述關係bL3Xd"aL3^N<b0Xd"a0b0 = 1. 349 X IO21a0 = -1· 824b13 = 2. 399 X IO2ciB1 3 = -L 774。
37.根據權利要求36所述的半導體元件，其中， 還滿足下述關係N 彡 I3lXcTii1 bi = 2. 188 X IO20 al = -1. 683。
38.根據權利要求36所述的半導體元件，其中， 還滿足下述關係N 彡 b0.6 X (Ta0.6 bQ 6 = 7. 609 X IO2ci a0 6 = -L 881 ο
39.根據權利要求36所述的半導體元件，其中， d在5nm以上200nm以下。
40.根據權利要求36所述的半導體元件，其中， d在IOnm以上IOOnm以下。
41.根據權利要求36所述的半導體元件，其中， d在20nm以上75nm以下。
42.根據權利要求36所述的半導體元件，其中， 所述第2碳化矽半導體層是通過外延生長而形成的層。
43.根據權利要求36所述的半導體元件，其中， 所述第2碳化矽半導體層是通過離子注入而形成的層。
44.一種電力變換器，具備權利要求30至43中任一項所述的半導體元件；第1布線，其將電源電壓的至少一部分施加到所述半導體元件的源極電極與漏極電極之間；以及第2布線，其將來自對所述半導體元件的開關進行控制的控制器的電壓施加到所述半導體元件的柵極電極，所述電力變換器輸出向負載供給的電力。
45.根據權利要求M所述的半導體裝置，其中， 還具備與電源電連接的端子。
46.根據權利要求45所述的半導體裝置，其中， 還具備與感應性負載電連接的端子。
全文摘要
本發明提供一種半導體元件、半導體裝置及電力變換器。本發明的包括MISFET的半導體元件(100)具有經由溝道外延層(50)的反向二極體的特性。半導體元件(100)具備第1導電型的碳化矽半導體基板(10)、第1導電型的半導體層(20)、第2導電型的體區域(30)、第1導電型的源極區域(40)、與體區域相接形成的溝道外延層(50)、源極電極(45)、柵極絕緣膜(60)、柵極電極(65)、漏極電極(70)。在向MISFET的柵極電極施加的電壓比閾值電壓小的情況下，作為從源極電極(45)經由溝道外延層(50)向漏極電極(70)流動電流的二極體發揮作用。該二極體的上升電壓的絕對值比由所述體區域和所述第1碳化矽半導體層構成的體二極體的上升電壓的絕對值小。
文檔編號H01L21/336GK102414818SQ20108001811
公開日2012年4月11日 申請日期2010年4月28日 優先權日2009年4月30日
發明者內田正雄, 安達和廣, 橋本浩一, 楠本修, 風間俊 申請人:松下電器產業株式會社