存儲器中的位存儲單元的製作方法

2023-06-06 01:25:36

專利名稱：存儲器中的位存儲單元的製作方法
技術領域：
本發明涉及存儲器中的位存儲單元。
傳統的相聯存儲器的存儲單元分為相聯區域和存儲區域。在相聯存儲器中寫入信息是不用地址的。存儲單元區域通常做成移位寄存器。
計算機是一十世紀四十年代發明的。從那以後，它以極高的速度發展著。儘管這樣，現在計算機的體系結構仍然與最早的那些相同。
大部分的改進是對硬體做出的。僅在五年前，引入了VLSI技術，並提高了金屬板印刷技術，這就有可能製造單片計算機，它們被稱為超級計算機。其大小按指數規律縮小，目前已小於1微米。時種頻率以及有源電晶體的數目提高了許多數量級。物理極限可能將線寬限制在0.2微米。
本發明的主要目的是提供一種特別適用於相聯存儲器的位存儲單元，該存儲器能夠作為計算機的工作部件，這樣，它不僅存儲信息，而且也參與邏輯運算。
本發明的另一個目的是提供一種位存儲單元，它具有很高的存儲密度。
本發明的再一個目的是提供一種位存儲單元，它可以通過VLSI技術(超大規模集成電路)來實現。
本發明的最後一個目的是提供一種位存儲單元，它最適合於高速運算。
本發明設想一個用於相聯存儲器的位存儲單元，在該單元中可存儲一個Vstore值，其值為「真」或「假」，該單元具有可在幾個不同功能狀態下設置的結構，並包括一個持續施加電壓的第一聯接線，第二、第三和第四聯接線，每線可在至少三種不同控制狀態下設置，第二、第三和第四聯接線的控制狀態的每一種組合使該存儲單元處於功能狀態中的一個獨立狀態。
存儲器位存儲單元適合於用VLSI技術來實現，它包括一個單元電路，其中一個位值是可存儲的，該值為「真」或「假」;
持續施加電壓的第一聯接線;
第二、第三和第四聯接線，每線可在不同控制狀態下設置;
該單元電路的第二、第三和第四聯接線的每一種控制的組合使該存儲單元處於一組功能狀態中的一個獨立狀態。
控制單元電路的控制狀態為「高」電位、「低」電位，無電流流入該單元，電流流入單元的第二、第三和第四聯線，電流至少從單元的這幾個聯接線中的一個流出，「高」電位「低」電位與電壓被視為正或負有關，即與該第一聯接線上的電壓Vcc相對於地是正還是負有關。
第二聯接線是個存取聯接線，第三和第四聯接線(d，d＊)在寫入或讀出單元電路時具有電位相反的信號。
它是包括兩種相位的控制迴路控制的，一個第一預充電相位，其中該第二、第三和第四聯線與第一聯接線電壓和地之間的一個額外電壓聯接，以及一個第二工作相位，使其處於一個預定的功能狀態，相對上述額外電壓取一個「高」或「低」電位，「高」電位和「低」電位與電路中的電壓正負有關。
根據本發明，儘管存儲器位單元只包括四條聯接線，而且只有三條是可控的，但它能發揮很多功能。它包括很少的元件。這使得有可能製造一個包含巨大數量存儲器位單元的緊湊的存儲器件。
一個相聯存儲器，特別適合於與簡化型的計算機合作，並且根據本發明，位存儲單元特別適用於該存儲器，g埃存儲器在待批的美國專利申請No. 中有說明。
為了更完整地理解本發明和它的進一步的目的及優點，以下說明將結合附圖進行

圖1 以圖解方式展示了存儲單元中的一個位存儲單元的第一實施例;以及圖2 以圖解方式展示了存儲單元中的一個位存儲單元的第二實施例和與它相聯接的驅動及傳感電路。
根據本發明，位存儲單元(以下稱位單元)設想為在存儲單元的存儲區域中的一個位單元，該存儲單元包括大量的位單元，這些位單元由通過與驅動及傳感電路聯接的一條信息總線分配到全部位單元的外部編制的數字信息來控制。一條關於外部聯接點的信息被寫入這些單元，在這些單元中的一條信息從這些單元讀出給外部聯接線。
在每個存儲區域中的位單元可自存儲區域的一個端部來進行控制，這樣，位單元能一次進行下列操作之一種
保留 每個位單元保留一個已存儲的位值;
讀出 讀出在單元中的一個已存儲的位值;
寫入 將一個位值寫入位單元;
比較 根據本發明，由存儲在位單元中的位值組成的一個數據字與另一個數據字進行比較。
依靠邏輯條件進行控制。這些不是實際發發明的一部分，因此，不在本申請中加以說明。
圖1 所示的根據本發明的一個位單元的實施例與帶有兩條線d和d＊的外部控制相聯。一條與端部(未示出)相聯的線acc與一個存儲單元的全部位單元相互聯接，該存儲單元包括幾個位單元，例如38個。所有在存儲單元中的位單元由線acc的信號控制。在位單元聯接的線d和d＊再與包括大量存儲單元的存儲器中的其它存儲單元中相應的位單元聯接。
整個存儲器設想用VLSI來實現。因此每個位單元有一個適合應用VLSI技術的設計，並且最適合於大量位單元進行高密度地存儲。如圖1所示，位單元只有四條聯接線，即，一條持續施加電壓的第一聯接線Vcc，和第二、第三、第四聯接線acc、d、d＊，每條線可在至少三種不同控制狀態下設置，以後將詳細說明。
圖1 所示位單元的實施例是一個四電晶體CMOS單元。份所示實施例中的電晶體為n型。但是，在位單元電路中的元件可以是許多不同的種類，從下面所給的一張元件清單中就會看得很清楚。四電晶體CMOS單元是靜態的並有一個電阻性負載。該單元為一個可從每邊控制的能發器。在存取線acc和供應線Vcc之間，並聯放置兩條串聯的聯接線，每條包括由一個MOS場效應管組成的源極/漏極通路和分別由T1、L1及T2、L2組成的一個負載。電晶體T1的漏極與電晶體T2的柵極相聯接，電晶體T2的漏極與電晶體T1的柵極相聯接。二極體D1在線d與電晶體T1的漏極、負載L1和電晶體T2的柵極的相互聯接點n1之間相聯。二極體D2在線d＊與電晶體T2的漏極、負載L2和電晶體T1的柵極的相互聯接點n2之間相聯。二極體D1和D2是將MOS場效應管的漏極和柵極連接在一起構成的，並分別與到線d和d＊相連。
電路元件的重要品質是二極體D1和D2隻允許電流向相對於導線d和d＊的一個方向流動，二極體是有源元件，其中電流可由其柵極的電位變化進行控制。n1和n2的相互聯接點為交點，在該點上可存儲涉及一個一位信息的電位。每一個負載都是相當於一個電阻的元件。
在圖1的實施例中，電壓Vcc為一個高電位。二極體D1和D2使電流從導線d和d＊分別流向交點n1或n2。當其柵極電位上升時，一個有源元件T1或T2的電阻值分別減小。這樣，在其漏極的交點的電阻值也就減小。但是，在其它實施例中，電位和電流的方向可選擇為與圖1的實施例所示的方向相反。
圖1 電路中的元件可以許多不同方式進行選擇。可在以下元件中選擇二極體D1和D2(1)n溝道MOS場效應管，其漏極和柵極相互聯接(正電壓);
(2)p溝道MOS場效應管，其漏極和柵極相互聯接(負電壓);
(3)pn結二極體(正電壓，二極體反向時為負電壓);
(4)肖特基二極體(正電壓，二極體反向時為負電壓);
下列元件可用做有源元件T1和T2(1)n溝道MOS場效應管(正電壓);
(2)p溝道MOS場效應管(負電壓);
(3)npn雙極電晶體(正電壓);
(4)pnp雙極電晶體(負電壓);
下列元件可用做負載L1和L2(1)一個電阻器;
(2)n溝道MOS場效應管，其漏極和柵極相互聯接(正電壓);
(3)p溝道MOS場效應管，其漏極和柵極相互聯接(負電壓);
(4)n溝道耗盡型MOS場效應管，其漏極和柵極相互聯接(正電壓);
(5)p溝道耗盡型MOS場效應管，其漏極和柵極相互聯接(負電壓);
(6)n溝道MOS場效應管，其柵極作為控制極，源極和漏極作為驅動聯接點(正電壓);
(7)p溝道MOS場效應管，其柵極作為控制極，源極和漏極作為驅動聯接點(負電壓);
(8)npn雙極電晶體，其基極作為控制極，發射極和集電極作為驅動聯接點(正電壓);
(9)pnp雙極電晶體，其基極作為控制極，發射極和集電極作為驅動聯接點(負電壓);
帶有正負電壓是指Vcc相對於地是正還是負有關。
位單元電路的第二實施例與位單元驅動器、導線d和d＊和acc均展示在圖2中。與圖1元件相應的元件用同樣的標號。位單元7′用虛線框起來。其負載為MOS場效應管I1和I2分別構成的源極/漏極通路，在本實施例中為p型，即為本實施例中n型電晶體T1和T2的相反型。電晶體If的柵極與交點n2聯接，電晶體I2的柵極與交點n1聯接。
關於圖1和圖2中的位單元實施例，位單元可存儲一個V存儲值，該值為「真」或「假」。位單元具有這樣的結構，即它可在幾個不同的功能狀態下，通過在導線acc、d和d＊上設定不同電位來設置。
控制狀態為高電位、低電位、電流經所有導線流入位單元、電流經導線acc流出位單元。導線acc是一條存取導線，自端部8與存儲單元中的所有位單元7′聯接。當對位單元進行讀寫，並且存取導線acc為低電位時，第三和第四條導線d和d＊具有相互相反的信號。
端部8中的驅動和傳感放大器在圖2中以虛線框示意地表示。在端部8中對存取導線acc進行控制，端部8則是由一個外部控制器來控制，該外部控制器可以是一臺計算機，它提供電壓Vr和V3，以及一個預充電信號prech。在本實施例中為n型的一個第一電晶體T3，其源極與電壓Vr相接，其漏極與在存儲單元中所有位單元7′中的存取導線acc相接，其柵極被施加預充電信號prech，該信號可視為一個時鐘信號。在本實施例中為n型的一個第二電晶體T4，其源極與電壓OV相接，其漏極與在存儲單元中所有位單元7′中的存取導線acc相接，其柵極由一個外部控制器來控制，它設定一個電壓V3，當電壓OV加在存取導線acc上時，電壓V3將是高的。如上所述，導線acc將與存儲單元中所有的位單元相聯接，例如包括38個位單元，並且對於導線acc，所有的位單元會因此而受到同樣的控制。為了控制導線acc，在第一相位進行預充電，控制MOS場效應管T3進入導通狀態，從而將導線acc設在電壓Vr。在下一個相位，導線acc上的高電壓或低電壓(由控制種類決定其高低)信號V施加至MOS場效應管T4。導線acc的電壓在放大器AMP中放大並傳送到外部電路，作進一步處理。向端頭8以及下述向驅動電路9提供控制信號和對這些電路的輸入輸出信號的使用均不是本發明的一部分，因此不做進一步說明。
用於位單元導線d和d＊的驅動和傳感電路的一個實施例在圖2中以另一個虛線框表示。但是，請注意線路9隻展示一個驅動和傳感導線d和d＊可能實現的方法。
用於導線d的寫電路包括一個第一對電晶體T5和T6，在實施例中第一個電晶體為n型，第二個為p型，其漏極均與導線d相聯，並提供一個分壓器。電晶體T5的源極與一個電位Vr相聯，柵極被施加預充電信號prech。另一個電晶體T6的漏極與一個電位Vcc相聯，柵極被施加一個控制信號V4，當線d的電位為Vcc時，控制信號V4會變低，下面將進一步予以解釋。用於導線d的寫電路還包括一個由一個p型電晶體T9和一個n型電晶體T10組成的源極/漏板通路的串聯接點，它們在電壓源Vcc和一個n型電晶體T11的漏極之間聯接，電晶體T11的源極接地，柵極與外部控制器的一個寫輸入相聯接。電晶體T9和T10漏極之間的相互聯接點與電晶體T6的柵極聯接，並帶有電壓V4。電晶體T的柵極被施加反向預充電信號prech＊，在預充電相位期間，通過一個導通電晶體T9將電晶體T6柵極與電壓源Vcc聯接。
用於導線d＊的寫電路包括一個第二對串聯耦合電晶體T7和T8，在實施例中第一個為n型，第二個為p型，其漏極與導線d＊相聯，並提供一個分壓器。電晶體T7的源極與一個電位Vr相聯，柵極被施加預充電信號prech。另一個電晶體T8的漏極與一個電位Vcc相聯，柵極被施加一個控制信號V5，當電位Vcc應被施加至導線d＊時，控制信號V5會變低。
用於導線d＊的寫電路還包括一個由一個p型電晶體T12和一個n型電晶體T13組成的源極/漏極通路的串聯接點，它們在電壓源Vcc和電晶體T11的漏極之間聯接。電晶體T12和T13漏極之間的相互聯接點與電晶體T8的柵極聯接，並帶有電壓V5。電晶體T12的柵極被施加反向預充電信號prech＊，在預充電相位期間，通過一個導通電晶體T12將電晶體T8的柵極與電壓源Vcc相聯。
用於輸入輸出的外簿導線IN/OUT與兩個三狀態反相器相聯。其中一個三態反相器的輸出與導線IN/OUT相聯，它包括一個由兩個n型電晶體T14、T15和兩個p型電晶體T16、T17組成的源極/漏極通路的串聯接點。電晶體T16的柵極與一個提供信號bitin的外部控制線相聯，電晶體T15的柵極被施加反向信號bitin＊。第二個三態反相器的輸入與導線IN/OUT相聯，它包括一個由兩個n型電晶體T18、T19和兩個p型電晶體T20、T21組成的源極/漏極通路的串聯接點。電晶體T19的柵極與提供信號bitin的外部控制線相聯，電晶體T20的柵極被施加反向信號bitin＊。第二個三態反相器的輸出與電晶體T13的柵極相聯，並通過一個反相器INV羽電晶體T10的柵極相聯。
一個讀出放大器包括一個n型電晶體T22，其源極接地，其柵極接一個使電晶體T22持續導通並起電流發生器作用的恆定電壓Vbias，其漏極接一個分別由一個n型電晶體和一個p型電晶體，T23、T24和T25、T26組成的兩個串聯源極/電晶體T通路的並聯接點，其另一端與電壓源Vcc相聯。p型電晶體T24和T26的柵極相互聯接，並接電晶體T23和T24漏極的相互聯接點。電晶體T23的柵極接位單元7′的導線d，電晶體T25的柵極接導線d＊。
每一個時鐘周期，信號prech和prech＊分成一個預充電相位(在該相位中信號prech為高電位置)和一個make相位置(在該相位中信號prech為低電位置)，並且來自外部控制器的其它控制信號決定要進行的操作。這樣，在預充電相位，導線d、d＊和acc分別通過電晶體T5、T7和T3預充電至電壓Vr。
信號bitin和bitin＊控制何時將數據送到位單元7′或從位單元7′中取出。當信號bitin為低電位，信號bitin＊為高電位時，第一三狀態反相器將數據從位單元轉送到導線IN/OUT。當信號bitin為高電位，信號bitin＊為低電位時，第二三態反相器將數據從導線IN/OUT轉送到位單元。
在相位二讀出操作時，在導線d和d＊acc預充電至Vr後，將導線d和d＊浮置，一個高電壓V3將導線acc置於電壓OV，使電晶體T4導通。這使有最低電位的交點(設為n1)被降低到一個在Vr和OV之間的電位。因此，一個電流自導線d流向交點n1、流嚮導線acc。這個放電電流經導線d，即導線d上的電壓降低。這個壓降由讀出放大器T22至T26測得。在電晶體T25和T26漏極的相互聯接點上得到讀出結果，該讀出結果被施加到第一三態反相器T14至T17的輸入上。信號bitin為低電位，信號bitin＊為高電位，使經讀出和放大的位值轉送到輸入輸出導線IN/OUT。重要的是在相位二期間，導線d和d＊不是以積極的方式驅動，自那以後，在這些導線中的每一條都不應有任何壓降低。
這樣，為了進行讀出操作，導線d和d＊上最初都施加電位Vr。d和d＊大致都保持在電位置Vr，但是由於「入電流」流入單元之中而使導線d和d＊中的某一條放電，所以該條導線的電位有所下降。由於此處Vr定義為「低」電位，所以下降後的低電位將此定義的「低」電位更低。d和d＊給出讀出值。當d低於d＊，其值為「假」;當d高於d＊，其值為「真」。對不寫、寫假、寫真、不寫和不進行比較操作時，導線d和d＊上的信息電位不給出任何信息。
為了在相位二進行寫入操作，導線d和d＊和acc被預充電至Vr後，通過高電壓V將導線acc置於電壓OV，使電晶體T4導通。要存儲的值提供給輸入/輸出導線IN/OUT。高電位信號bitin和低電位bitin＊啟動第二三態反相器T18至T21，將導線d和d＊上的值傳送給它的輸出。電晶體T11上的高電位控制信號write將電晶體T10和T13的源極連接至OV。
從第二三態反相器T18至T21得到的一個高電位信號，即「0」或「假」的寫入，控制電晶體T13成導通狀態，將電壓V5設置成低電壓，控制電晶體T8，使其導通，並且導線d＊接電壓Vcc，即高電位。從第二三態反相器饋送至電晶體T10柵極的反相信號為低電位，它將使該電晶體保持截止，預充電相位期間電壓V4接至電壓源Vcc，並保持在此電壓。電晶體T6保持截止，在預充電期間通過電晶體T5聯接至導線d的電壓Vr將得到保持。
從第二三態反相器T18至T21得到的一個高電位信號，即「1」或「真」的寫入，通過反相器INN控制寫電話T5、T6、T9和T10，使導線d接高電壓Vcc，而寫電路T1、T8、T12和T13將使在預充電相位期間設定電壓Vr的導線d＊繼續保持為Vr。
從以上實例可以清楚地看到，圖2實施例中的存儲交點n1和n2的工作原理是這樣的在工作周期的第二相位期間，交點n1、n2中之一個或全部被充電或放電，這取決於使用了控制信號V3、V4和V5中的哪幾個，即導線acc是否設置在OV，或導線d和d＊中之一條或全部是否設置在Vcc。
如上所述，每個工作周期包括一個預充電時期和一個執行時期。這樣，當下面將說明的導線acc設置在高電位時，意味著在執行期間信號V3並沒有控制電晶體T4使導線acc接OV電壓。同樣，當下面將說明的導線d和d＊設置在低電位時，意味著在執行期間控制信號V或V並沒有控制電晶體T或T，使其處於經電壓Vcc(高於電壓Vr)聯接至導線d和d＊的狀態。然而，當導線d和d＊設置在高電位時，將控制電晶體T或T經電壓Vcc與導線相聯。
存儲單元區域可以相當大，例如包括256個存儲單元，這意味著每對電晶體T、T和T、T分別與一條為所有存儲單元(例如256個位單元)中的位單元服務的導線相聯，因此，電晶體的規模必須符合全部總線容量和所要求的速度。
電壓Vr可以從一個短路反相器產生，以便保持Vr和驅動放大器反相器之間的已知關係。在端部的存取電路將控制位單元，並從位單元得到信息。
通過控制狀態能夠設定以下功能狀態保留 單元僅存儲值Vstore;
讀假 讀出值Vstore＝假;
讀真 讀出值Vstore＝真;
不讀 單元僅存儲值Vstore;
寫假 存儲值Vstore設置為「假」;
寫真 存儲值Vstore設置為「真」;
不寫 單元僅存儲值Vstore;
比較假 存儲值Vstore與值「假」進行比較;
比較真 存儲值Vstore與值「真」進行比較;
不比較 單元僅存儲值Vstore。
以下是位單元的不同操作方式的操作表操作方式 acc d d＊保留 高 低 低讀假 低 電流流入 低讀真 低 低 電流流入不讀 高 任意 任意寫假 低 低 高寫真 低 高 低不寫 高 任意 任意比較假 任意 低 高比較真 任意 高 低不比較 任意 低 低對比較假和比較真而言，如果比較的結果是「不同」，則導線acc上有電流流出。
對比較假或比較真操作而言，導線acc(存取導線)給出比較結果。導線acc被預充電至Vr，並且輸入數據施加至導線d，它的反相值施加至導線d＊。如果存在位單元中的數值不同於輸入數據，那麼導線acc將通過二極體D1或D2中的一個，以及通過相應的n型三極體T1或T2充電。這由端部8中的放大器電晶體T11檢測到。當檢測到一個經比較的FIT，導線acc將保持在電位Vr上。
流入電流和流出電流表示在一時間順序內，電荷分別進入和退出有關導線。這通常是通過在操作方式「保留」下使導線分別進入「高」電位或「低」電位，然後再轉換成實際方式。那麼電流會分別對有關導線充電或放電。當沒有電流時，就不會輸送可估計的電荷。因此，在時間順序時，不會有電壓變化。
儘管參照具體實施例來說明本發明，本技術領域的人員均懂得，對本發明可做許多變動，有許多替代物可以替代實施例中的元件。此外，對本發明做出各種改進。也是不背離本發明的精神的。
權利要求
1.應用VLSI技術的存儲器位單元，其特徵在於包括一個單元電路(T1、T2、L1、L2、D1、D2；T1、T2、I1、I2、D1、D2)，其中位值是可存儲的，所說的值不是為「真」就是為「假」；一個持續施加電壓的第一聯線(Vcc)；第二、三、四聯線(acc、d、d＊)，每線可在不同控制狀態下設置；該單元電路的第二、三、四聯線的每一種組合使存儲器位單元處於一組功能狀態中的一個獨立狀態。
2.根據權利要求1的存儲器位單元，其特徵在於控制所說單元電路的控制狀態為「高」電位，「低」電位，無電流流入該單元，電流流入單元的第二、三、四聯線，電流至少從單元的這幾個聯接線中的一個(acc)流出，「高」電位「低」電位與電壓被視為正或負有關，即與該第一聯接線上的電壓Vcc相對於地是正還是負有關。
3.根據權利要求2的存儲器位單元，其特徵在於第二聯接線是個存取聯接線(acc)，第三和第四聯接線(d，d＊)在寫入或讀出單元電路時具有電位相反的信號。
4.根據權利要求1至3中任一個的存儲器位單元，其特徵在於它是由一個包括兩種相位的控制迴路控制的，一個第一預充電相位，其中所說的第二、三、四聯線與第一聯接線電壓(Vcc)和地之間的一個額外電壓(Vr)聯接，以及一個第二工作相位，使其處於一個預定的功能狀態，相對上述額外電壓(Vr)取一個「高」或「低」電位，「高」電位和「低」電位與電路中的電壓正負有關。
5.根據權利要求1至4中任一個的存儲器位單元，其特徵在於所說的單元電路通過在所說的第二、三、四聯線的所說的控制狀態不同的功能組合，可設置以下的功能狀態保留 所說的單元電路僅存儲所說的位值;讀出 從所說的單元電路讀出所說的位值;不讀 所說的單元電路僅存儲所說的位值;寫假 所說單元電路中存儲的所說的位值設置為「假」;寫真 所說單元電路中存儲的所說的位值設置為「真」;不寫 所說的單元電路僅存儲所說的位值;比較假 所說單元電路中存儲的所說的位值與值「假」進行比較;比較真 所說單元電路中存儲的所說的位值與值「真」進行比較;不比較 所說的單元電路僅存儲所說的位值;
6.根據權利要求1至5中任一個的存儲器位單元，其特徵在於所說的單元電路包括可以通過所說的第三和第四聯接線(d、d＊)從每邊控制的觸發器(T1、T2、L1、L2、D1、D2;T1、T2、I1、I2、D1、D2)，所說的觸發器具有第和第二交點(n1，n2)，可設置在不同的電位，並且所說的觸發器在所說的第一(Vcc)和第二聯接線(acc)之間得到施加的電壓，所說的第二聯接點可控制成具有不同的電位。
7.根據權利要求6的存儲器位單元，其特徵在於第二聯接線(acc)和第一聯接線(Vcc)之間，第一和第二串聯聯接線是並聯放置的，每條線都包括一個電晶體的源極/漏極通路和一個負載(T1，L1和T2，L2)，在所說的第一串聯聯接線上的電晶體的柵極相聯，在所說的第二串聯聯接線上的負載和電晶體之間的相互聯接點稱為第二交點(n2)，並與所說的第一串聯聯接線上的電晶體的柵極相聯，第一整流元件(D1)聯接在所說第三聯接線(d)和第一交點(n1)之間，使得電流僅沿相對於所說的第三聯接線的一個方向流動，以及第二整流元件(D2)聯接在所說的第四聯接線(d＊)和第二交點(n2)之間，使得電流僅沿相對於所說四聯接線的一個方向流動。
8.根據權利要求7的存儲器位單元，其特徵在於所說的整流元件(D1和D2)可從以下元件中選取(1)n溝道MOS場效應管，其漏極和柵極相互聯接(正電壓);(2)p溝道MOS場效應管，其漏極和柵極相互聯接(負電壓);(3)pn結二極體(正電壓，二極體反向時為負電壓);(4)肖特基二極體(正電壓，二極體反向時為負電壓);
9.根據權利要求7的存儲器位單元，其特徵在於所說的電晶體(T1和T2)可從以下元件中選取(1)n溝道MOS場效應管(正電壓);(2)p溝道MOS場效應管(負電壓);(3)npn雙極電晶體(正電壓);(4)pnp雙極電晶體(負電壓);
10.根據權利要求7的存儲器位單元，其特徵在於所說的負載(L1和L2)可從以下元件中選取(1)一個電阻器;(2)n溝道MOS場效應管，其漏極和柵極相互聯接(正電壓);(3)p溝道MOS場效應管，其漏極和柵極相互聯接(負電壓);(4)n溝道耗盡型MOS場效應管，其漏極和柵極相互聯接(正電壓);(5)p溝道耗盡型MOS場效應管，其漏極和柵極相互聯接(負電壓);(6)n溝道MOS場效應管，其柵極作為控制極，源極和漏極作為驅動聯接點(正電壓);(7)p溝道MOS場效應管，其柵極作為控制極，源極和漏極作為驅動聯接點(正電壓);(8)npn雙極電晶體，其基極作為控制極，發射極和集電極作為驅動聯接點(正電壓);(9)pnp雙極電晶體，其基極作為控制極，發射極和集電極作為驅動聯接點(負電壓);
11.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「高、低、低」設置所說的「保留」操作方式。
12.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「低、電流流入、低」設置所說的「讀假」操作方式。
13.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「低、低、電流流入」設置所說的「讀真」操作方式。
14.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「高、任意、任意」設置所說的「不讀」操作方式。
15.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「低、低、高」設置所說的「寫假」操作方式。
16.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「低、高、低」設置所說的「寫真」操作方式。
17.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「高、任意、任意」設置所說的「不寫」操作方式。
18.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「任意、低、高」設置所說的「比較假」操作方式。
19.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「任意、高、低」設置所說的「比較真」操作方式。
20.根據權利要求5和權利要求6至10中任一個的存儲器位單元，其中「低」和「高」電壓與所說位單元中的電壓被視為正或負有關，即與所說第一聯接線上的電壓Vcc相對於地是正還是負有關，其特徵在於通過聯接線acc、d和d＊的下列組合「任意、低、低」設置所說的「不比較」操作方式。
全文摘要
本發明涉及應用VLSI技術的超高速存儲器位單元，許多位單元可高密度地壓縮，該位單元包括一個單元電路(T
文檔編號G11C11/412GK1058667SQ91105268
公開日1992年2月12日 申請日期1991年8月2日 優先權日1990年8月2日
發明者卡爾斯特·拉斯·岡納 申請人:卡爾斯特電子工司