一種低電容單向TVS器件及其製造方法與流程
2023-06-06 16:09:01
本發明屬於半導體防護器件領域，尤其涉及一種低電容單向tvs器件及其製造方法。
背景技術：
tvs器件是一種高效的電子電路防護器件，tvs器件在電路中與被保護的電路並聯，當被保護電路埠出現超過電路正常工作電壓時，tvs器件就會開始工作，以極快的響應速度將過電壓鉗位在一個較低的預定電壓範圍內，從而保護電路不會損壞。tvs具有響應時間快、瞬態功率大、漏電流低、擊穿電壓偏差小、箝位電壓容易控制、體積小等優點，因此應用領域廣泛。
tvs器件從問世到現在，一直應用於各種電子產品，但隨著科技的不斷發展，一些電子類產品對tvs器件的性能要求也在不斷提高，如視頻傳輸類通訊設備以及高速乙太網等電子產品，要求tvs器件的電容要很小，以保證這些電子產品在使用中，不會因為tvs器件的寄生電容過大，影響其正常的工作。
技術實現要素：
本發明的目的在於克服現有技術存在的以上問題，提供一種低電容單向tvs器件及其製造方法，目的是實現高速通訊接口單向浪湧防護，且本發明的低電容單向tvs二極體是一個單片集成的器件，非常易於封裝。
為實現上述技術目的，達到上述技術效果，本發明通過以下技術方案實現：
一種低電容單向tvs器件，包括反向並聯的兩個低電容二極體，其中一個低電容二極體與tvs二極體串聯；
tvs器件包括n+型半導體襯底和設於n+型半導體襯底上側的p-型外延層，n+型半導體襯底與p-型外延層之間設有p+型埋層；
所述p-型外延層內兩側設有n+型隔離區，p-型外延層內中央設有n型基區，n型基區左右兩側設有n-型基區；
所述n型基區和n-型基區內部均設有p+型注入區和n+型注入區；
所述n+型半導體襯底和p-型外延層表面均覆有金屬層，n+型半導體襯底通過金屬層與金屬電極t2相連，p-型外延層通過金屬層與金屬電極t1相連。
進一步地，所述兩個低電容二極體與tvs二級管串聯集成在一塊晶片上，形成單片集成晶片。
進一步地，所述n+型半導體襯底是電阻率為0.005～0.05ω·cm的n型矽襯底。
進一步地，所述p-型外延層的厚度為6～12μm。
本發明還提供一種低電容單向tvs器件製造方法，所述方法包括以下步驟：襯底材料準備、襯底氧化、p+型埋層區光刻、p+型埋層區硼離子注入及推結、外延生長、外延層氧化、隔離區光刻、隔離區磷離子注入及推結、n-基區光刻、n-基區磷離子注入及推結、n基區光刻、n基區磷離子注入及推結、p+注入區光刻、p+注入區硼離子注入及推結、n+注入區光刻、n+注入區磷離子注入及推結、引線孔光刻、蒸鋁、鋁反刻、減薄、背面金屬化。
進一步地，所述襯底材料準備步驟中選擇n型半導體矽片，所選n型半導體矽片電阻率為0.005～0.05ω·cm，矽片厚度為280～300μm，並進行單面拋光；襯底氧化步驟中的條件是氧化溫度為1100±10℃、時間為1h、氧化層的厚度tox≥0.8μm。
進一步地，所述p+型埋層區硼離子注入及推結的步驟為：首先進行硼離子注入，注入的條件是劑量為4e14～5e15cm-2、能量為120kev；硼離子注入完成後進行推結，推結的條件是溫度為1180±10℃、時間為50～80分鐘；隔離區磷離子注入及推結的步驟為：首先進行磷離子注入，注入的條件是劑量為5e14～5e15cm-2、能量為130kev；磷離子注入完成後進行推結，推結的條件是溫度為1200℃±10℃、時間為1～3h；n-基區磷離子注入及推結的步驟為：首先進行磷離子注入，注入的條件是劑量為2e12～2e13cm-2、能量為140kev；磷離子注入完成後進行推結，推結的條件是溫度為1150±10℃、時間為120～150分鐘；n基區磷離子注入及推結的步驟為：首先進行磷離子注入，注入的條件是劑量為3e13～3e14cm-2、能量為120kev；磷離子注入完成後進行推結，推結的條件是溫度為1100±10℃、時間為150～180分鐘；p+注入區硼離子注入及推結的步驟為：首先進行硼離子注入，注入的條件是劑量為4e14～4e15cm-2、能量為60～80kev；硼離子注入完成後進行推結，推結的條件是溫度為1050±10℃、時間為30～60分鐘；n+注入區磷離子注入及推結的步驟為：首先進行磷離子注入，注入的條件是劑量為1e15～4e15cm-2、能量為40～60kev；磷離子注入完成後進行推結，推結的條件是溫度為1020±10℃、時間為30～60分鐘。
進一步地，所述外延生長的條件是溫度為1100±10℃、時間為1h、外延層厚度6～12μm、電阻率為60～100ω·cm；外延層氧化的條件是氧化溫度為1120±10℃、時間為2h、氧化層的厚度tox≥1.0μm。
進一步地，所述蒸鋁步驟中鋁層厚度為3.0～4.0μm。
本發明的有益效果是：
本發明通過tvs二極體與低電容二極體的串聯，起到了降低器件的電容值作用，因為是單片集成的晶片，器件也便於封裝，保證了電子產品在使用中，不會因為tvs器件的寄生電容過大，影響其正常的工作。
附圖說明
此處所說明的附圖用來提供對本發明的進一步理解，構成本申請的一部分，本發明的示意性實施例及其說明用於解釋本發明，並不構成對本發明的不當限定。在附圖中：
圖1為本發明的低電容單向tvs器件的電路原理圖。
圖2為本發明的低電容單向tvs器件的結構示意圖。
圖3為本發明的低電容單向tvs器件的浪湧電流從t2流向t1的示意圖。
其中：1為n+型半導體襯底，2為p+型埋層，3為p-型外延層，4為n+型隔離區，5為n型基區，6為n-型基區，7為p+型注入區，8為n+型注入區。
具體實施方式
下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基於本發明中的實施例，本領域普通技術人員在沒有作出創造性勞動前提下所獲得的所有其它實施例，都屬於本發明保護的範圍。
如圖1所示的一種低電容單向tvs器件，包括反向並聯的兩個低電容二極體，其中一個低電容二極體與tvs二極體串聯，兩個低電容二極體與tvs二級管串聯集成在一塊晶片上，形成單片集成晶片。
如圖2所示，tvs器件包括n+型半導體襯底1和設於n+型半導體襯底1上側的p-型外延層3，n+型半導體襯底1與p-型外延層3之間設有p+型埋層2；p-型外延層3內兩側設有n+型隔離區4，p-型外延層3內中央設有n型基區5，n型基區5左右兩側設有n-型基區6；n型基區5和n-型基區6內部均設有p+型注入區7和n+型注入區8；n+型半導體襯底1和p-型外延層3表面均覆有金屬層，n+型半導體襯底1通過金屬層與金屬電極t2相連，p-型外延層3通過金屬層與金屬電極t1相連，n+型半導體襯底1是電阻率為0.005～0.05ω·cm的n型矽襯底，p-型外延層3的厚度為6～12μm。
如圖3所示，當t1端出現相對於t2端的過電壓時，電流通過左側的由p+型注入區7和n-型基區6組成的正偏pn結經左側n+型隔離區4洩放到t2；當t2端出現相對於t1端的過電壓時，浪湧電流從電極t2經右側n+型隔離區4通過由p+型注入區7和n-型基區6組成的正偏pn結，再通過由n型基區5與p+型注入區7組成的反偏pn結，最終到達電極t1。
實施例1
一種低電容單向tvs器件製造方法，該製造方法包括以下步驟：
s1：襯底材料準備：準備好n型半導體矽片，所選n型半導體矽片電阻率為0.03ω·cm，矽片厚度為290μm，並進行單面拋光；
s2：襯底氧化：對矽片進行氧化，氧化溫度為1100℃，時間為1h，氧化層的厚度為0.8μm；
s3：p+型埋層區光刻；
s4：p+型埋層區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為5e15cm-2、能量為120kev；硼離子注入完成後進行推結，推結的條件是溫度為1180℃、時間為60分鐘；
s5：外延生長：外延生長的條件是溫度為1100℃、時間為1h、外延層厚度10μm、電阻率為80ω·cm；
s6：外延層氧化：對外延層進行氧化，氧化溫度為1120℃，時間為2h，氧化層的厚度為1.0μm；
s7：隔離區光刻；
s8：隔離區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為5e15cm-2、能量為130kev；磷離子注入完成後進行推結，推結的條件是溫度為1200℃、時間為2h；
s9：n-基區光刻；
s10：n-基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為2e13cm-2、能量為140kev；磷離子注入完成後進行推結，推結的條件是溫度為1150℃、時間為130分鐘；
s11：n基區光刻；
s12：n基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為3e14cm-2、能量為120kev；磷離子注入完成後進行推結，推結的條件是溫度為1100℃、時間為160分鐘；
s13：p+注入區光刻；
s14：p+注入區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為4e15cm-2、能量為70kev；硼離子注入完成後進行推結，推結的條件是溫度為1050℃、時間為50分鐘；
s15：n+注入區光刻；
s16：n+注入區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為4e15cm-2、能量為50kev；磷離子注入完成後進行推結，推結的條件是溫度為1020℃、時間為50分鐘；
s17：引線孔光刻：採用引線孔版進行引線孔光刻；
s18：蒸鋁：蒸鋁的條件是鋁層厚度為3.5μm；
s19：鋁反刻：採用鋁反刻版進行鋁反刻；
s20：鋁合金；
s21：減薄；
s22：背面金屬化。
實施例2：
一種低電容單向tvs器件製造方法，該製造方法包括以下步驟：
s1：襯底材料準備：準備好n型半導體矽片，所選n型半導體矽片電阻率為0.005ω·cm，矽片厚度為280μm，並進行單面拋光；
s2：襯底氧化：對矽片進行氧化，氧化溫度為1090℃，時間為1h，氧化層的厚度1μm；
s3：p+型埋層區光刻；
s4：p+型埋層區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為4e14cm-2、能量為120kev；硼離子注入完成後進行推結，推結的條件是溫度為1170℃、時間為50分鐘；
s5：外延生長：外延生長的條件是溫度為1090℃、時間為1h、外延層厚度6μm、電阻率為60ω·cm；
s6：外延層氧化：對外延層進行氧化，氧化溫度為1110℃，時間為2h，氧化層的厚度1.2μm；
s7：隔離區光刻；
s8：隔離區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為5e14cm-2、能量為130kev；磷離子注入完成後進行推結，推結的條件是溫度為1190℃、時間為1h；
s9：n-基區光刻；
s10：n-基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為2e12cm-2、能量為140kev；磷離子注入完成後進行推結，推結的條件是溫度為1140℃、時間為120分鐘；
s11：n基區光刻；
s12：n基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為3e13cm-2、能量為120kev；磷離子注入完成後進行推結，推結的條件是溫度為1090℃、時間為150分鐘；
s13：p+注入區光刻；
s14：p+注入區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為4e14cm-2、能量為60kev；硼離子注入完成後進行推結，推結的條件是溫度為1040℃、時間為30分鐘；
s15：n+注入區光刻；
s16：n+注入區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為1e15cm-2、能量為40kev；磷離子注入完成後進行推結，推結的條件是溫度為1010℃、時間為30分鐘；
s17：引線孔光刻：採用引線孔版進行引線孔光刻；
s18：蒸鋁：蒸鋁的條件是鋁層厚度為3.0μm；
s19：鋁反刻：採用鋁反刻版進行鋁反刻；
s20：鋁合金；
s21：減薄；
s22：背面金屬化。
實施例3：
一種低電容單向tvs器件製造方法，該製造方法包括以下步驟：
s1：襯底材料準備：準備好n型半導體矽片，所選n型半導體矽片電阻率為0.05ω·cm，矽片厚度為300μm，並進行單面拋光；
s2：襯底氧化：對矽片進行氧化，氧化溫度為1110℃，時間為1h，氧化層的厚度1.2μm；
s3：p+型埋層區光刻；
s4：p+型埋層區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為5e15cm-2、能量為120kev；硼離子注入完成後進行推結，推結的條件是溫度為1190℃、時間為80分鐘；
s5：外延生長：外延生長的條件是溫度為1100±10℃、時間為1h、外延層厚度6～12μm、電阻率為60～100ω·cm；
s6：外延層氧化：對外延層進行氧化，氧化溫度為1130℃，時間為2h，氧化層的厚度1.4μm；
s7：隔離區光刻；
s8：隔離區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為5e15cm-2、能量為130kev；磷離子注入完成後進行推結，推結的條件是溫度為1210℃、時間為3h；
s9：n-基區光刻；
s10：n-基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為2e13cm-2、能量為140kev；磷離子注入完成後進行推結，推結的條件是溫度為1160℃、時間為150分鐘；
s11：n基區光刻；
s12：n基區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為3e14cm-2、能量為120kev；磷離子注入完成後進行推結，推結的條件是溫度為1110℃、時間為180分鐘；
s13：p+注入區光刻；
s14：p+注入區硼離子注入及推結：首先進行硼離子注入，注入的條件是劑量為4e15cm-2、能量為80kev；硼離子注入完成後進行推結，推結的條件是溫度為1060℃、時間為60分鐘；
s15：n+注入區光刻；
s16：n+注入區磷離子注入及推結：首先進行磷離子注入，注入的條件是劑量為4e15cm-2、能量為60kev；磷離子注入完成後進行推結，推結的條件是溫度為1030℃、時間為60分鐘；
s17：引線孔光刻：採用引線孔版進行引線孔光刻；
s18：蒸鋁：蒸鋁的條件是鋁層厚度為4.0μm；
s19：鋁反刻：採用鋁反刻版進行鋁反刻；
s20：鋁合金；
s21：減薄；
s22：背面金屬化。
本發明通過tvs二極體與低電容二極體的串聯，起到了降低器件的電容值作用，因為是單片集成的晶片，器件也便於封裝，保證了電子產品在使用中，不會因為tvs器件的寄生電容過大，影響其正常的工作。
以上顯示和描述了本發明的基本原理、主要特徵和本發明的優點。本行業的技術人員應該了解，本發明不受上述實施例的限制，上述實施例和說明書中描述的只是說明本發明的原理，在不脫離本發明精神和範圍的前提下，本發明還會有各種變化和改進，這些變化和改進都落入要求保護的本發明範圍內。