對線路和通孔導體使用不同材料的雙重鑲嵌互連結構的製作方法
2023-06-06 10:28:06 3
專利名稱：對線路和通孔導體使用不同材料的雙重鑲嵌互連結構的製作方法
技術領域：
本發明涉及集成電路中後端線(BEOL)互連結構的形成。更具體地，本發明涉及使用通孔或接線柱材料來形成雙重鑲嵌互連結構的新方法，其中通孔或接線柱的材料不同於用於線路導體的材料。
背景技術：
半導體工業發展規劃要求降低多電平晶片內互連周圍絕緣材料的介電常數。介電常數必須降低從而減少集成電路中的寄生電容負載，同時減少相鄰互連之間的電容耦合。
介電常數的減少通常伴隨著絕緣體機械性能的降低，例如，模數，硬度，導熱性以及斷裂韌度。由於與襯底和金屬互連的熱膨脹不匹配，在結構中可以形成相當大的應力。這些應力可以在熱循環期間引起銅製通孔或接線柱的疲勞，從而在流量或可靠性方面產生問題。因此就需要一種方法來改進用低k材料製作的通孔的強度。
通孔的強度可以通過下列途徑得到改進，即，使用難熔金屬來取代銅製作通孔，或與線路導體相比較，增加通孔周圍的難熔金屬襯套的厚度。迄今為止，通孔和線路使用不同材料或具有不同襯套厚度的互連結構的形成只能通過使用一系列單一鑲嵌的製作步驟來完成。更具體地，首先沉積通孔層(via-level)介電層，然後在介電材料中形成通孔的通道口，接著在通孔中填充第一導電材料。多餘的導電材料通過例如，化學機械拋光(CMP)來移除，從而使得通孔頂面與通孔層電介質的頂面共面。接著沉積線路層(line-level)電介質，在覆蓋在通孔上面的線路層電介質中形成溝槽通道口，然後在溝槽中填充第二導電材料。同樣，多餘的導電材料必須利用例如，CMP來移除，使得線路導體的頂面與線路層電介質的頂面共面。
這種一系列的單一鑲嵌步驟不僅耗時而且造價昂貴。此外，電介質的兩個隔離層(通孔層和線路層)，與典型雙重鑲嵌結構中的單一介電材料層相比較，表現出較差的電氣特性。
因此，在本領域中需要有形成這種雙重鑲嵌互連結構的方法，該互連結構中通孔和線路層具有單層介電材料，但是通孔和線路的材料或襯套厚度不同。
發明內容
因此，本發明的目標是提供一種改進用低k介電材料製作的通孔強度的方法。這個目標以及其它的目標都是通過本發明中的方法的使用來實現的。一方面公開了在襯底上形成的互連結構。該結構包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，該第一導體具有與介電材料層的頂面共面的頂面；以及第二介電材料形成的第二層，覆蓋在第一層介電材料的上面，並且其中嵌有至少一個第二導體。第二導體包含至少一個第一部分和至少一個第二部分，形成第二部分與第一部分的材料是不同的，其中第一部分與第一導體電接觸，第二部分覆蓋在第一部分上面，並且與其電接觸，第二部分的橫向範圍要大於第一部分的橫向範圍，並且第二部分具有與第二介電材料層的頂面共面的頂面。可選地，互連結構還包含第一導電襯套，放置在第一部分和第二介電材料，以及第一部分和第一導體之間；第二導電襯套，放置在第二部分和第二介電材料，以及第二部分和第一部分之間，形成第一襯套和第二襯套的材料是不同的。
在另一方面，互連結構包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，第一導體具有與介電材料層的頂面共面的頂面；第二介電材料形成的第二層，覆蓋在第一介電材料層的上面，並且其中嵌有至少一個第二導體；第一導電襯套，放置在第一部分和第二介電材料，以及第一部分和第一導體之間；第二襯套，放置在第二部分和第二介電材料之間，第二襯套的厚度要小於第一襯套的厚度。第二導體包含至少一個第一部分和至少一個第二部分，其中第一部分與第一導體電接觸，第二部分覆蓋在第一部分上面，並且與其電接觸，第二部分的橫向範圍要大於第一部分的橫向範圍，並且第二部分具有與第二介電材料層的頂面共面的頂面。可選地，互連結構還包含導電襯套，放置在第二導體和第二介電材料，以及第二導體和第一導體之間。
還公開了形成本發明互連結構的方法。更具體地，公開了在襯底形成互連結構的方法，襯底包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，第一導體具有與介電材料層的頂面共面的頂面。在一個方面，該方法包含下列步驟在介電材料的第一層上沉積第二介電材料形成的第二層；在第二介電材料層中形成至少一個第一通道口，第一通道口使第一導體部分暴露；在第一通道口中填充第一導電材料；移除第一導電材料的頂部；在第二介電材料層中形成至少一個第二通道口，第二通道口疊加在第一導電材料的上面，並且第二通道口的橫向範圍大於第一通道口的橫向範圍；以及在第二通道口中填充第二導電材料，其中第二導電材料不同於第一導電材料，並且第二導電材料具有與第二介電材料層的頂面共面的頂面。
在另一個方面，該方法包含下列步驟在第一介電材料層上沉積第二介電材料形成的第二層；在第二介電材料層中形成至少一個第一通道口，第一通道口使第一導體部分暴露；在第一通道口的底部和側壁上沉積第一導電襯套；在第一通道口中填充犧牲材料(sacrififcialmaterial)；在第二層介電材料中形成至少一個第二通道口，第二通道口疊加在第一通道口的上面，並且第二通道口的橫向範圍大於第一通道口的橫向範圍；移除犧牲材料；在第二通道口的底部和側壁以及第一襯套上沉積第二導電襯套；以及在第二通道口中填充導電材料，從而形成第二導體，其中第二導體具有與第二介電材料層的頂面共面的頂面。
在第三個方面，該方法包含下列步驟在第一介電材料層上沉積第二介電材料形成的第二層；在介電材料第二層中形成至少一個第一通道口，第一通道口延伸部分地通過第二層介電材料，但是並不使第一導體暴露；在第二介電材料層中形成至少一個第二通道口，並且延伸第一通道口通過剩餘的介電材料，從而使第一導體暴露，第二通道口疊加在第一通道口的上面，並且第二通道口的橫向範圍大於第一通道口的橫向範圍；在第一和第二通道口的底部和側壁沉積第一導電襯套；在第一和第二通道口中填充第一導電材料；從第二通道口中移除第一導電材料和第一襯套；在第二通道口的底部和側壁沉積第二導電襯套；在第二通道口中填充第二導電材料，其中第二導電材料不同於第一導電材料，並且第二導電材料具有與第二介電材料層的頂面共面的頂面。
在第四個方面，該方法包含下列步驟在第一介電材料層上沉積第二介電材料形成的第二層；在第二介電材料層中形成至少一個第一通道口，第一通道口延伸，部分地通過第二介電材料層，但是並不使第一導體暴露；在第二介電材料層中形成至少一個第二通道口，並且延伸第一通道口通過剩餘的介電材料，從而使第一導體暴露，第二通道口疊加在第一通道口的上面，並且第二通道口的橫向範圍大於第一通道口的橫向範圍；在第一和第二通道口的底部和側壁沉積導電襯套；在第一和第二通道口中填充第一導電材料；從第二通道口中移除第一導電材料；並且在第二通道口中充第二導電材料，其中第二導電材料不同於第一導電材料，而且第二導電材料具有與第二介電材料層的頂面共面的頂面。
所附權利要求闡明了本發明的被認為是新穎的特徵以及本發明特有的要素。附圖僅僅是用於說明的目的，並不是按比例繪製的。此外，相同的數字表示附圖中相同的結構元件。但是，對於發明本身的構造和操作方法，根據下面結合附圖做出的詳細說明才能很好地理解，在附圖中圖1示出根據本發明第一實施例的互連結構，其中通孔是由不同於線路導體的材料形成的，並且通孔導體和線路導體在底部和側壁各自被分開的襯套完全環繞；圖2示出根據本發明第二實施例的互連結構，其中環繞在通孔上的襯套的厚度要大於環繞在線路導體上的襯套的厚度；圖3示出根據本發明第三實施例的互連結構，其中通孔是由不同於線路導體的材料製成，並且通孔導體和線路導體在底部和側壁被襯套環繞，但是襯套並沒有將通孔和線路導體隔開。
圖4(a)-4(f)示出圖1中所示的互連結構的形成方法；圖5(a)-5(f)示出圖2中所示的互連結構的形成方法；圖6(a)-6(f)示出圖1中所示的互連結構的形成方法；並且圖7(a)-7(f)示出圖3中所示的互連結構的形成方法。
具體實施例方式
現在根據附圖對本發明進行說明。在圖中顯示出了結構的各個側面，並且通過一種簡化的方式示意性地表示這些側面，從而對本發明進行更清楚的描述和說明。例如，這些附圖並不是按比例繪製。另外，結構不同側面的垂直橫截面是被看作矩形形狀進行圖解的。儘管如此，本領域中的技術人員會意識到對於實際的結構，這些側面很有可能結合更多的錐形部件。此外，本發明並不局限於任何特定形狀的結構。
在本發明的互連結構中，通過使用不同材料形成通孔導體，或使用不同材料形成通孔襯套，或使用較厚的通孔襯套，或這些特徵的結合，就能夠使通孔更加堅固。在優選的實施例中，通孔中使用難熔金屬，而溝槽中使用銅。難熔金屬的機械強度要大於銅，因此可以承受熱循環中經常出現的應力。
圖1中示出了本發明第一實施例，該實施例包含第一介電層10。至少一個第一導體13被嵌入到第一介電層10中，並且具有與介電層10的頂面共面的頂面。硬掩膜(hardmask)層11可以可選地在介電層10的上面沉積，在這種情況下，導體13具有與硬掩膜層11的頂面共面的頂面。導電襯套12同樣可選地放置在導體13和介電層10之間。
第二介電層15覆蓋在第一介電層10的上面。可選地，帽層14將第二介電層15與第一介電層10和第一導體13隔離。第二介電層15中嵌有至少一個第二導體。第二導體包含至少一個第一部分19，通孔或接線柱，以及至少一個第二部分21，即線路導體。第一部分19覆蓋在第一導體13上面，並且與其電接觸。第二部分21覆蓋在第一部分19上面，並且其橫向範圍大於第一部分19的橫向範圍，第二部分21具有與第二介電層15的頂面共面的頂面。硬掩膜層16可以可選地沉積在第二介電層15的上面，在這種情況下，第二部分21具有與硬掩膜層16的頂面共面的頂面。襯套18可選地環繞在第一部分19的底部和側壁，並且襯套20可選地環繞在第二部分21的底部和側壁。
優選地，鎢或一些其它的難熔金屬被用在第二導體的第一部分19，即，通孔或接線柱。難熔金屬的機械強度大於銅，因此可以承受熱循環中出現的應力。銅可以用於第一導體13和第二導體的第二部分21，即線路導體。第一部分19的底部和側壁周圍的襯套18所使用的材料優選為氮化鈦，鉭，氮化鉭或鎢。襯套12和20可以由鉭和/或氮化鉭形成。
雖然低k介電材料是優選的，介電層10和14可以由任何合適的介電材料形成。合適的介電材料包括含碳的二氧化矽材料；氟矽玻璃(FSG)；有機聚合熱固材料；矽碳氧化物；SiCOH電介質；含氟的二氧化矽；旋塗(spin-on)玻璃；矽氧烷，包括含矽倍半環氧乙烷(HSQ)，含甲基的矽酸鹽(MSQ)以及HSQ和MSQ的混合物或共聚物；苯並環丁烯(BCB)-基聚合物電介質，以及任何含矽低k電介質。利用矽氧烷化學性質，帶有SiCOH型成分的旋塗低k薄膜的實例包括HOSPTM(Honeywell公司可以提供)，JSR5109和5108(日本合成橡膠公司可以提供)，ZirkonTM(Rohm和Haas的一個部門，ShipleyMicroelectronics，可以提供)，以及多孔低k(Elk)材料(AppliedMaterials公司可以提供)。含碳二氧化矽材料，或有機矽烷的實例包括黑鑽石(Applied Materials公司可以提供)以及CoralTM(Novellus公司可以提供)。HSQ材料的一個實例為FoxTM(Dow Corning公司可以提供)。對於該實施例，優選的介電材料為聚合熱固性材料，基本上由碳，氧和氫組成。優選的介電材料包括稱作SiLKTM的低k芳香醚聚合材料(Dow化學公司可以提供)，以及低k聚合材料稱作FLARETM的(Honeywell公司可以提供)。硬掩膜層11和16可以由碳化矽，氮化矽和/或二氧化矽形成。
第二導體的第二部分21，即線路導體的總厚度優選為大約100到5000nm，更優選的是大約300nm的厚度。第二導體的第一部分19，即通孔的高度優選為大約100到5000nm，更優選的是大約300nm。通孔襯套18優選地具有大約2到50nm的厚度，更優選的是大約20nm的厚度，而且溝槽襯套20優選地具有大約2到50nm的厚度，更優選的是大約10nm的厚度。
圖2中示出本發明的第二實施例，該第二實施例與圖1中示出的實施例的不同之處在於第二導體完全由相同的材料形成，材料優選為銅。換句話說，通孔或接線柱不是由難熔金屬形成的。然而，通孔或接線柱在底部和側壁被襯套環繞，該襯套的厚度大於環繞在導體上的襯套的厚度。更具體地，環繞著通孔或接線柱的襯套包含第一襯套18和第二襯套20，而線路導體只是被第二襯套20環繞。第一襯套18可以由與第二襯套20相同的材料形成，或者第一襯套18可以由與第二襯套20不同的材料形成。
對於圖2中示出的實施例，根據圖1中所示的實施例所討論的每個部件都可以使用相同的材料。第二導體的第二部分21，即線路導體，優選地具有大約100到5000nm的總厚度，更優選的是大約300nm的厚度。第二導體的第一部分19，即通孔，優選地具有大約100到5000nm的高度，更優選的是大約300nm的高度。通孔的襯套18和20優選地具有大約2到50nm的組合厚度，更優選的是大約30nm的厚度，而且溝槽襯套20優選地具有大約2到50nm的厚度，更優選的是大約10nm的厚度。
圖3中示出本發明的第三實施例，該第三實施例與圖1中示出的實施例的不同之處在於第二導體的第一部分19和第二部分21都被襯套18環繞著。換句話說，和圖1中示出的實施例一樣，第一部分19和第二部分21沒有分開的襯套。相反地，一個單一的襯套18環繞著第一部分19和第二部分21的底部和側壁。
對於圖3中示出的實施例，根據圖1中所示的實施例所討論的每個部件都可以使用相同的材料。第二導體的第二部分21，即線路導體，優選地具有大約100到5000nm的總厚度，更優選的是大約300nm的厚度。第二導體的第一部分19，即通孔，優選地具有大約100到5000nm的高度，更優選的是大約300nm的高度。通孔和溝槽中的襯套18優選地具有大約2到50nm的厚度，更優選的是大約20nm的厚度。
圖1中示出的實施例可以通過圖4(a)-4(f)中圖解的方法形成。該方法的起始點是包含第一介電層10的襯底，該第一介電層中嵌有至少一個第一導體13。第一導體13具有與介電層10的頂面共面的頂面。如前面所討論的，硬掩膜層11可以被可選地沉積在介電層10上，在這種情況下，導體13具有與硬掩膜層11的頂面共面的頂面。導電襯套12可選地布置在導體13和介電層10之間。
如圖4(a)所示，該方法首先沉積第二介電層15，以及可選的硬掩膜層16和17。硬掩膜層16和17可以由碳化矽(SiC)，氮化矽(SiN)，和/或二氧化矽(SiO2)形成。在介電層15以及硬掩膜層16和17中形成至少一個第一通道口19』，從而使第一導體13暴露，如圖4(b)中所示。通道口19』可以通過任何合適的技術形成，包括常規光刻術以及反應離子蝕刻(RIE)。
然後在通道口19』中填充第一導電材料19，如圖4(c)中所示。在通道口19』中填充導電材料19以前，導電襯套18可以可選地沉積在通道口19』的底部和側壁上。導電材料19優選為難熔金屬，例如鎢，並且可以通過化學氣相沉積(CVD)來對其進行沉積。當導電材料是鎢時，優選為六羰基鎢前驅物質(tungsten hexacarbonyl precursor)，而不使用WF6，以使氟蝕刻低k介電材料的風險最小化。
難熔金屬19可以通過任何合適的技術進行沉積，包括化學氣相沉積(CVD)，或離子化金屬物理氣相沉積(I-PVD)。對於W或TiN的沉積，優選的方法為CVD。對於Ta或TaN的沉積，優選的方法為I-PVD。
I-PVD工藝使用沉積和部分內腐蝕的交替循環，從而在通孔中填充金屬。使用I-PVD工藝，可以使小的部件，例如通孔中幾乎完全充滿Ta(或TaN)，與此同時在溝槽的底部留下薄層(大約5到25nm厚)的Ta。因為部件尺寸縮短時，沉積相對於內腐蝕(etchback)的比率增加，所以這是有可能的。
例如，為了填充雙重鑲嵌結構中直徑大約為0.2微米，高度大約為0.4微米的通孔，可以使用Ta的沉積和內腐蝕。首先，大約5到30nm厚的Ta層以大約2到60千瓦的磁控功率，大約1到10微米汞柱的壓力，以及0到大約200瓦特的晶片偏功率(wafer bias)，進行沉積。其次，內腐蝕工藝以2到30千瓦的磁控功率，大約1到10微米汞柱的壓力，以及大約200到大約1200瓦特的晶片偏功率進行(優選在相同的容器內)。在內腐蝕步驟中，金屬從通孔的底部噴射到側壁上，因而使側壁變厚。可以用補充沉積和內腐蝕循環來進一步增加通孔側壁上金屬的厚度，直到使通孔完全(或差不多完全)充滿金屬。
襯套18優選地由氮化鈦，鉭，氮化鉭或鎢形成，並且可以通過物理氣相沉積(PVD)或CVD來進行沉積。在襯套材料18和導電材料19的沉積以後，多餘的材料優選地通過CMP或噴射內腐蝕來移除，從而使得導電材料19的頂面與介電材料15的頂面共面。
接著，如圖4(d)所示，第一導電材料19和襯套18的頂部被移除。鎢19和襯套18可以通過例如，利用氟基化學性質的幹蝕刻，以及利用過氧化氫(H2O2)的溼蝕刻，或者電蝕刻，來進行內腐蝕。
在導電材料19和襯套18的內腐蝕以後，在介電材料15，以及硬掩膜層16和17中形成至少一個第二通道口21』，如圖4(e)所示。第二通道口21』疊加在第一導電材料19的上面，並且其橫向範圍大於第一通道口19』的橫向範圍。第二通道口21』可以通過任何合適的技術形成，包括常規光刻以及RIE。
最後，在通道口21』中填充第二導電材料21，如圖4(f)所示。在通道口21』中填充導電材料21之前，可選地，第二導電襯套20可以在通道口21』的底部和側壁上沉積。導電材料21優選為銅，並且可以通過鍍銅來進行沉積，其過程典型地包括通過PVD進行的銅晶種沉積，鍍銅，然後是CMP。
圖1中所示的實施例可以選擇使用圖6(a)-6(f)中圖解的方法來形成。該方法與圖4(a)-4(f)所示的方法的不同之處在於通孔和溝槽的通道口19』，21』都是在填充第一導電材料19以前形成。該方法的起始點也是襯底，其包含第一介電層10，其中嵌有至少一個第一導體13。第一導體13具有與介電層10的頂面共面的頂面。如前面所討論的，硬掩膜層11可以可選地在介電層10上沉積，在這種情況下，導體13具有與硬掩膜層11的頂面共面的頂面。可選地，導電襯套12被布置在導體13和介電層10之間。
該方法從第二介電層15，以及硬掩膜層16和17的沉積開始，如圖6(a)所示。在硬掩膜層17中形成至少一個第一通道口21』。然後，在硬掩膜層16中以及部分位於介電層15中形成至少一個第二通道口19』，如圖6(b)所示。通道口19』在通道口21』下方形成，並且其橫向範圍小於通道口21』的橫向範圍。通道口19』和21』可以通過任何合適的技術形成，包括常規光刻以及RIE。
接著，如圖6(c)所示，通道口19』和21』被延伸到介電層15中。溝槽21』和通道19』可以利用例如RIE，來形成。通道口21』部分地延伸到介電層15中，而通道口19』通過延伸完全穿過了介電層15，從而使導體13暴露。
然後在通道口19』和21』中填充第一導電材料19，如圖6(d)所示。在這些通道口中填充導電材料19之前，導電襯套18可以可選地在通道口的底部和側壁沉積。導電材料19優選為難熔金屬，例如鎢，並且可以通過CVD進行沉積。當導電材料是鎢時，優選使用六羰基鎢前驅物質，而不用WF6，以使氟蝕刻低k介電材料的風險最小化。襯套18優選地由氮化鈦，鉭，氮化鉭或鎢形成，並且可以通過PVD或CVD來進行沉積。在襯套材料18和導電材料19的沉積以後，多餘的材料優選地通過CMP或噴射內腐蝕來移除，從而使得導電材料19的頂面與介電材料15的頂面共面。
接著，如圖6(e)所示，第一導電材料19和襯套18的頂部被移除，因而形成通道口21」。鎢19和襯套18可以通過例如，利用氟基化學性質的幹蝕刻，以及利用過氧化氫(H2O2)的溼蝕刻，或者電蝕刻，來進行內腐蝕。
最後，在通道口21」中填充第二導電材料21，如圖6(f)所示。在通道口21」中填充導電材料21之前，第二導電襯套20可以可選地在通道口21」的底部和側壁上沉積。導電材料21優選為銅，並且可以通過鍍銅來進行沉積。
圖2所示的實施例可以通過使用圖5(a)-5(f)中示出的方法來形成。該方法的起始點也是襯底，其包含第一介電層10，其中嵌有至少一個第一導體13。第一導體13具有與介電層10的頂面共面的頂面。如前面所討論的，硬掩膜層11可以可選地在介電層10上沉積，在這種情況下，導體13具有與硬掩膜層11的頂面共面的頂面。可選地，導電襯套12被布置在導體13和介電層10之間。
該方法從第二介電層15，以及可選地，硬掩膜層16和17的沉積開始，如圖5(a)所示。在介電層15以及硬掩膜層16和17中形成至少一個通道口19』，因而使第一導體13暴露，如圖5(b)所示。通道口19』可以通過任何合適的技術形成，包括常規光刻以及反應離子蝕刻(RIE)。
然後襯套18在通道口19』的底部和側壁沉積，如圖5(c)所示。襯套18同樣可以在硬掩膜層17上沉積。襯套18優選地由氮化鈦，鉭，氮化鉭或鎢形成，並且優選地具有大約5到100nm的厚度。
接著，在通道口19』中填充犧牲材料22，例如增透膜(ARC)，如圖5(d)所示。例如，ARC22的層可以在襯套18上和通道口19』中沉積，然後感光性樹脂23的層可以在ARC22上沉積。接著在感光性樹脂23和ARC22中形成通道口21』，並且該通道口被轉移到襯套18和硬掩膜層17中。
在圖5(c)中，從襯底的表面上去除了感光性樹脂23和ARC22，並且從通道口19』中移除了ARC22。難熔金屬襯套18在抗蝕劑剝離期間對低k介電材料起到保護作用。然後襯套18從襯底的表面進行內腐蝕，並且通道口21』被轉移到硬掩膜層16和介電層15中。
最後，第二襯套20在通道口19』和21』的底部和側壁沉積，然後在這些通道口中填充導電材料21，如圖5(f)所示。在襯套材料20和導電材料21的沉積以後，通過利用例如，CMP，使導體21的頂面與介電層15或硬掩膜層16的頂面共面。要注意的是，第二導體的通孔或接線柱部分在底部和側壁被襯套環繞，該襯套的厚度要大於環繞線路導體的襯套的厚度。換句話說，通孔或接線柱部分被包含第一襯套18和第二襯套20的雙重厚度的襯套所環繞，而線路導體僅僅是被第二襯套20環繞。
圖3中所示的實施例可以使用圖7(a)-7(f)中示出的方法來形成。該方法與圖6(a)-6(f)所示的方法的不同之處在於在移除第一導電材料19頂部的步驟中並不移除襯套18，如圖7(e)所示。該方法的起始點也是襯底，其包含第一介電層10，其中嵌有至少一個第一導體13。第一導體13具有與介電層10的頂面共面的頂面。如前面所討論的，硬掩膜層11可以可選地在介電層10上沉積，在這種情況下，導體13具有與硬掩膜層11的頂面共面的頂面。可選地，導電襯套12被布置在導體13和介電層10之間。
該方法從第二介電層15，以及可選地，硬掩膜層16和17的沉積開始，如圖7(a)所示。在硬掩膜層17中形成至少一個第一通道口21』。然後，在硬掩膜層16中以及部分位於介電層15之中形成至少一個第二通道口19』，如圖7(b)所示。通道口19』在通道口21』下方形成，並且其橫向範圍小於通道口21』的橫向範圍。通道口19』和21』可以通過任何合適的技術形成，包括常規光刻以及RIE。
接著，如圖7(c)所示，通道口19』和21』被延伸到介電層15中。溝槽21』和通孔19』可以利用例如RIE，來形成。通道口21』部分地延伸到介電層15中，而通道口19』通過延伸完全穿過了介電層15，因而使導體13暴露。
然後，在通道口19』和21』中填充第一導電材料19，如圖7(d)所示。在這些通道口中填充導電材料19之前，導電襯套18可以可選地在通道口的底部和側壁沉積。導電材料19優選為難熔金屬，例如鎢，並且可以通過CVD進行沉積。當導電材料是鎢時，優選使用六羰基鎢前驅物質，而不用WF6，以使氟蝕刻低k介電材料的風險最小化。襯套18優選地由氮化鈦，鉭，氮化鉭或鎢形成，並且可以通過PVD或CVD來進行沉積。在襯套材料18和導電材料19的沉積以後，多餘的材料優選地通過CMP或噴射內腐蝕來移除，從而使得導電材料19的頂面與介電材料15的頂面共面。
接著，第一導電材料19的頂部被移除，但是襯套18沒有被移除，如圖6(e)所示，因而形成通道口21」。鎢19可以通過例如，利用氟基化學性質的幹蝕刻，以及利用過氧化氫(H2O2)的溼蝕刻，或者電蝕刻，來進行內腐蝕。在鎢內腐蝕期間，難熔金屬襯套18對低k節電材料15起到防護作用。
最後，在通道口21」中填充第二導電材料21，如圖7(f)所示。對於本實施例，在導電材料21沉積之前，第二導電襯套不需要在通道口21」的底部和側壁上沉積。但是，在導電材料21沉積之前，第二導電襯套(未示出)可以在襯套18和導電材料19上沉積。第二導電襯套優選由氮化鉭和/或鉭形成，並且具有大約1到10nm的厚度。在第二襯套沉積之前，可以使用噴射清洗來從第一襯套18的表面上清除汙染物質。導電材料21優選為銅，並且可以通過鍍銅來進行沉積。
應當注意的是這裡有本發明的方法的兩個基本實施例。圖4(a)-4(f)和5(a)-5(f)示出第一實施例的兩個變化。在該第一實施例中，首先形成通孔的通道口，然後在形成溝槽通道口之前，在通孔中填充第一導電材料，例如難熔金屬。圖6(a)-6(f)和7(a)-7(f)示出第二實施例的兩個變化。在該第二實施例中，通孔和溝槽的通道口都是首先形成，然後在這些通道口中填充第一導電材料，例如難熔金屬。所示出的第二實施例的兩處變化包含首先形成通孔的通道口，然後形成溝槽通道口，但是第二實施例同樣可以通過首先形成溝槽通道口，然後形成通孔的通道口來進行。
在本發明中，優選在通孔中使用厚的難熔金屬以增強機械強度，而在溝槽中只是使用薄的難熔金屬從而提供低阻抗。這在圖1和圖3中是通過使用難熔金屬作為第一導電材料19來實現。而在圖2中是通過使用難熔金屬同時作為襯套18和20來實現，因而形成了通孔或接線柱的厚難熔金屬襯套，以及導體的薄難熔金屬襯套。在圖5(e)中的感光性樹脂剝離期間，以及圖7(e)中的鎢內腐蝕期間，難熔金屬襯套還對低k介電材料15起到保護作用。
雖然本發明已經結合特定的優選實施例以及其它可選的實施例做出了具體地描述，但是根據前面的說明，許多選擇方案，修改和變化對於本領域中的技術人員，很明顯是顯而易見的。因此附加的權利要求的意圖是要包含屬於本發明的真正範圍和精神之內的所有的這些選擇方案，修改和變化。
權利要求
1.一種在襯底上形成的互連結構，所述結構包括第一介電材料形成的第一層，其中嵌有至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面；以及第二介電材料形成的第二層，覆蓋在所述第一介電材料層的上面，並且其中嵌有至少一個第二導體，所述第二導體包含至少一個第一部分和至少一個第二部分，形成所述第二部分與所述第一部分的材料是不同的，其中所述第一部分與所述第一導體電接觸，所述第二部分覆蓋在所述第一部分上面，並且與其電接觸，所述第二部分的橫向範圍要大於所述第一部分的橫向範圍，並且所述第二部分具有與所述第二介電材料層的頂面共面的頂面。
2.根據權利要求1的互連結構，還包含第一導電襯套，放置在所述第一部分和所述第二介電材料之間，以及所述第一部分和所述第一導體之間；第二導電襯套，放置在所述第二部分和所述第二介電材料之間，以及所述第二部分和所述第一部分之間，形成所述第一襯套和所述第二襯套的材料是不同的。
3.根據權利要求1或2的互連結構，還包含覆蓋在所述第二介電材料層上面的硬掩膜層，並且其中所述第二導體的所述第二部分具有與所述硬掩膜層的頂面共面的頂面。
4.根據權利要求1，2或3的互連結構，其中所述第二介電材料與所述第一介電材料相同。
5.根據權利要求1到4中的任何一項的互連結構，其中所述第二介電材料不同於所述第一介電材料。
6.根據權利要求1到5中的任何一項的互連結構，其中所述第二部分由銅形成，而所述第一部分由鎢形成。
7.根據權利要求2的互連結構，其中所述第一襯套是由從包含氮化鈦，鉭，氮化鉭以及鎢的組中選擇的材料形成，而所述第二襯套是由從包含氮化鉭和鉭的組中選擇的材料形成。
8.根據權利要求2的互連結構，其中所述第二襯套的厚度小於所述第一襯套的厚度。
9.一種在襯底上形成的互連結構，該結構包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面；第二介電材料形成的第二層，覆蓋在所述第一介電材料層的上面，並且其中嵌有至少一個第二導體，所述第二導體包含至少一個第一部分和至少一個第二部分，其中所述第一部分與所述第一導體電接觸，所述第二部分覆蓋在所述第一部分上面，並且與其電接觸，所述第二部分的橫向範圍要大於所述第一部分的橫向範圍，並且所述第二部分具有與所述第二介電材料層的頂面共面的頂面；第一導電襯套，放置在所述第一部分和所述第二介電材料之間，以及所述第一部分和所述第一導體之間；第二襯套，放置在所述第二部分和所述第二介電材料之間，所述第二襯套的厚度要小於所述第一襯套的厚度。
10.根據權利要求9的互連結構，還包含覆蓋在所述第二介電材料層上面的硬掩膜層，並且其中所述第二導體的第二部分具有與所述硬掩膜層的頂面共面的頂面。
11.根據權利要求9或10的互連結構，其中所述第二介電材料與所述第一介電材料相同。
12.根據權利要求9，10或11的互連結構，其中所述第二介電材料不同於所述第一介電材料。
13.根據權利要求9到12中的任何一項的互連結構，其中所述第二部分由銅形成。
14.根據權利要求9到13中的任何一項的互連結構，其中所述第一襯套包含從包括氮化鈦，鉭，氮化鉭以及鎢的組中選擇的材料，而所述第二襯套包含從包括氮化鉭和鉭的組中選擇的材料。
15.根據權利要求9到14中的任何一項的互連結構，還包含放置在所述第二導體和所述第二介電材料之間以及所述第二導體和所述第一導體之間的導電襯套。
16.根據權利要求15的互連結構，還包含覆蓋在所述第二介電材料層上面的硬掩膜層，並且其中所述第二導體的第二部分具有與所述硬掩膜層的頂面共面的頂面。
17.根據權利要求15的互連結構，其中所述第二介電材料與所述第一介電材料相同。
18.根據權利要求15的互連結構，其中所述第二介電材料不同於所述第一介電材料。
19.根據權利要求15到18中的任何一項的互連結構，其中所述第一襯套包含從包括氮化鈦，鉭，氮化鉭以及鎢的組中選擇的材料。
20.一種在襯底上形成互連結構的方法，所述襯底包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面，該方法包含下列步驟在所述介電材料的第一層上沉積第二介電材料的第二層；在所述第二介電材料層中形成至少一個第一通道口，所述第一通道口使所述第一導體部分地暴露；在第一通道口中填充第一導電材料；移除所述第一導電材料的頂部；在所述第二介電材料層中形成至少一個第二通道口，所述第二通道口疊加在所述第一導電材料的上面，並且所述第二通道口的橫向範圍大於所述第一通道口的橫向範圍；以及在所述第二通道口中填充第二導電材料，其中所述第二導電材料不同於所述第一導電材料，並且所述第二導電材料具有與所述第二介電材料層的頂面共面的頂面。
21.根據權利要求20的方法，還包含下列步驟在所述第一通道口中填充所述第一導電材料之前，在所述第一通道口的底部和側壁沉積第一導電襯套；以及在所述第二通道口中填充所述第二導電材料之前，在所述第二通道口的底部和側壁沉積第二導電襯套。
22.一種在襯底上形成互連結構的方法，所述襯底包含第一介電材料形成的第一層，其中嵌有的至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面，該方法包含下列步驟在所述第一介電材料層上沉積第二介電材料形成的第二層；在所述第二介電材料層中形成至少一個第一通道口，所述第一通道口使所述第一導體部分地暴露；在所述第一通道口的底部和側壁上沉積第一導電襯套；在所述第一通道口中填充犧牲材料；在所述第二層介電材料中形成至少一個第二通道口，所述第二通道口疊加在所述第一通道口的上面，並且所述第二通道口的橫向範圍大於所述第一通道口的橫向範圍；移除所述犧牲材料；在所述第二通道口的底部和側壁以及所述第一襯套上沉積第二導電襯套；以及在第二通道口中填充導電材料，因此形成第二導體，其中所述第二導體具有與所述第二介電材料層的頂面共面的頂面。
23.一種在襯底上形成互連結構的方法，所述襯底包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面，該方法包含下列步驟在所述第一介電材料層上沉積第二介電材料形成的第二層；在所述介電材料第二層中形成至少一個第一通道口，所述第一通道口延伸部分地通過所述第二層介電材料，但是並不使所述第一導體暴露；在所述第二介電材料層中形成至少一個第二通道口，並且延伸所述第一通道口通過剩餘的介電材料，從而使所述第一導體暴露，所述第二通道口疊加在所述第一通道口的上面並且所述第二通道口的橫向範圍大於所述第一通道口的橫向範圍；在所述第一和所述第二通道口的底部和側壁沉積第一導電襯套；在所述第一和第二通道口中填充第一導電材料；從所述第二通道口中移除所述第一導電材料和所述第一襯套；在所述第二通道口的底部和側壁沉積第二導電襯套；在所述第二通道口中填充第二導電材料，其中所述第二導電材料不同於所述第一導電材料，並且所述第二導電材料具有與所述第二介電材料層的頂面共面的頂面。
24.一種在襯底上形成互連結構的方法，所述襯底包含第一介電材料形成的第一層，其中嵌有至少一個第一導體，所述第一導體具有與所述介電材料層的頂面共面的頂面，該方法包含下列步驟在所述第一介電材料層上沉積第二介電材料形成的第二層；在所述第二介電材料層中形成至少一個第一通道口，所述第一通道口延伸部分地通過所述第二介電材料層，但是並不使所述第一導體暴露；在所述第二介電材料層中形成至少一個第二通道口，並且延伸所述第一通道口通過剩餘的介電材料，從而使所述第一導體暴露，所述第二通道口疊加在所述第一通道口的上面並且所述第二通道口的橫向範圍大於所述第一通道口的橫向範圍；在所述第一和第二通道口的底部和側壁沉積導電襯套；在所述第一和第二通道口中填充第一導電材料；從所述第二通道口中移除所述第一導電材料；並且在所述第二通道口中填充第二導電材料，其中所述第二導電材料不同於所述第一導電材料，而且所述第二導電材料具有與所述第二介電材料層的頂面共面的頂面。
全文摘要
本發明公開形成雙重鑲嵌後端線(BEOL)互連結構的方法，用於線路導體的材料和用於通孔或接線柱的材料不同，或者用於通孔襯套的材料和用於溝槽襯套的材料不同，或者通孔襯套的厚度和溝槽襯套的厚度不同，優選地，厚的難熔金屬用於通孔中以機械強度，而在溝槽中僅使用薄的難熔金屬以提供低電阻。
文檔編號H01L21/768GK1799137SQ200480014958
公開日2006年7月5日 申請日期2004年6月14日 優先權日2003年6月23日
發明者傑弗裡·岡比諾, 艾德華·考尼三世, 安託尼·斯塔姆貝爾, 託馬斯·莫特西夫, 麥可·萊恩, 安德魯·西蒙 申請人:國際商業機器公司