電晶體器件的改良凹槽式漏極延伸的製作方法
2023-06-06 01:14:46
專利名稱：電晶體器件的改良凹槽式漏極延伸的製作方法
技術領域：
0001本實施例涉及電子電路製造，並更具體地涉及對電晶體器件的 凹槽式漏極延伸(drainextension)加以改進。
背景技術：
0002半導體器件盛行於電子電路的所有方面，而通常用於這類電路 的元件是電晶體。因此，努力改進電晶體的設計。目前正在實施的一種 方法包括通過利用凹槽式矽鍺(SiGe)漏極延伸，在電晶體通道中產生 所謂的"矽應變(siliconstrain)"。通常，在這個背景下發生各種步驟。 首先，以相對於半導體襯底的固定關係形成電晶體柵棧(gate stack)。 然後，柵極側壁的部分或全部被製成。當僅僅側壁的一部分被製成時， 該部分有時被稱作"隔離物"，並且一般包括形成於電晶體柵極的垂直 邊表面上的一層或更多層。接著，執行刻蝕到矽襯底中，從而形成"凹 槽"，其從電晶體柵極的兩邊及其側壁或側壁隔離物向外橫向延伸。該 凹槽隨後被SiGe的外延沉積填充，而結果的SiGe區域成為"漏極延伸"。 由於SiGe與其底下的矽(Si)襯底的結構差別，在這兩種不同的半導體材 料之間就產生了晶格失配——SiGe晶格大於下面的矽的晶格。晶格失配 形成了位於電晶體柵棧下面的電晶體通道中的"應變"。已經發現該應 變可以增加電晶體通道中的遷移率，從而提高器件性能。
0003雖然針對凹槽式SiGe漏極延伸的前述方法已經改進了其他晶體 管技術，但是存在某些與該方法相關的缺點。具體而言，為了執行如上 所述的在器件凹槽中SiGe的外延沉積，希望在凹槽位置處是高質量表面。 然而，據觀察，凹槽的矽表面的缺陷和在凹槽的矽表面上的缺陷可能損 害外延SiGe沉積的質量。
0004確實，現有技術已經實施了某些方法以企圖減少該影響--
個特定方法依賴於採取該方法時所完成的側壁隔離物的程度。具體而言， 在一種採用的方法中，當側壁隔離物的僅兩層處於適當位置時(有吋被 稱作"偏移隔離物"，意味著形成間隔側壁的所有層整體仍沒完成)，
凹槽被形成，然後在此刻使用氫氟(HF)酸洗液，以去除凹槽中的雜質， 隨後是外延SiGe沉積。注意，HF酸洗液此時不會很大程度上影響側壁隔 離物層，因為第二側壁隔離物層典型地是氮化物，其是抗HF的，並因此 保護在其和電晶體柵極之間的下層。替代地，在另一採用的方法中，當 整個間隔側壁通過在其上增加更多層來完成時，凹槽被形成並且利用具 有氟基化學性質的遠程等離子體。雖然該後一個方法在間隔側壁是完整 時是可工作的，但是由於隨後暴露的氮化物隔離物層，該方法在清洗處 於偏移隔離物層的漏極凹槽時是不可取的，該氮化物隔離物層不能適當 抵抗氟等離子體化學物質。
0005因此，鑑於上述的內容，就需要解決現有技術的缺點，這由下 面所述的優選實施例來實現。
發明內容
0006描述了一種形成集成電路電晶體的方法的實施例。在一個方面， 該方法在相對於第一半導體區域的固定位置形成柵極結構。柵極結構具 有第一側壁和第二側壁。至少第一層鄰近於第一側壁和第二側壁形成。 至少一個凹槽形成於第一半導體區域中，而凹槽從柵極結構向外橫向延 伸。凹槽被氧化以在其中形成氧化材料，並且當氧化材料的至少一部分 被剝離之後，第二半導體區域形成於所述至少一個凹槽中。
0007還公開並要求保護其他方面。
0008圖la和lb (現有技術)是現有技術集成電路半導體器件在不同 處理步驟的橫斷面視圖。
0009圖2a-2c是根據本發明示例優選實施例的集成電路半導體器件在 不同處理步驟的橫斷面視圖。
0010圖3是形成如2a-2c所示器件的方法的流程圖。
具體實施例方式
0011圖la-lb圖解說明了現有技術的集成電路半導體器件10，與該半 導體器件結合了根據現有技術形成的凹槽式漏極延伸。如圖la所示，器 件10結合矽半導體襯底12而形成。疊加在襯底12上的是三個柵極導體1化 142和143，其中每個柵極導體1《典型地是用諸如多晶矽的材料並且同時 形成的。每個柵極導體l《通過各自的柵極絕緣體16p 162和163與襯底12 隔離，並且導體和各自柵極絕緣體的結合體有時被稱為"柵棧"。沿著 每個柵極導體l《的每個側壁19x形成的是第一側壁層18x，其典型地是由 氧化物構成，其中該氧化物通常生長在對應多晶矽柵極結構的側壁19J:。 例如，對於柵極14p其具有鄰近其兩個側壁19,形成的第一側壁層18。 另外， 一般形成為氮化物的第二側壁隔離物層2(V沿著每個第一側壁層18x 形成。例如，對於柵極14p其具有沿著兩個第一側壁層18,中的每一個形 成的第二側壁隔離物層20,。典型地，該氮化物是通過在器件10上沉積氮 化物層並刻蝕該氮化物層以形成如圖la所示的結果層20x而形成的。注意， 側壁隔離物18x和20x在本技術領域中有時被稱為"偏移隔離物"，並且它 們結合另外後來形成的隔離物(未示出)，以便在整體上形成有時通常 所稱的"側壁"或"間隔側壁"。
0012圖lb圖解說明了經過額外處理步驟之後的圖la的現有技術器件 10。首先，凹槽22p 222， 223和224是鄰近柵極導體/側壁隔離物的每個結 合體並從其向外橫向延伸而形成的，結合體是結合圖la而形成的。凹槽 是將構成襯底12的矽的某些部分去除，並且其在器件10中位於每對接連 的柵極結構之間。根據現有技術，當所有凹槽22x生成之後，執行清洗步 驟以在這些凹槽中製備襯底12的上表面。鑑於以側壁隔離物層20x形式的 氮化物目前是保護每個柵極導體14x的側壁19x的最外層這一事實，對此清 洗步驟的化學物質加以選擇。因此，根據現有技術，在所有凹槽22,-224 生成之後，氫氟(HF)酸洗液被施加到器件10上，並因而施加在每個凹 槽22x中。然後，外延SiGe沉積被執行，以便在凹槽22^lj224的各自區域 中生長SiGe區域24t到244。如圖lb所示，每個SiGe區域趨於在其中心向上 彎曲。SiGe區域有時被稱作"漏極延伸"，因為它們將每個電晶體的漏 極(或源極)有效延伸超出常規區域(和/或摻雜劑)，該常規區域位於
底部襯底中並橫向處在相應電晶體柵極的側壁19x之外。當形成SiGe區域 後，在SiGe材料和相鄰的襯底12矽之間存在晶格失配。這個失配使處於 每個柵極l《和各自絕緣體16x之下的電晶體通道中產生"應變"。如上所 述，己經發現應變可以提高遷移率，並因此改善電晶體運行。其後一般 對器件10採取各種額外的處理步驟(未示出)，以便生成附加的器件方 面，從而使器件相互連接或用於其他目的。
0013圖2a-2c和圖3圖解說明了根據示例優選實施例製造半導體器件 50的各種處理步驟。圖2a-2c和圖3不是意欲窮盡所有的處理步驟，而 是僅對一些步驟進行描述，以關注示例實施例的特定方面。如圖3的實 例方法100所示，步驟U0被執行，以便在相對於器件襯底(或襯底內 的井區或其他區域)的固定位置上形成柵極結構和側壁隔離物層。這可 以和結合圖la所述的現有技術器件的相同方式發生。圖2a示出了具有 矽半導體襯底52的器件50。疊加在襯底52上的是三個柵極導體54,， 542 和543，它們優選是同時並用諸如多晶矽的材料形成的。每個柵極導體54x 通過各自的柵極絕緣體56p 562和563與襯底12隔離。第一側壁層58x 沿著每個柵極導體54x的每個側壁59x優選由氧化物構成。該氧化物可以 生長在相應多晶矽柵極結構的每個相鄰側壁59x上。另外，第二側壁隔離 物6(V沿著每個第一側壁層58x優選作為氮化物形成。該氮化物優選是通 過在器件50上沉積氮化物層並將其刻蝕以形成如圖2a所示的結果層60x 而形成的。繼續圖3，方法100的流程從步驟110繼續到步驟120，其中 凹槽形成於電晶體源極(多個)/漏極(多個)所在的半導體區域中。對 於圖2a的實例，該區域是襯底52。因此，圖2a圖解說明凹槽62p 622， 623和624，其通過在鄰近柵極導體/側壁隔離物的每個結合體的區域中將 構成襯底52的一些矽去除而形成。凹槽62,-624可利用本領域技術人員 所確定的眾多技術中的任何一種技術而形成，並且這個工藝可以在去膠 機(asher)中執行。對於每個凹槽62x，在後續步驟中材料可以形成於其 中，以便鄰近處在每個柵棧下的電晶體通道，這將在後面詳細敘述。
0014繼續圖2a和圖3，在步驟120後，執行步驟130。然而，這裡不像 現有技術那樣進行立即清洗，在優選實施例步驟130中凹槽62r624被氧 化。這優選是通過利用去膠機將器件50暴露於氧化環境而實現的。去膠
機的使用是有利的，因為它是半導體處理中的常用設備，因此對於除步
驟130之外的其他處理步驟應該是容易可用到的。確實，如上所述，這種 去膠機可用於執行步驟120以形成凹槽62r624。這樣，器件50可以保持在 同一去膠機設備中，以便之後執行步驟130，而無需在不同設備之間移動 集成電路50以完成這些不同步驟。無論如何，步驟130的氧化透入到凹槽 62r624的表面中，從而去除任何表面汙染物，同時還消耗在襯底52中的 嵌入汙染物或矽損傷，這些汙染物中的一些或全部可能是由於步驟120的 凹槽刻蝕而出現的。由步驟130產生的各自被氧化區域通過所示的位於圖 2a中的每個凹槽62,-624之下的虛線加以表示。在優選實施例中，被氧化 區域的深度是在15到20埃的量級，儘管該深度在不同實施方式中可能不 同。確實，優選在開發與方法100—致的一組特定處理步驟期間，這些被 氧化區域的期望深度可以通過以不同深度進行實驗以及一旦完成其他步 驟就對結果器件的性能進行測量而實驗式地確定，其中這些性能可以是 在每個凹槽和後續形成於其中的Si-Ge之間的界面的質量，並且這將在下 面進一步被理解。
0015圖2b圖解說明了在圖3中由步驟140所示的後續處理步驟期間的 器件50。在步驟140中，被氧化區域(在圖2a中凹槽62r624之下的虛線區 域)從器件50中剝離。在一個優選實施例中，這個剝離是用稀釋氫氟(HF) 酸溶液完成的。在另一實施例中，該剝離可用所謂的"標準清洗l (SC-1) 工藝"執行，其中過氧化氫和氫氧化銨和水用作清洗劑。雖然沒按比例 繪製，但為了說明該效果，圖2b闡明了該剝離將消耗矽並去除二氧化矽， 從而使矽凹槽變得稍微更深。無論如何， 一旦已經完成有關被氧化區域 64r644的剝離時，方法100從步驟140繼續到步驟150。
0016步驟150表示一個選項如果需要，將重複氧化步驟130和剝離 步驟140。因此，如果例如要從凹槽62,-624中去除更多汙染物或損傷，則 所示步驟150為引起循環返回的決定步驟。在實際實施中，這個決定歩驟 可以通過計數器或者類似的東西被建立，計數器向下計數以造成步驟130 和140的期望次數重複。如圖3所示，如果步驟150被肯定地回答("是")， 那麼該流程返回到步驟130和140。對重複的需求或重複的次數可能是基 於凹槽形成步驟120所造成的汙染物的預期深度和損傷程度。就是說，如
果汙染物被察覺到是存在於襯底52內的特定深度之下，那麼處理這個的
一種方式可以是首次執行步驟130和140以補救那些汙染物的第一部分， 然後重複步驟130和140—次或更多次，以去除那些汙染物的剩餘部分。 當然，額外重複的成本應當與利用將集成電路從去膠器移到另一件設備 所需的最少步驟數和任何額外時間來處理襯底52中的汙染物和/或損傷的 充分性權衡比較。無論如何，在某個點沒有出現進一步的重複，貝i」工藝 過程從步驟150前進到步驟160。圖2b示出了氧化區域已去除的器件50。
0017圖2c圖解說明了下一步驟160之後的器件50，其中SiGe區域 66r664分別形成在凹槽62r624中。在優選實施例中，SiGe區域可以以和 現有技術相同的方式進行生長，諸如通過外延SiGe沉積。所完成的區域 將在每個各自中心中再次趨於向上彎曲。然而，由於上述的改進步驟， 在每個SiGe區域66x和與該區域相接觸的矽襯底52之間存在改善的界面。 利用這個改善的界面，SiGe沉積獲得了改善，導致應變在通道區域產生， 通道區域示為通道區域68,， 682和683，其在每個各自柵極絕緣體56p 562 和563以及其相關柵極導體5+， 542和543。因而，器件性能得到了改善。
0018完成圖2c中的器件50，在SiGe漏極延伸區域在步驟160中被形成 之後，方法100繼續到步驟170。步驟170通常指示迸行其他器件處理步驟， 並且那些步驟可由本領域技術人員容易地加以選擇。例如，鄰近側壁隔 離物層58x和60x可以形成附加層，以便形成完整的側壁，可以執行摻雜， 並可以獲得器件之間的連接性。因此最終，為每個柵極導體5《生成一個 工作電晶體，並且由於上述的發明教示，與現有技術相比，該器件的性 能將被改善。
0019根據上述內容，可以明白所述示例實施例提供了電晶體器件中 的改進凹槽式漏極延伸。與該發明有關的本領域技術人員將明白在不 偏離本發明範圍的情況下，可以對所述實施例做各種替代、替換、修改 和/或添加。
權利要求
1.一種形成集成電路電晶體的方法，其包含提供第一半導體區域；在相對於所述第一半導體區域的固定位置上形成柵極結構，所述柵極結構具有第一側壁和第二側壁；形成鄰近所述第一側壁和第二側壁的至少第一層；在所述第一半導體區域中形成至少一個凹槽並從所述柵極結構橫向地向外延伸；對所述至少一個凹槽進行氧化，以致氧化材料形成於其中；將所述氧化材料的至少一部分剝離；以及剝離後在所述至少一個凹槽中形成第二半導體區域。
2. 根據權利要求1所述的方法，其中所述第一半導體區域包含矽；而 其中所述第二半導體區域包含矽鍺。
3. 根據權利要求1或2所述的方法，進一步包含在形成所述第二半導 體區域之前重複所述氧化和剝離步驟至少一次。
4. 根據權利要求1-3中任一權利要求所述的方法，其中形成所述至少 一個凹槽的步驟和所述氧化步驟都被執行，同時保持在同件設備中。
5. 根據權利要求1-4中任一權利要求所述的方法，其中所述剝離步驟 包含利用化學物質進行剝離，該化學物質從由氫氟酸和標準清洗1 (SC-1) 工藝組成的群中加以選擇。
6. 根據權利要求1-5中任一權利要求所述的方法，其中所述氧化歩驟 形成深度為15到20埃的量級的氧化材料。
7. 根據權利要求1-6中任一權利要求所述的方法，其中形成鄰近所述第一側壁和第二側壁的至少第一層的所述步驟包含形成鄰近所述第一側壁和鄰近第二側壁的第一層；並形成鄰近所述第一層的第二層；所述第一層 包含氧化物，而所述第二層包含氮化物。
8. 根據權利要求1-7中任一權利要求所述的方法 其中所述柵極結構包含第一柵極結構； 其中所述方法形成多個集成電路電晶體；其中形成柵極結構的所述步驟在相對於所述第一半導體區域的固定位 置上進一步形成第二柵極結構；所述第二柵極結構具有第一側壁和第二側 壁；其中形成至少第一層的所述步驟進一步形成鄰近所述第二柵極結構的 所述第一側壁和第二側壁的至少第一層；以及其中形成至少一個凹槽的所述步驟包含在所述第一半導體區域中形成 所述至少一個凹槽並從所述第一柵極結構橫向向外延伸到所述第二柵極結 構。
9. 一種集成電路電晶體，其通過包含如權利要求1-8中任一權利要求 限定的所述方法的步驟而形成。
全文摘要
提供了一種形成集成電路電晶體(50)的方法。具有側壁(59x)的柵極結構(54x)形成於相對襯底的第一半導體區域(52)的固定位置。至少第一層(58x，60x)鄰近所述側壁形成。至少一個凹槽(62x)形成於所述第一半導體區域中，並且從所述柵極結構向外橫向延伸。所述第一半導體區域的材料被氧化，以便在凹槽中形成氧化材料。所述氧化材料的至少一部分被從所述凹槽剝離，並且第二半導體區域(66x)形成於該凹槽中。
文檔編號H01L21/3205GK101194346SQ200580043603
公開日2008年6月4日 申請日期2005年10月18日 優先權日2004年10月18日
發明者L·H·霍爾 申請人:德克薩斯儀器股份有限公司