待機控制電路的製作方法
2023-06-06 01:09:36 1
專利名稱：待機控制電路的製作方法
技術領域：
本實用新型涉及一種控制電路，具體地說，是涉及一種在待機或開機狀態 下對供電電源進行控制的待機控制電路。
背景技術：
機頂盒等電器設備的待機分為真待機和假待機兩種情況，真待機是指處理 器輸出了待機指令信號，主電源關閉為主板供電的大部分電源，實現低功耗待
機；假待機是指雖然處理器輸出了待機指令信號，但由於接口電路、開關電路 或行掃描電路有問題，而不能關閉主電源，主板各功能模塊仍然處於上電工作 狀態。目前，出於成本方面的考慮，機頂盒都選擇假待機。在待機狀態下，機 頂盒只是關閉掉音視頻輸出，而主板電源仍然供電，整機其它部分仍然處在工 作狀態。如果用戶長期使用待機功能，不僅造成主板功率的大量損耗，浪費能 源，而且由於主板各電路長時間處於工作狀態，容易損壞元器件，從而影響整 機的使用壽命。
發明內容
響元器件使用壽命的問題，提供了一種待機控制電路，通過簡單的電路結構， 能夠實現機頂盒的真待機，降低電路功耗，提高產品的使用壽命。 為解決上述技術問題，本實用新型採用以下技術方案予以實現 一種待機控制電路，包括設置在主板上的主處理器、主電源和待機電源， 所述主板在開機狀態下由主電源供電，在待才幾狀態時由待機電源供電，其特徵
在於，所述待機控制電路還包括控制信號輸入端，用來接收主處理器輸出的控 制信號；還包括第一開關電路和第二開關電路，第一開關電路的控制端連接所
述控制信號輸入端，第一開關電路的輸出端與第二開關電路魂接；所述第二開 關電路連接在第一開關電路和主電源之間；所述待機控制電路根據主處理器輸 出的控制信號控制第一開關電路和第二開關電路的導通和關斷，進而控制主電 源的導通與關斷。
進一步地，所述第一開關電路包括一 NPN型三極體，所述第二開關電路包 括一繼電器；所述三極體的基極連接所述控制信號輸入端，三級管的發射極接 地；所述繼電器的線圈串聯在三級管的集電極和主電源之間，而繼電器的觸電 開關串聯在主電源為主板供電的電路中。
更進一步地，所述繼電器線圈兩端並聯有二極體，對線圏進行限流保護； 所述二極體的正極與所述三極體的集電極相連接。
又進一步地，所述主電源為電源才反上的輸出電源；所述待;K電源可以時電 源板上的輸出電源，也可以是電池。
為了減少主處理器I/O 口的佔用和簡化軟體程序設計，所述待機控制電路 還包括一微處理器，所述微處理器的輸入端與主處理器的控制信號輸出端相連， 所述微處理器的輸出端與所述控制信號輸入端連接。
再進一步地，所述控制信號可以為遙控開機信號或遙控待機信號；所述主 處理器包括一個遙控接收電路，該遙控接收電路接收所述遙控開機或待機信號 並將其傳輸給所述微處理器。所述控制信號也可以是按鍵板開機信號或按鍵板 待機信號；所述主處理器包括一個按鍵接收電路，該按鍵接收電路接收所述按 鍵板開機或待機信號並將其傳輸給所述微處理器。此外，所述控制信號還可以 為定時時鐘信號；所述主處理器包括一個定時時鐘電路，該定時時鐘電路產生
此外，所述控制信號輸入端和主電源供電電路分別通過濾波電容實現可靠 接地。
與現有技術相比，本實用新型的優點和積極效果是本實用新型的待機控
制電路結構簡單，成本較低，在待機控制信號作用下真正切斷為主板供電的主 電源，實現真正意義上的待機，有效解決了假待機狀態下功率的損耗及對元器 件的損害，提高了整機的使用壽命，從而增強了產品在成本和性能方面的市場 竟爭力。
圖1為本實用新型待機控制電路一個實施例的電路原理圖； 圖2為本實用新型待機控制電路另一個實施例的電路原理圖。
務休實施方式
以下結合附圖對本實用新型作進一步詳細的說明。
機頂盒主板上設置有主處理器，對整個機頂盒的工作過程進行整體控制。 機頂盒電源板可以輸出12V、 5V、 3. 3V等各種直流電源，大部分電源為主電源， 在開機狀態下給主板上的主處理器、存儲器等功能模塊提供工作電壓；而在機 頂盒待機時，各電源斷開，停止給各功能模塊供電。當機頂盒處於待機狀態時， 為了接收遙控器或按鍵板發出的開機指令，實現機頂盒的準確啟動，需要主處 理器仍然處於工作狀態，這時為主處理器供電的電源稱之為待機電源。待機電 源可以是電源板輸出的5V電源，也可以用電池作為待機電源給主處理器供電。 而現有的機頂盒的待機狀態為假待機，即在機頂盒待機時，只是關閉了音視頻 輸出電路，為主板上的各功能模塊供電的電源並未斷開，各功能模塊仍然處於 工作狀態。因此，由於機頂盒應該待機而沒有待機，會損耗大量的功率，造成 能源浪費，而且，由於機頂盒中的各元器件一直處於工作狀態，從而降低了元 器件的使用壽命。基於上述技術問題實用新型提供了一種待機控制電路，可以 實現機頂盒的真正待機。
實施例一圖1所示為本實用新型所提出的待機控制電路的一個實施例的
電路原理圖，實施例以電源板輸出的12V供電電源為例。圖中，12V-ROW是來 自電源板的12V供電主電源，12V到主板的輸出端連接主板上相應的供電電路， 給主板功能模塊提供12V直流電源。所述待機控制電路包括控制信號輸入端
控制電路中包括兩路開關電路，其中，第一路開關電路包括一 NPN型三極體Q7, 三極體Q7的基極一方面通過限流電阻R23與控制信號輸入端STC連接， 一方面 通過濾波電容C56接地；三極體Q7的發射極接地。第二路開關電路包括一繼電 器Jl,繼電器Jl的線圈串聯在三極體Q7的集電極和12V供電主電源12V-R0W 之間，而其常開觸電K8串聯在12V供電主電源的供電電路中。此外，為了保護 繼電器J1線圏過流，在所述線圈兩端並聯有一限流保護二極體D12，所述二極 管D12的正極連接在三級管Q7的集電極上。12V供電主電源通過濾波電容C57 可靠接地。
上述待機控制電路的工作過程如下
在主處理器的遙控接收電路接收到遙控器發出的待機指令後，主處理器輸 出低電平的待機控制信號並傳輸至待機控制電路的控制信號輸入端STC，在低 電平信號的控制下，三極體Q7截止，使得繼電器J1失電，常開觸電K8斷開， 從而切斷為主板供電的12V電源，主板中需要12V供電電源的功能模塊停止工 作，處於待機狀態。
同樣，在主處理器的按鍵接收電i ^妻收到按鍵板發出的待機指令後，主處 理器輸出低電平的待機控制信號並傳輸至待機控制電路的控制信號輸入端 STC，在低電平信號的控制下，三極體Q7截止，使得繼電器J1失電，常開觸電 K8斷開，從而切斷為主板供電的12V電源，主板中需要12V供電電源的功能模 塊停止工作，處於待機狀態。
除了上述遙控器和按鍵板發出待機指令之外，還可以通過主處理器中的定 時時鐘電路在待機時間到後發出待機指令，然後主處理器發出待機控制信號， 通過待機控制電路切斷為主板供電的12V電源，實現才幾頂盒的真正待機。
當主處理器中的遙控接收電^4妻收到遙控器發出的開機指令信號、主處理 器中的"t斜建接收電^l妻收到按鍵板發出的開機指令、或者定時時鐘電路中的開 機時間到而發出開機指令時，主處理器輸出 一個高電平的待機控制信號並傳輸
至待機控制電路的控制信號輸入端STC。在高電平信號的控制下，三極體Q7導 通，繼電器J1得電，常開觸電K8吸合，從而接通為主板供電的12V電源，主 板中需要12V供電電源的功能模塊開機正常工作。
在上述工作過程中，二極體D12時鐘處於截止狀態，從而起到限流保護的 作用。
實施例二圖2所示為本實用新型待機控制電路的另一個實施例的電路原 理圖。為了減少實施例一中主處理器I/O 口的佔用，簡化軟體程序的設計，該 實施例的控制信號輸入端連接有微處理器U5。微處理器U5的輸入引腳3IR、輸 入引腳4KYEY及輸入引腳5RTC都與主處理器連接，而U5的輸出引腳6連接控 制信號輸入端STC。
當主處理器的遙控接收電i^l妻收到遙控器發出的待機指令後，主處理器輸 出待機指令信號並傳輸至微處理器U5的輸入引腳3。此時，微處理器U5的輸 出引腳6會輸出一個低電平待機信號至控制信號輸入端STC,從而切斷為主板 供電的12V電源，實現機頂盒的遙控待機。而在遙控接收電路接收到遙控器發 出的開機指令後，主處理器發出開機指令信號並傳輸至U5的輸入引腳3，而U5 的輸出引腳6則會輸出一個高電平開機信號至控制信號輸入端STC,使得為主 板供電的12V電源導通，主板中需要12V供電電源的功能模塊開機正常工作。
當主處理器的按鍵接收電i^l妻收到4斜建板上發出的待機指令或者開機指令 後，主處理器輸出待機指令信號或開機指令信號並傳輸至^t處理器U5的輸入引 腳4。微處理器U5的輸出引腳6會相應地輸出一個低電平待機信號或者一個高 電平開機信號至控制信號輸入端STC，控制12V供電電源的導通或關斷，實現 機頂盒的按鍵待機或按鍵開機。
而在主處理器中的定時時鐘電路發出待機指令或開機指令時，主處理器輸
出待機指令信號或開機指令信號並傳輸至微處理器U5的輸入引腳5。仍然在微
處理器U5的輸出引腳6相應地輸出一個低電平待機信號或者一個高電平開機信 號至控制信號輸入端STC,控制12V供電電源的導通或關斷，實現機頂盒的定 時祠4幾或定時開才幾。
實施例二採用硬體和軟體相結合的方式實現機頂盒的待機或開機，簡化了 單純依靠主處理器發出高低電平信號控制待機控制電路的軟體流程設計，而且 減少了主處理器的1/0的佔用，有利於機頂盒主處理器系統的功能擴展。
當然，以上所述僅是本實用新型的一種優選實施方式而已。應當指出，對 於本技術領域的普通技術人員來說，在不脫離本實用新型原理的前提下，還可 以做出若干改進和潤飾，這些改進和潤飾也應一見為本實用新型的保護範圍。
權利要求1、一種待機控制電路，包括設置在主板上的主處理器、主電源和待機電源，所述主板在開機狀態下由主電源供電，在待機狀態時由待機電源供電，其特徵在於，所述待機控制電路還包括控制信號輸入端，用來接收主處理器輸出的控制信號；還包括第一開關電路和第二開關電路，第一開關電路的控制端連接所述控制信號輸入端，第一開關電路的輸出端與第二開關電路連接；所述第二開關電路連接在第一開關電路和主電源之間；所述待機控制電路根據主處理器輸出的控制信號控制第一開關電路和第二開關電路的導通和關斷，進而控制主電源的導通與關斷。
2、 根據權利要求1所述的待機控制電路，其特徵在於，所述第一開關電路 包括一 NPN型三極體，所述第二開關電路包括一繼電器；所述三極體的基極連 接所述控制信號輸入端，三級管的發射極接地；所述繼電器的線圈串聯在三級 管的集電極和主電源之間，而繼電器的觸電開關串4關在主電源為主板供電的電 路中。
3、 根據權利要求2所述的待機控制電路，其特徵在於，所述繼電器線圈兩 端並聯有二極體，所述二極體的正極與所述三才及管的集電極相連接。
4、 根據權利要求1所述的待機控制電路，其特徵在於，所述主電源和待機 電源均為電源板上的輸出電源。
5、 根據根據權利要求1所述的待機控制電路，其特徵在於，所述待機電源 為電池。
6、 根據權利要求1至5中任一項所述的待機控制電路，其特徵在於，所述 待機控制電路還包括一微處理器，所述微處理器的輸入端與主處理器的控制信 號輸出端相連，所述微處理器的輸出端與所述控制信號輸入端連接。
7、 根據權利要求6所述的待機控制電路，其特徵在於，所述控制信號為遙 控開機信號或遙控待機信號；所述主處理器包括一個遙控接收電路，該遙控接 收電i^4妻收所述遙控開機或待機信號並將其傳輸給所述微處理器。
8、 根據權利要求6所述的待機控制電路，其特徵在於，所述控制信號為按 鍵板開機信號或按鍵板待機信號；所述主處理器包括一個按鍵接收電路，該按 鍵接收電路接收所述按鍵板開機或待機信號並將其傳輸給所述微處理器。
9、 根據權利要求6所述的待機控制電路，其特徵在於，所述控制信號為定 時時鐘信號；所述主處理器包括一個定時時鐘電路，該定時時鐘電路產生定時 開機或定時待機信號並將其傳輸給所述微處理器。
10、 根據權利要求1所述的待機控制電路，其特徵在於，所述控制信號輸 入端和主電源供電電路分別通過濾波電容接地。
專利摘要本實用新型公開了一種待機控制電路，包括設置在主板上的主處理器、主電源和待機電源，所述主板在開機狀態下由主電源供電，在待機狀態時由待機電源供電；所述待機控制電路還包括控制信號輸入端及第一開關電路和第二開關電路，第一開關電路的控制端連接所述控制信號輸入端，第一開關電路的輸出端與第二開關電路連接；所述第二開關電路連接在第一開關電路和主電源之間。本實用新型的待機控制電路結構簡單，成本較低，在待機控制信號作用下切斷為主板供電的主電源，實現真正意義上的待機，有效解決了假待機狀態下功率的損耗及對元器件的損害，提高了整機的使用壽命，從而增強了產品在成本和性能方面的市場競爭力。
文檔編號H04N5/00GK201203775SQ200820024169
公開日2009年3月4日 申請日期2008年6月10日 優先權日2008年6月10日
發明者孫振銀 申請人:青島海信寬帶多媒體技術股份有限公司