相變化存儲器元件及其製造方法

2023-06-06 01:07:06 2

專利名稱：相變化存儲器元件及其製造方法
技術領域：
本發明涉及一種存儲器，特別涉及一種相變化存儲器。
技術背景相變化存儲器具有高讀取速度、低功率、高容量、高可靠度、高擦寫次數、低工作電壓/電流及低成本等特質，且非常適合與CMOS工藝結合，可 用來作為較高密度的獨立式或嵌入式的存儲器應用，是目前十分被看好的下 一代新存儲器。由於相變化存儲器技術的獨特優勢，也使得其4皮認為非常有 可能取代目前商業化極具竟爭性的SRAM與DRAM揮發性存儲器與Flash 非揮發性存儲器技術，可望成為未來極有潛力的新世代半導體存儲器。相變化存儲器在設計上朝著以下幾個方式方展低的編程電流、高穩定 度、較小的體積及快速的相變化速度，此外，相變化存儲器目前的主要應用 例如為需要較低電流消耗的可攜式裝置(需要較小編程電流)。綜觀目前相變 化存儲器的發展趨勢，可以明顯的發現主要的瓶頸乃在於元件的操作電流過 大，因而無法有效地降低相變化存儲器元件所串接的驅動電晶體面積，導致 單位尺寸過大使得存儲器密度無法提升的問題。降低相變化存儲器操作電流可通過縮小相變化存儲單元中相變層與電 極的接觸面積來達成，且有利於CMOS元件的縮小以及存儲器密度的提升。 然而，此方法會受限於光刻與工藝能力的限制，較不易獲得有效地突破。此 外，降低相變化存儲單元中相變層與電極的接觸面積意即縮小加熱區域，雖 然可降低元件尺寸，但是較小的加熱區域意味著熱更易由周遭環境散失，因 此仍需增加電流密度以維持足夠的熱產生相變化，如此一來會造成電子遷移 產生影響到元件穩定度。因此，通過材料的選用來降低電子遷移發生或是改 善熱變遷以降低由周遭環境所散失的熱，亦為相變化存儲器的重要發展方向 之一。美國專利US5，789，758中提出一種相變化存儲器，包含一對上電極及上 電極、介電層及填充有相變化材料的溝道貫穿該介電層，由於必需使該電極 用以與該填充有相變化材料的溝道接觸的表面其表面積遠大於該溝道的截 面積，所以該溝道(或相變化材料柱)的工藝是非常困難的，且必需使用到三 道以上的光刻蝕刻步驟。美國專利US 7，034，332披露一種相變化存儲器，其具有整流單元位於一 系列的第一電極與第二電極之間，以克服已知相變化存儲器電編程電流過大 的問題，然而，該整流單元亦需要通過繁複的光刻蝕刻步驟所製備而得。因此，發展出新穎的相變化存儲器元件結構及工藝，將相變化存儲器元 件的工藝與周遭半導體元件的工藝整合，減少所需的光刻蝕刻步驟，降低工 藝困難度，是目前存儲器工藝的重要課題。發明內容本發明提供相變化存儲器元件，該相變化存儲器元件包含電晶體；以 及相變化材料層。其中，該相變化材料層與該電晶體的末端接觸。本發明提供一種相變化存儲器元件的製造方法，包括形成具有第 一寬度 的圖形化硬掩膜層於相變化材料層；利用該具有第一寬度的圖形化硬掩膜層 作為蝕刻掩膜，以蝕刻該相變化材料層；微削該圖形化硬掩膜層直到形成底 部具有第二寬度的圖形化硬掩膜層，並獲致具有錐形剖面的疊層，該具有錐 形剖面的疊層由上到下依序包含該硬掩膜層及具有底部柱腳的相變化材料 層；以及，利用底部具有第二寬度的圖形化硬掩膜層蝕刻該具有錐形剖面的 疊層，以獲致具有垂直剖面的疊層，該具有垂直剖面的疊層由上到下依序包 含該硬掩膜層及具有底部柱腳的相變化材料層。本發明提供相變化存儲器元件的製造方法，包括以下步驟提供具有晶 體管的基底；形成介電層於該基底之上；形成溝槽貫穿該介電層以露出該晶 體管的末端；形成相變化材料層於該介電層之上並填滿該溝槽；形成傳導層 於該相變化材料層之上；形成具有第一寬度的圖形化硬掩膜層於該傳導層之 上，其中該圖形化硬掩膜層與該溝槽延伸方向垂直；利用該具有第一寬度的 圖形化硬掩膜層作為蝕刻掩膜，蝕刻該相變化材料層以及該傳導層；微削該 圖形化硬掩膜層直到形成底部具有第二寬度的圖形化硬掩膜層，並獲致具有 錐形剖面的疊層，該具有錐形剖面的疊層由上到下依序包含該硬掩膜層、傳 導層及具有底部柱腳的相變化材料層；以及，利用底部具有第二寬度的圖形 化硬掩膜層蝕刻該具有錐形剖面的疊層，以獲致具有垂直剖面的疊層，該具
有垂直剖面的疊層由上到下依序包含該硬掩膜層、傳導層及具有底部柱腳的 相變化材料層。以下通過數個實施例以更進一步說明本發明，但並非用來限制本發明的 範圍，本發明的範圍應以所附的權利要求為準。


圖la至lg為一系列的上視示意圖，顯示本發明一實施例所述的相變化 存儲器元件的製作流程。圖2a至2e為延圖la虛線A-A，的一系列剖面結構示意圖，用以輔助說 明圖la至lg所述的相變化存儲器元件的製作流程。圖3a至3g為延圖la虛線B-B，的一系列剖面結構示意圖，用以輔助說 明圖la至lg所述的相變化存儲器元件的製作流程。附圖標記說明100 基底 uo 介電層 120~電晶體 121 源極 122 漏才及 123~溝道區 124 柵極電極 125 柵極絕緣層 130~字線 140~溝槽 150、 150a、 150b、 150c 相變化材料層 160、 160a、 160b、 160c 傳導層 170、 170a 圖形化硬掩膜層 190~介電層 200 疊層 H 厚度 D 深度 Wl、 W2 寬度具體實施方式
本發明一實施例提供一種具有加熱相變化元件的存儲器單元，其熱的生 成是發生在相變化區的交界處。該加熱區域是由位於驅動電晶體漏極上的溝 槽所定義出來，延著相變化材料層並與該溝槽延伸的方向垂直。本發明所述 的相變化存儲器元件結構具有較簡化的光刻蝕刻工藝，這是因為在本發明中 相變化層被定義成線型，意即加熱區域亦為線型區域，而非傳統的點狀加熱 區，因此不需通過複雜的光刻蝕刻工藝形成柱狀電極或相變化區域。依據本發明的實施例，該相變化存儲器元件的製造方法如以下所述。首先，請參照圖la,其為上視示意圖，顯示基底100其具有介電層110完全 覆蓋於其上。請參照圖2a,為圖la延虛線A-A，的剖面結構示意圖，由圖中 可知多個電晶體120形成於該基底100之上，其中該電晶體120至少包含源 極121、漏極122、溝道區123、柵極電極124、以及柵極絕緣層125。該晶 體管120的種類並沒有限制，可為非晶矽薄膜電晶體、低溫多晶矽膜薄膜晶 體管(LTPS-TFT)或是有機薄膜電晶體(OTFT)。此外，雙極結電晶體為可選擇 的項目之一。在此，該電晶體的結構僅為用來示意之一例，非為限制本發明 的範圍。如圖la所示，多個字線130(—部分用來作為柵極124)位於該介電 層110的下方，並延Y方向延伸。接著，請參照圖lb及2b,通過圖形化光刻膠層及蝕刻工藝，形成溝槽 140貫通該介電層IIO及該柵極絕緣層125,並露出該漏極電極122。在此， 該溝槽140延Y方向延伸，並平行該柵極線130,且貫穿位於漏極電極122 之上的介電層IIO及該柵極絕緣層125，露出漏極電極122的上表面。請參 照圖3a,顯示圖lb延虛線B-B，的剖面結構示意圖，該溝槽的深度D介於 20 150nm之間，例如可為100nm。值得注意的是，形成該窄溝槽140的光 刻蝕刻工藝遠較傳統形成小於曝光極限的接觸窗來得簡易許多，這是由於光 刻蝕刻工藝對於形成線形圖案較形成點狀圖案來得較少的限制。在此光刻蝕 刻工藝中，亦可使用負型光刻膠來作為蝕刻掩膜，這對於形成較窄寬度的溝 槽是更有利的。此外，在形成該溝槽140之前，氧化物保護層(未顯示，厚 度至少為20nm )可視需要形成於該介電層110之上，用來維持平坦表面， 並使得該薄膜電晶體120不被後續工藝步驟所傷害。接著，請參照圖lc，相變化材料層150沉積於該基底的IOO以填滿該溝 槽140。請參照圖2c，位於該漏極電極122的相變化材料層150其厚度H 較該溝槽深度D來的大。該厚度H與該深度的差值可介於10 100nm之間， 例如為50nm。相變化材料層150的材料可為In, Ge， Sb, Te或是其混合，例 如為GeSbTe或是InGeSbTe。接著，請參照圖ld、 2d、及3b,傳導層160形成於該相變化材料層150 之上。該傳導層160的材料可例如為TaN、 W、 TiN、或TiW。接著，請參照圖le、 2e、及3c，圖形化硬掩膜層170形成於該傳導層 160之上，並位於電晶體120的該源極電極121與該漏極電才及122的上方。
尤由，該圖形化硬掩膜層170在該柵極線130及該溝槽的延伸方向相垂直。 該圖形化硬掩膜層170可具有寬度Wl，該寬度W1與該電晶體120的寬度 相等或略大於該電晶體120的寬度(該漏極電極122的寬度，如圖3c所示)。 該圖形化硬掩膜170可為氧化物或氮氧化物，並以PECVD所形成。接著，請參照圖lf及3d，以具有該寬度Wl的圖形化硬掩膜層170作 為蝕刻掩膜，並以該介電層IIO及該柵極絕緣層125作為蝕刻停止層，蝕刻 該相變化材料層150及該傳導層160。 經蝕刻後，獲得圖形化的相變化材 料層150a及傳導層160a，而該圖形化的相變化材料層150a及傳導層160a 同樣具有該寬度Wl。在此蝕刻步驟中，是利用含氯的蝕刻劑(例如Ar/C12) 來進行該相變化材料層150及該傳導層160的蝕刻，如此可對該圖形化硬掩 膜層具有高的蝕刻選擇比，避免顯著影響該圖形化硬掩膜層170的圖形。該 蝕刻步驟將未被該圖形化硬掩膜層170所覆蓋的相變化材料層150移除。接著，請參照圖3e，對上述圖形化硬掩膜層170及裸露出的相變化材料 層150a及傳導層160a (未被該圖形化硬掩膜層170所覆蓋的相變化材料層 150a及傳導層160a側壁)進行微削工藝。具體地說，該圖形化硬掩膜層170 通過含氟的蝕刻劑被微削，直到所得的圖形化硬掩膜層170a其底部具有最 後寬度W2。而在此樣i削工藝中，該相變化材料層150a及傳導層160a亦同 時被蝕刻，請參照圖3e，形成具有錐形剖面的該圖形化硬掩膜層170a/傳導 層160b/相變化材料層150b疊層200,此外該相變化材料層150b除了具有 錐形上部區域，亦包含有較寬的底部柱腳，該底部柱腳具有寬度W1。接著，請參照圖lg及3f,視需要對上述具有錐形剖面的該圖形化硬掩 膜層170a/傳導層160b/相變化材料層150b疊層200進行蝕刻工藝，以將該 圖形化硬掩膜層170a/傳導層160c/相變化材料層150c疊層200的側壁修飾 成直線，或是調整該疊層200的總高度以符合需求。在此，可使用含氯的化 合物作為蝕刻劑來進行蝕刻。此外，如果該圖形化硬掩膜層170a仍具有足 夠的厚度時，該蝕刻亦可為幹蝕刻工藝。值得注意的是，該圖形化硬掩膜層170a為對該硬掩膜層170進行微削 工藝所得，因此該圖形化硬掩膜層170a其底部的寬度W2可小於光刻蝕刻 工藝的極限。因此，接下來以該圖形化硬掩膜層170a作為蝕刻掩膜所得的 傳導層160c及相變化材料層150c的寬度W2，亦同樣可小於光刻蝕刻工藝 的極限。請參照圖lg,該傳導層160c可作為位線。
最後，請參照圖3g圖，形成介電層190於該基底100之上以填入該相 變化材料層150c周圍的溝槽140,並進行回蝕刻露出該圖形化硬掩膜層170a 上表面。依據上述，在本發明所述的實施例中，該相變化存儲器元件的工藝並不 需要額外形成下電極來與該相變化材料層接觸，因此可以減免一道困難的光 刻蝕刻工藝。此外，本發明所進行的光刻蝕刻步驟僅在於定義線及空間，而 非用來定義點，因此該等光刻蝕刻步驟並不會增加元件工藝的複雜度。再者， 該相變化材料層150c的上部區域其寬度W2可小於光刻蝕刻工藝的極限， 因此位於該位線及該相變化材料層底部柱腳間的小體積相變化材料層上部 區域可以獲得較佳的加熱均勻程度，可大幅縮短相變化材料層的結晶時間。 如此一來，可以減少用來轉化相變化材料的操作電流及周期，進而達到降低 相變化存儲器元件的電量消耗。雖然本發明已以實施例披露如上，然其並非用以限定本發明，本領域技 術人員在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，因此本 發明的保護範圍當視後附的權利要求所界定的為準。
權利要求
1.一種相變化存儲器元件，包含電晶體；以及相變化材料層與該電晶體的末端接觸。
2. 如權利要求1所述的相變化存儲器元件，其中該相變化材料層包含有上部區域及底部柱腳。
3. 如權利要求2所述的相變化存儲器元件，其中該上部區域的寬度小於該底部柱腳。
4. 如權利要求2所述的相變化存儲器元件，還包含 延伸相變化材料層，該延伸相變化材料層與該相變化材料層的上部區域接觸，其中該延伸相變化材料層的長度大於位於其下的該電晶體的長度。
5. 如權利要求4所述的相變化存儲器元件，其中該延伸相變化材料層的 寬度與相變化材料層的上部區域的寬度相等。
6. 如權利要求4所述的相變化存儲器元件，還包含位線，該位線形成於該延伸相變化材料層之上並與其接觸。
7. 如權利要求6所述的相變化存儲器元件，其中該位線的寬度與該延伸 相變化材料層的寬度相等。
8. 如權利要求6所述的相變化存儲器元件，其中該位線與該延伸相變化 材料層平行。
9. 如權利要求6所述的相變化存儲器元件，其中該位線垂直於具有柵極 或底電極的電路線。
10. —種相變化存儲器元件的製造方法，包含形成具有第 一 寬度的圖形化硬掩膜層於相變化材料層； 利用該具有第 一寬度的圖形化硬掩膜層作為蝕刻掩膜，以蝕刻該相變化 材料層；微削該圖形化硬掩膜層直到形成底部具有第二寬度的圖形化硬掩膜層， 並獲致具有錐形剖面的疊層，該具有錐形剖面的疊層由上到下依序包含該硬 掩膜層及具有底部柱腳的相變化材料層；以及利用底部具有第二寬度的圖形化硬掩膜層蝕刻該具有錐形剖面的疊層， 以獲致具有垂直剖面的疊層，該具有垂直剖面的疊層由上到下依序包含該硬 掩膜層及具有底部柱腳的相變化材料層。
11. 如權利要求IO所述的相變化存儲器元件的製造方法，在形成該圖形化硬掩膜層之前，還包含提供介電層，該介電層形成於基底之上,並具有溝槽貫穿該介電層；
12. 如權利要求11所述的相變化存儲器元件的製造方法，其中該圖形化 硬掩膜層與該溝槽垂直。
13. 如權利要求11所述的相變化存儲器元件的製造方法，在形成該相變 化材料層於該介電層之上並使該相變化材料層填充該溝槽的步驟中，其中形 成於該溝槽中的相變化材料層其高度大於該溝槽的深度。
14. 如權利要求IO所述的相變化存儲器元件的製造方法，其中該圖形化 硬掩膜層是利用幹微削步驟或溼微削步驟進行該微削工藝。
15. 如權利要求11所述的相變化存儲器元件的製造方法，其中該溝槽的 深度介於20~150nm之間。
16. 如權利要求IO所述的相變化存儲器元件的製造方法，其中該相變化 材料層的底部柱腳的寬度與該第 一寬度相等。
17. —種相變化存儲器元件的製造方法，包含 提供具有電晶體的基底； 形成介電層於該基底之上； 形成溝槽貫穿該介電層以露出該電晶體的末端； 形成相變化材料層於該介電層之上並填滿該溝槽； 形成傳導層於該相變化材料層之上；形成具有第一寬度的圖形化硬掩膜層於該傳導層之上，其中該圖形化硬 掩膜層與該溝槽延伸方向垂直；利用該具有第一寬度的圖形化硬掩膜層作為蝕刻掩膜，蝕刻該相變化材 料層以及該傳導層；微削該圖形化硬掩膜層直到形成底部具有第二寬度的圖形化硬掩膜層， 並獲致具有錐形剖面的疊層，該具有錐形剖面的疊層由上到下依序包含該硬 掩膜層、傳導層及具有底部柱腳的相變化材料層；以及利用底部具有第二寬度的圖形化硬掩膜層蝕刻該具有錐形剖面的疊層， 以獲致具有垂直剖面的疊層，該具有垂直剖面的疊層由上到下依序包含該硬 掩膜層、傳導層及具有底部柱腳的相變化材料層。
18. 如權利要求17所述的相變化存儲器元件的製造方法，其中在該疊層中餘留的傳導層作為位線。
19. 如權利要求17所述的相變化存儲器元件的製造方法，形成相變化材 料層於該介電層之上並填滿該溝槽的步驟中，其中形成於該溝槽中的相變化 材料層其高度大於該溝槽的深度。
20.如權利要求17所述的相變化存儲器元件的製造方法，還包含 形成保護層於該基底並填入該溝槽。
21.如權利要求17所述的相變化存儲器元件的製造方法，其中該圖形化
22. 如權利要求17所述的相變化存儲器元件的製造方法，其中該溝槽的 深度介於20 150nm之間。
23. 如權利要求17所述的相變化存儲器元件的製造方法，其中該溝槽平 行於具有4冊極或底電極的電路線。
24. 如權利要求17所述的相變化存儲器元件的製造方法，其中該傳導層 的寬度與該第二寬度相等。
25. 如權利要求17所述的相變化存儲器元件的製造方法，其中該相變化 層的底部柱腳的寬度與該第 一 寬度相等。
全文摘要
本發明公開了一種相變化存儲器元件及其製造方法。該相變化存儲器元件包含電晶體；以及相變化材料層。其中，該相變化材料層與該電晶體的末端接觸。具體地說，該電晶體可為場效電晶體或是雙極結電晶體。
文檔編號H01L27/24GK101211959SQ200710147209
公開日2008年7月2日 申請日期2007年8月30日 優先權日2006年12月29日
發明者達 陳 申請人:財團法人工業技術研究院;力晶半導體股份有限公司;南亞科技股份有限公司;茂德科技股份有限公司;華邦電子股份有限公司