用於電氣封裝體的電性測試的測試插座的製作方法
2023-06-12 13:21:16
專利名稱：用於電氣封裝體的電性測試的測試插座的製作方法
技術領域：
本實用新型是有關於一種測試插座，且特別是有關於一種應用於電氣封裝體的電性測試的測試插座。
背景技術：
當集成電路(IC)晶片封裝形成為封裝體之後，通常都會對測試組件進行元件階段測試，以剔除不良的封裝體，來確保封裝體的出貨品質。此外，為了確保封裝體於安裝至電腦系統以後，其能與系統配合而正常運作，更可對封裝體進行系統階段測試，這對於高階或高成本的IC晶片的封裝體來說是有必要的。
依照封裝體的封裝型態的不同，封裝體的測試組件也會有所不同。就四方扁平無接腳(Quad Flat No-lead，QFN)封裝型態的封裝體而言，其測試組件包括一測試電路板及一測試插座，其中測試插座安裝至測試電路板上。測試插座包括一絕緣本體及多根彈性探針(pogo-pin)，其中這些彈性探針穿設於絕緣本體之內，且這些彈性探針的排列對應於待測的QFN封裝體的電極凸塊接點作配置。此外，測試電路板的對應於測試插座的部分表面亦具有多個測試墊，且這些彈性探針的下端是分別彈性地接觸這些測試墊。
當QFN封裝體安裝至測試插座，且QFN封裝體的接點面接觸絕緣本體的承接面時，這些彈性探針的上端分別接觸這些QFN封裝體的接點面上的電極凸塊接點，使得這些彈性探針將分別作為QFN封裝體的這些電極凸塊接點及測試電路板的這些測試墊之間的電性通道。因此，QFN封裝體將可經由測試插座而電性連接至測試電路板，以對QFM封裝體之內的IC晶片來進行電性測試。
然而，對應於QFN封裝體測試的習知測試插座而言，隨著QFN封裝體的接腳密度的提高，使得習知測試插座的這些彈性探針的排列間隔相對於彈性探針的尺寸而言是過於狹小，如此將會造成相鄰彈性探針間的電容耦合(capacitive coupling)增加，進而導致阻抗不匹配(impedancemismatch)更加惡化以及降低信號傳輸的品質。這對於測試組件的整體的測試準確度是相當不利的。
發明內容
有鑑於此，本實用新型的目的是提供一種用於電氣封裝體的電性測試的測試插座，用以提升其信號傳遞的品質。
基於上述目的或其他目的，本實用新型提出一種測試插座，適於組裝在一測試電路板上，以應用於一電氣封裝體的電性測試，其中測試電路板具有多個測試墊，且電氣封裝體具有多個接點於電氣封裝體的一接點面，而這些接點是著一對齊線來排列，測試插座包括一絕緣本體與多個探針。絕緣本體具有一承接面，用以承接電氣封裝體的接點面。多個探針穿設於絕緣本體之內，用以分別作為這些接點與這些測試墊之間的電性通道，其中這些探針適於分別接觸這些接點，且這些探針的至少三個相鄰的探針是對應於對齊線呈交錯排列。
依照本實用新型的較佳實施例所述，上述的這些探針的至少二個相鄰探針間的距離大於或等於這些接點的任兩相鄰者間的距離加上接點的沿著對齊線的寬度的六分之一。
依照本實用新型的較佳實施例所述，上述的這些探針均對應於對齊線呈交錯排列。
依照本實用新型的較佳實施例所述，上述的這些探針為彈性探針。
依照本實用新型的較佳實施例所述，上述的測試插座適用於四方扁平無接腳型的電氣封裝體的測試。
基於上述目的或其他目的，本實用新型提出一種測試插座，適於組裝在一測試電路板上，以應用於一電氣封裝體的電性測試，其中測試電路板具有多個測試墊，且電氣封裝體具有多個接點於電氣封裝體的一接點面，而這些接點是著一對齊線來排列，測試插座包括一絕緣本體與多個探針。絕緣本體具有一承接面，用以承接電氣封裝體的接點面。多個探針穿設於絕緣本體之內，用以分別作為這些接點與這些測試墊之間的電性通道，其中這些探針適於分別接觸這些接點，且這些探針的至少二個相鄰探針間的距離大於這些接點的任兩相鄰者間的距離。
依照本實用新型的較佳實施例所述，上述的這些至少二個相鄰探針間的距離大於或等於這些接點的任兩相鄰者間的距離加上接點的沿著對齊線的寬度的六分之一。
依照本實用新型的較佳實施例所述，上述的這些探針的至少三個相鄰的探針對應於對齊線呈交錯排列。
依照本實用新型的較佳實施例所述，上述的這些探針為彈性探針。
依照本實用新型的較佳實施例所述，上述的測試插座適用於四方扁平無接腳型的電氣封裝體的測試。
基於上述，藉由本實用新型的測試插座內探針位置的排列方式的改變，至少使得某相鄰兩探針間的電容耦合降低，進而導致較佳的阻抗匹配(impedance matched)以及提升信號傳輸的品質，因而提高電氣封裝體的電性測試的準確性。
為讓本實用新型的上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。
圖1繪示本實用新型第一實施例的一種測試組件與電氣封裝體的組裝結構側視示意圖。
圖2繪示圖1的局部構件的俯視示意圖。
圖3繪示本實用新型第二實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。
圖4繪示本實用新型第三實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。
圖5繪示本實用新型第四實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。
100測試組件110測試電路板112測試墊120、320、520、720測試插座122絕緣本體122a承接面124、324、324a、324b、324c、324d、524、724探針200電氣封裝體210接點面210a、410a、610a、810a接點A對齊線d1、d2、d1』、d2』、d1」、d2」相鄰探針間的距離L1、L2差動對信號線w接點寬度具體實施方式
請參考圖1，其繪示本實用新型第一實施例的一種測試組件與電氣封裝體的組裝結構側視示意圖。測試組件100適於一電氣封裝體200(例如為QFN封裝體)的電性測試，其中電氣封裝體200具有一接點面210，且其具有多個接點210a配置於接點面210上。
測試組件100包括一測試電路板110與一測試插座120。測試電路板110具有多個測試墊112。此外，測試插座120配設至測試電路板110上，其中測試插座120是以固接或可拆卸等方式安裝至測試電路板110上。測試插座120包括一絕緣本體122與多個探針124。絕緣本體122具有一承接面122a，用以承接電氣封裝體200的接點面210。多個探針124穿設於絕緣本體122之內，用以分別作為這些接點210a與這些測試墊112之間的電性通道，其中這些探針124適於分別接觸這些接點210a。
當電氣封裝體200安裝至測試插座120，且電氣封裝體200的接點面210接觸絕緣本體122的承接面122a時，這些探針124的上端將分別接觸電氣封裝體200的接點面210上的這些接點210a，使得這些探針124分別作為這些接點210a及這些測試墊112之間的電性通道，意即作為電氣封裝體200及測試電路板110之間的電性通道。因此，電氣封裝體200將可經由測試插座120而電性連接至測試電路板110，故可透過測試電路板110來對電氣封裝體200之內的IC晶片(圖1未繪示)進行電性測試。值得注意的是，在絕緣本體122之內的這些探針124可採用彈性探針(pogo-pin)，其本身可因應所受力量大小而伸縮，因而確保這些探針124的上端都能分別接觸電氣封裝體200的接點面210上的這些接點210a。
請同時參考圖1與圖2，其中圖2繪示圖1的局部構件的俯視示意圖。為了顯示電氣封裝體200的這些接點210a與測試插座120的這些探針124間的相對位置，對於圖1的電器封裝體200而言，圖2隻繪示電氣封裝體200的部分接點210a，同理，對於圖1的測試插座120而言，圖2隻繪示測試插座120的部分探針124。由圖2可知，電氣封裝體200的這些接點210a是沿著一對齊線A來排列，且測試插座120的這些探針124至少有三個相鄰的探針對應於對齊線A呈交錯排列，或是所有的這些探針124均對應於對齊線A呈交錯排列。
請參考圖3，其繪示本實用新型第二實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。為了顯示電氣封裝體的這些接點410a與測試插座320的這些探針324間的相對位置，圖3隻繪示電氣封裝體的部分接點410a與測試插座320的部分探針324。由圖3可知，第二實施例與圖2的第一實施例不同處在於探針的排列方式，圖3的這些探針324與這些接點410a一樣均沿著一對齊線A排列，且這些探針324的至少二個相鄰探針間的距離d1大於這些接點410a的任意二個相鄰者間的距離d2。距離d1與距離d2的關係為距離d1大於或等於距離d2加上接點410a沿著對齊線A的寬度w的六分之一，其數學表示式為d1≥d2+(w/6)。
進言之，第二實施例中，探針324可細分為作為控制探針(control pin)之用的探針324a與324d，以及作為信號探針(signal pin)之用的探針324b與324c。經由上述可知，探針324b與324c之間距離d1的增加可降低信號探針間的電容耦合。此外，雖然探針324a與探針324b之間以及探針324c與探針324d之間的距離因此減少，但是由於控制探針(亦即探針324a與324d)是承載低頻的信號，且其頻率低於信號探針(亦即探針324b與324c)所承載的頻率，因此信號探針與控制探針之間的電容耦合較弱。值得注意的是，探針324b與324c的其中之一可作為電源探針(power pin)或接地探針(ground pin)之用，而探針324a與324d可作為浮動探針(floatingpin)之用。
請參考圖4，其繪示本實用新型第三實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。為了顯示電氣封裝體的這些接點610a與測試插座520的這些探針524間的相對位置，圖4隻繪示電氣封裝體的部分接點610a與測試插座520的部分探針524。由圖4可知，第三實施例與圖3的第二實施例不同處在於圖4的測試電路板上具有一差動對(differential pair)信號線L1、L2，因此，在此情形下，第三實施例的與差動對信號線L1、L2相接觸的探針524的排列方式適於採取第二實施例的排列方式，亦即與差動對信號線L1、L2相接觸的探針524的間隔距離d1』大於這些接點610a的任意二個相鄰者間的距離d2』，且距離d1』與距離d2』之間的關係如第二實施例所述。
請參考圖5，其繪示本實用新型第四實施例的一種測試組件與電氣封裝體的局部構件的組裝結構俯視示意圖。為了顯示電氣封裝體的這些接點810a與測試插座720的這些探針724間的相對位置，圖5隻繪示電氣封裝體的部分接點810a與測試插座720的部分探針724。由圖5可知，第四實施例為第一實施例與第二實施例的搭配組合。這些接點810a是沿著一對齊線A來排列，且測試插座720的這些探針724至少有三個相鄰的探針對應於對齊線A呈交錯排列，或是所有的這些探針724均對應於對齊線A呈交錯排列。此外，這些探針724的至少二個相鄰探針間的距離d1」大於這些接點810a的任意二個相鄰者間的距離d2」，且距離d1」與距離d2」之間的關係如第二實施例所述。
綜上所述，藉由本實用新型的測試插座內探針位置的排列方式的改變，至少使得某相鄰兩探針間(例如特別是兩承載高頻信號的信號探針間)的電容耦合降低，進而導致較佳的阻抗匹配以及提升信號傳輸的品質，因而提高電氣封裝體之電性測試的準確性。此外，由於本實用新型無須縮小探針的尺寸以符合電氣封裝體的高密度接點的設計，僅需在加工測試插座時些微地調整測試插座內的探針的位置，故可節省測試插座的生產成本。
雖然本實用新型已以較佳實施例揭露如上，然其並非用以限定本實用新型，任何熟習此技藝者，在不脫離本實用新型的精神和範圍內，當可作些許的更動與潤飾，因此本實用新型的保護範圍當視後附的申請專利範圍所界定者為準。
權利要求1.一種測試插座，適於組裝在一測試電路板上，以應用於一電氣封裝體的電性測試，其中該測試電路板具有多個測試墊，且該電氣封裝體具有多個接點於該電氣封裝體的一接點面，而該些接點是著一對齊線來排列，其特徵在於其中所述的測試插座包括一絕緣本體，具有一承接面，用以承接該電氣封裝體的該接點面；以及多個探針，穿設於該絕緣本體之內，用以分別作為該些接點與該些測試墊之間的電性通道，其中該些探針適於分別接觸該些接點，且該些探針的至少三個相鄰的探針是對應於該對齊線呈交錯排列。
2.根據權利要求1所述的測試插座，其特徵在於其中所述的該些探針的至少二個相鄰探針間的距離大於或等於該些接點的任兩相鄰者間的距離加上該接點沿著該對齊線的寬度的六分之一。
3.根據權利要求1所述的測試插座，其特徵在於其中所述的該些探針均對應於該對齊線呈交錯排列。
4.根據權利要求1所述的測試插座，其特徵在於其中所述的該些探針為彈性探針。
5.根據權利要求1所述的測試插座，其特徵在於其為一四方扁平無接腳型的電氣封裝體的測試插座。
6.一種測試插座，適於組裝在一測試電路板上，以應用於一電氣封裝體的電性測試，其中該測試電路板具有多個測試墊，且該電氣封裝體具有多個接點於該電氣封裝體的一接點面，而該些接點是著一對齊線來排列，其特徵在於其中所述的測試插座包括一絕緣本體，具有一承接面，用以承接該電氣封裝體的該接點面；以及多個探針，穿設於該絕緣本體之內，用以分別作為該些接點與該些測試墊之間的電性通道，其中該些探針適於分別接觸該些接點，且該些探針的至少二個相鄰探針間的距離大於該些接點的任兩相鄰者間的距離。
7.根據權利要求6所述的測試插座，其特徵在於其中所述的該些至少二個相鄰探針間的距離大於或等於該些接點的任兩相鄰者間的距離加上該接點沿著該對齊線的寬度的六分之一。
8.根據權利要求6所述的測試插座，其特徵在於其中所述的該些探針的至少三個相鄰的探針是對應於該對齊線呈交錯排列。
9.根據權利要求6所述的測試插座，其特徵在於其中所述的該些探針為彈性探針。
10.根據權利要求6所述的測試插座，其特徵在於其為一四方扁平無接腳型的電氣封裝體的測試插座。
專利摘要一種測試插座，適於組裝在一測試電路板上，以應用於一電氣封裝體的電性測試，其中測試電路板具有多個測試墊，且電氣封裝體具有多個接點於電氣封裝體的一接點面，而這些接點是著一對齊線來排列，測試插座包括一絕緣本體與多個探針。絕緣本體具有一承接面，用以承接電氣封裝體的接點面。多個探針穿設於絕緣本體之內，用以分別作為這些接點與這些測試墊之間的電性通道，其中這些探針適於分別接觸這些接點，且這些探針的至少三個相鄰的探針對應於對齊線呈交錯排列。
文檔編號G01R31/28GK2881651SQ20052010628
公開日2007年3月21日 申請日期2005年8月26日 優先權日2005年8月26日
發明者李勝源 申請人:威盛電子股份有限公司