一種cmos圖像傳感器像素陣列及其製造方法
2023-06-12 17:24:21
專利名稱：一種cmos圖像傳感器像素陣列及其製造方法
技術領域：
本發明涉及圖像傳感器領域，特別涉及一種CMOS圖像傳感器像素陣列。
背景技術：
通常，圖像傳感器是指將光信號轉換為電信號的裝置。圖像傳感器包括電荷耦合器件(CXD)和互補金屬氧化物半導體(CMOS)圖像傳感器晶片CMOS圖像傳感器和傳統的C⑶傳感器相比具有的低功耗，低成本和與CMOS工藝兼容等特點，因此得到越來越廣泛的應用。現在CMOS圖像傳感器不僅用於消費電子領域，例如微型數位相機(DSC)，手機攝像頭，攝像機和數碼單反(DSLR)中，而且在汽車電子，監控，生物技術和醫學等領域也得到了廣泛的應用。對CMOS圖像傳感器而言，如何提高圖像質量是設計和製造中一個非常重要的因素。如圖1所示為現有的圖像傳感器，其中像素單元採用拜亞(Bayer)形式排列，R代表感應紅色光的像素單元,G感應綠色光的像素單元，B感應藍色光的像素單元，最終通過RGB三色合成還原真實的圖像顏色。如圖2所示是圖像傳感器像素單元陣列中央位置的結構剖視圖，其中CMOS圖像傳感器包括用於光電轉換的光電二極體101以及多個MOS電晶體，光電二極體101是感光單元，實現對光線的收集和光電轉換，其它的MOS電晶體是控制單元，主要實現對光電二極體的選中，復位和讀出的控制。MOS電晶體中包括一個傳輸電晶體。光電二極體101的陰極聚積經光電轉換所產生的電子-空穴對中的電荷。傳輸電晶體的源極接光電二極體的陰極，柵極102控制其源極與其懸浮漏極103之間的電荷轉移，也即是說，傳輸電晶體的柵極102用於控制電荷從光電二極體101向懸浮漏極103輸送,而傳輸電晶體的懸浮漏極103用於電荷向電壓轉換。此外，CMOS圖像傳感器還包括金屬互連線105a、105b、105c，用於金屬互連線之間隔離的介質層104，用於紅綠藍分色的濾色層106，以及用於光線聚焦的微透鏡107。如圖2所示，在CMOS圖像傳感器像素單元陣列中央位置的入射光基本上是垂直入射，因此能夠被光電二極體101完全收集，產生的電壓信號較強。圖3所示是圖像傳感器像素陣列邊緣位置的結構剖視圖，其像素單元結構與中央位置的像素單元完全一致。在傳感器像素陣列邊緣位置的入射光具有一定的入射角度，因此無法被光電二極體101完全收集，產生的電壓信號較弱。入射光線角度在像素陣列面上的不均勻分布，造成光電反應在整個成像平面上的不均勻，使得到的圖像的邊緣位置會比中間位置顯得更暗，這種現象通常被稱作鏡頭陰影或是暗角效應。實驗發現當入射光線的入射角大於20度時，圖像邊緣的亮度只相當於圖像中間位置亮度的78%，甚至更少。所以在CMOS圖像傳感器中需要使用各種暗角矯正的方法來消除圖像中間和邊緣亮度的不均勻分布。圖4所示為現有技術中一種用於消除圖像暗角傳統方法的結構剖視圖，其通過邊緣位置的微透鏡107和濾色層106的位移，使得入射光能夠聚焦到邊緣位置光電二極體101的表面，以減小圖像暗角效應。然而在焦距較小的情況小，入射光線的角度較大，而微透鏡和濾色層的位移受到整個像素單元陣列 空間的限制，位移量是有限的，無法有效地補償圖像的暗角效應。
發明內容
本發明的主要目的在於克服現有技術的缺陷，提供一種CMOS圖像傳感器及其製造方法，能夠有效對圖像暗角進行補償，以提高圖像質量。為達成上述目的，本發明提供一種CMOS圖像傳感器像素陣列，包括多個像素單兀，每一個像素單兀包括光電二極體，基於入射光產生電荷；以及傳輸電晶體，其柵極將所述光電二極體產生的電荷轉移至其懸浮漏極；其中，所述多個像素單元的傳輸電晶體的懸浮漏極面積從所述像素陣列的邊緣向中心遞增。可選的，所述多個像素單元的傳輸電晶體懸浮漏極的面積從所述像素陣列的邊緣向中心線性遞增，且最小面積與最大面積之比為1:1.05 1:2。可選的，所述多個像素單元的傳輸電晶體柵極面積相同。可選的，所述多個像素單元的光電二極體面積相同。可選的，所述像素陣列包括介質層，金屬互連線，濾色層以及微透鏡。本發明進一步提供一種所述CMOS圖像傳感器像素陣列的製造方法，包括以下步驟在半導體襯底上形成多個像素單元的光電二極體；澱積介質層，並在所述介質層上形成多個傳輸電晶體柵極；在所述介質層上方形成圖形化的光刻膠層；以及以所述圖形化的光刻膠層為掩膜進行離子注入，以形成多個所述傳輸電晶體的懸浮漏極，且所述多個傳輸電晶體的懸浮漏極的面積從所述像素陣列的邊緣向中心遞增。可選的，所述多個像素單元的傳輸電晶體懸浮漏極的面積從所述像素陣列的邊緣向中心線性遞增，且最小面積與最大面積之比為1:1.05 1:2。可選的，所述製造方法還包括在所述介質層上方澱積層間介質，形成金屬互連線，濾色層及微透鏡的步驟。 可選的，所述圖形化的光刻膠層具有多個間隙，且所述多個間隙的面積從所述像素陣列的邊緣向中心遞增。可選的，所述間隙的位置與所述傳輸電晶體柵極的位置具有間距或部分重疊。本發明的優點在於，通過將傳輸電晶體的懸浮漏極面積從圖像傳感器像素陣列的邊緣位置向中央位置遞增，來相應改變懸浮漏極的電容大小，從而使得CMOS圖像傳感器像素陣列邊緣位置的入射光無法完全被光電二極體收集的情況下，陣列邊緣的像素單元仍可以得到與陣列中央位置的像素單元相同的輸出電壓變化，有效補償了 CMOS圖像傳感器像素陣列邊緣的暗角效應。
圖1所示為現有技術中CMOS圖像傳感器像素陣列的俯視圖。圖2所示為現有技術中CMOS圖像傳感器像素陣列中央位置的結構剖視圖。圖3所示為現有技術中CMOS圖像傳感器像素陣列邊緣位置的結構剖視圖。圖4所示為現有技術中用於消除邊緣暗角效應的CMOS圖像傳感器像素陣列的結構剖視圖。圖5所示為本發明的CMOS圖像傳感器像素陣列的結構剖視圖。圖6所示為本發明的CMOS圖像傳感器像素陣列的版圖示意圖。
圖7至圖9所示為本發明的CMOS圖像傳感器像素陣列的製造方法的剖視圖。
具體實施例方式為使本發明的內容更加清楚易懂，以下結合說明書附圖，對本發明的內容作進一步說明。當然本發明並不局限於該具體實施例，本領域內的技術人員所熟知的一般替換也涵蓋在本發明的保護範圍內。此外，本發明利用示意圖進行了詳細的表述，在詳述本發明實施例時，為了便於說明，示意圖不依照一般比例局部放大，不應以此作為對本發明的限定。圖5為本發明的CMOS圖像傳感器像素陣列的結構剖視圖。如圖5所示，CMOS圖像傳感器像素陣列包括多個像素單元，每個像素單元包括光電二極體201和傳輸電晶體。光電二極體201基於入射光聚積產生電荷,傳輸電晶體的源極接光電二極體201的陰極，柵極202控制其源極與懸浮漏極之間的電荷轉移，懸浮漏極203則將積累的電荷數轉換為電壓的變化量。在本實施例中，CMOS圖像傳感器像素單元為4-T結構，還包括復位電晶體，源極跟隨電晶體和選擇電晶體等，這些電晶體的結構及製造方法為本領域技術人員所熟知，在此不作贅述。當然，具有較少或較多電晶體的其他像素單元結構也可以使用。此外，像素單元還包括介質層204，金屬互連線205a，205b, 205c,濾色層206以及微透鏡207。在CMOS圖像傳感器工作過程中，光電二極體201將收集到的入射光轉換成電荷Q，並把轉換以後的電荷Q積累在光電二極體201中，在光電轉換過程結束以後，通過脈衝信號將傳輸電晶體的柵極202打開,將光電二極體201中積累的電荷Q全部輸送到懸浮漏極203，而具有電容C的懸浮漏極203的電壓因為獲取電荷Q而改變，電壓的變化量為AV=Q/C0值得注意的是，請參 考圖6，本發明的CMOS圖像傳感器像素陣列中，每一個像素單元中傳輸電晶體懸浮漏極203的面積發生漸變，具體來說，懸浮漏極203的面積從像素陣列邊緣向中心遞增，越靠近陣列邊緣像素單元，其傳輸電晶體懸浮漏極203的面積越小。如圖6所不,懸浮漏極203a的面積小於懸浮漏極203b,懸浮漏極203b的面積小於懸浮漏極203c。較佳的，傳輸電晶體懸浮漏極203的面積是從像素陣列邊緣向中心線性遞增且最小面積與最大面積之比為1:1.05 1:2。當入射光線的入射角大於20度時，如果傳輸電晶體懸浮漏極面積相等，則一般情況下由於圖像邊緣的亮度一般只相當於圖像中間位置亮度的78%，因此在本發明的一實施例中，此時邊緣傳輸電晶體懸浮漏極最小面積與中心最大面積之比可為1:1. 28。如上所述，懸浮漏極203電壓的變化量為AV=Q/C，與電荷量Q成正比，也與懸浮漏極的電容C成反比，而懸浮漏極的電容又是和其面積成正比的。由於像素陣列中，懸浮漏極203的面積是從邊緣的位置向陣列中心位置遞增的，在越靠近像素陣列邊緣，懸浮漏極203的電容就越小。因此，雖然像素陣列邊緣位置的像素單元由於入射光角度較大的原因而收集到的入射光較少，造成光電轉換得到的電荷也較少，但同時其對應的懸浮漏極203面積較小即電容也較小，根據懸浮漏極203上電壓變化量與電荷量成正比，與懸浮漏極203的電容成反比的原理，像素陣列邊緣位置可以得到與陣列中心位置相同的輸出電壓變化，因此，從整個像素陣列的範圍來看，其邊緣位置與中心位置的輸出信號是相同的，從而就能夠有效消除陣列邊緣的暗角效應。此外，在本發明的優選實施例中，為了消除因光電二極體201和傳輸電晶體柵極202的原因造成懸浮漏極203獲得的電荷量Q發生變化，每一個像素單元的光電二極體201的面積是相同的，傳輸電晶體的柵極202面積也相同。下面將參照圖7至圖9描述本發明的用於製造上述CMOS圖像傳感器像素陣列的方法。請參考圖7，首先，在半導體襯底上形成多個光電二極體201，光電二極體201基於入射光聚積產生電荷。較佳的，多個光電二極體201的面積均相同。形成方法為通過進行雜質離子注入及退火工藝等常規工藝來完成，為本領域技術人員所熟知。接著澱積介質層204,並在介質層204上形成多個傳輸電晶體柵極202,較佳的，多個傳輸電晶體柵極202的面積均相同。傳輸電晶體柵極202的形成方法例如在介質層上澱積柵氧化層及多晶矽層，再利用光刻、刻蝕工藝形成傳輸電晶體柵極202，在此不作詳述。請參考圖8，接下來在介質層204上方形成圖形化的光刻膠層208。具體方法例如在介質層204表面塗覆光刻膠層並進行曝光及顯影處理。根據圖8可知，圖形化的光刻膠層208具有多個間隙，且這些間隙的面積自像素陣列邊緣位置向中心位置逐漸增大，較佳的為線性遞增。值得注意的是，這些間隙的位置和傳輸電晶體柵極202的位置具有一定間距或部分重疊，以避免傳輸電晶體柵極202佔據全部間隙位置而擋住後續的離子注入。然後，以圖形化的光刻膠層208為掩膜進行離子注入，最終形成多個傳輸電晶體的懸浮漏極203。如圖9所示，懸浮漏極203的面積也相應從像素陣列邊緣位置向中心位置遞增。當然，像素陣列的製造方法還包括形成復位電晶體，源極跟隨電晶體和選擇電晶體的步驟，其製造工藝均為本領域所公知，在此不作詳細介紹。最後，在介質層204上方澱積層間介質，形成金屬互連線，濾色層及微透鏡，完成CMOS圖像傳感器像素陣列的製造。綜上所述，本發明CMOS圖像傳感器像素陣列及製造方法通過將傳輸電晶體的懸浮漏極面積從像素陣列 的邊緣位置向中央位置遞增以相應改變其電容，從而即使像素陣列邊緣位置的像素單元由於入射光角度較大的原因而收集到的入射光較少，造成光電轉換得到的電荷也較少，但同時其對應的懸浮漏極電容也較小，因此像素陣列邊緣位置可以得到與陣列中央位置相同的輸出電壓變化，最終有效補償了像素陣列邊緣的暗角效應。雖然本發明已以較佳實施例揭示如上，然所述諸多實施例僅為了便於說明而舉例而已，並非用以限定本發明，本領域的技術人員在不脫離本發明精神和範圍的前提下可作若干的更動與潤飾，本發明所主張的保護範圍應以權利要求書所述為準。
權利要求
1.一種CMOS圖像傳感器像素陣列，包括多個像素單元，每個像素單元包括光電二極體以及傳輸電晶體，所述光電二極體基於入射光產生電荷；所述傳輸電晶體柵極將所述光電二極體產生的電荷轉移至其懸浮漏極；其特徵在於， 所述多個像素單元的傳輸電晶體懸浮漏極的面積從所述像素陣列的邊緣向中心遞增。
2.根據權利要求1所述的圖像傳感器像素陣列，其特徵在於，所述多個像素單元的傳輸電晶體懸浮漏極的面積從所述像素陣列的邊緣向中心線性遞增，且最小面積與最大面積之比為1:1. 05 1:2。
3.根據權利要求1所述的CMOS圖像傳感器像素陣列，其特徵在於，所述多個像素單元的傳輸電晶體柵極面積相同。
4.根據權利要求1所述的CMOS圖像傳感器像素陣列，其特徵在於，所述多個像素單元的光電二極體面積相同。
5.根據權利要求1所述的CMOS圖像傳感器像素陣列，其特徵在於，所述像素陣列包括介質層，金屬互連線，濾色層以及微透鏡。
6.一種權利要求1所述的CMOS圖像傳感器像素陣列的製造方法，其特徵在於，包括以下步驟 在半導體襯底上形成多個像素單元的光電二極體； 澱積介質層，並在所述介質層上形成多個傳輸電晶體柵極； 在所述介質層上方形成圖形化的光刻膠層；以及 以所述圖形化的光刻膠層為掩膜進行離子注入，以形成多個所述傳輸電晶體的懸浮漏極，且所述多個傳輸電晶體的懸浮漏極的面積從所述像素陣列的邊緣向中心遞增。
7.根據權利要求6所述的CMOS圖像傳感器像素陣列的製造方法，其特徵在於，所述多個像素單元的傳輸電晶體懸浮漏極的面積從所述像素陣列的邊緣向中心線性遞增，且最小面積與最大面積之比為1:1.05 1:2。
8.根據權利要求6所述的CMOS圖像傳感器像素陣列的製造方法，其特徵在於，還包括在所述介質層上方澱積層間介質，形成金屬互連線，濾色層及微透鏡的步驟。
9.根據權利要求6所述的CMOS圖像傳感器像素陣列的製造方法，其特徵在於，所述圖形化的光刻膠層具有多個間隙，且所述多個間隙的面積從所述像素陣列的邊緣向中心遞+ >曰ο
10.根據權利要求9所述的CMOS圖像傳感器像素陣列的製造方法，其特徵在於，所述間隙的位置與所述傳輸電晶體柵極的位置具有間距或部分重疊。
全文摘要
本發明公開了一種CMOS圖像傳感器像素陣列，包括多個像素單元，每個像素單元包括光電二極體，基於入射光產生電荷；以及傳輸電晶體，其柵極將光電二極體產生的電荷轉移至其懸浮漏極；其中，所述多個像素單元的傳輸電晶體的懸浮漏極面積從所述像素陣列的邊緣向中心遞增。本發明還公開了一種CMOS圖像傳感器像素陣列的製造方法。本發明能夠有效對圖像暗角進行補償，以提高圖像質量。
文檔編號H01L27/146GK103066086SQ20121055226
公開日2013年4月24日 申請日期2012年12月18日 優先權日2012年12月18日
發明者顧學強, 周偉 申請人:上海集成電路研發中心有限公司