傳感器和傳感方法
2023-06-12 12:47:06
傳感器和傳感方法
【專利摘要】本發明提供了傳感器和傳感方法，它們能夠在不會影響裝置的運行的前提下，抑制因為安裝了用於解決傳輸錯誤的問題的電路而導致的能耗增大。通過接口模塊，將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置。該接口模塊執行如下操作：生成被用來糾正所述數據格式中的錯誤的糾錯信息；判定當前是否正在生成將要嵌入至所述數據格式中的預定數據；以及根據當前是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制糾錯信息生成單元的運行。
【專利說明】傳感器和傳感方法
【技術領域】
[0001]本發明涉及傳感器和傳感方法，具體地，涉及能夠在不會影響裝置的運行的前提下，抑制因為安裝了預防傳輸錯誤(transmission error)的對策用的電路而造成的能耗增加的傳感器和傳感方法。
【背景技術】
[0002]隨著圖像傳感器中圖片質量的提高和幀速率的增大，圖像傳感器與用於處理由該圖像傳感器攝取的圖像的DSP (Digital Signal Processor:數位訊號處理器)之間的接口所需求的是，數據的傳輸容量不斷提高。
[0003]為滿足這種需求，採用例如增加接口的時鐘頻率、降低信號的電壓等技術。然而，根據該技術，增加了 DSP側的採樣定時(sampling timing)的生成難度,從而導致數據的正確傳輸變得困難。
[0004]作為用於提高晶片間的傳輸容量的標準,可使用諸如PCI Express (PeripheralComponent Interconnect Express:快 捷 PCI)和 Serial ATA(Serial AdvancedTechnology Attachment:串行 ΑΤΑ)等標準。在 PCIExpress 和 Serial ATA 中，通過增強⑶R(Clock Data Recovery:時鐘數據恢復)電路和均衡器的性能來獲取高的傳輸容量。此外，作為行動電話用的晶片間的接口，可使用MIPI (Mobile Industry ProcessorInterface:移動產業處理器接口)標準。
[0005]引用列表
[0006]非專利文獻
[0007]非專利文獻I Serial ΑΤΑ:High Speed Serialized AT AttachmentRevisionl.0a7-January_2003」 (串行ATA:高速串行高級技術附件規範修訂版1.0a 2003年I月7日)
【發明內容】
[0008]要解決的技術問題
[0009]然而，上述各標準包含了很多的對於圖像傳感器與DSP之間的接口而言冗餘的功能，原因在於:這些標準是針對像CPU(Central Processing Unit:中央處理單元)間的接口那樣的更通用目的而制定的接口標準。假設圖像傳感器與DSP之間的接口採用這些標準，則圖像傳感器與DSP之間的接口間的接口不需要的功能也將不得不被應用，從而造成電路面積、能耗以及應用成本的增加。
[0010]特別地，預防傳輸錯誤的對策用的電路的應用的影響是顯著的。例如，如果作為預防傳輸錯誤的對策用的電路而設置了如下電路:該電路生成ECC(Error Correcting Code:糾錯碼)/CRC(Cyclic Redundancy Check:循環冗餘校驗)作為用於糾正傳輸錯誤的碼,那麼該相關電路中的能耗就成為負擔。
[0011]本發明是鑑於上述這類境況而被公開的，且能夠在不影響裝置的運行的前提下抑制因應用了預防傳輸錯誤的對策用的電路而造成的能耗增加。
[0012]解決問題所採取的技術方案
[0013]根據本發明的一個實施例，提出了 一種傳感器，其包括接口模塊，所述接口模塊將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置。所述接口模塊包括:糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息；數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
[0014]所述運行控制單元可通過控制向所述糾錯信息生成單元供給的時鐘，來控制所述糾錯信息生成單元的運行。
[0015]所述傳感器進一步包括:糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要。在所述糾錯信息生成單元運行的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元的運行停止。
[0016]所述傳感器進一步包括:糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要。在所述糾錯信息生成單元停止的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元開始運行。
[0017]所述數據生成判定單元可判定是否正在生成包，所述包存儲著與按照所述數據格式而被傳輸的且為預定單位量的所述傳感信號對應的數據。
[0018]根據本發明的一個實施例，提出了一種傳感器的傳感方法，所述傳感器包括接口模塊，所述接口模塊將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置。所述接口模塊包括:糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息；數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。所述傳感方法包括以下步驟:在所述數據生成判定單元中，判定是否正在生成將要嵌入至所述數據格式中的所述預定數據；以及在所述運行控制單元中，根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
[0019]根據本發明的上述方面，生成被用來糾正所述數據格式中的錯誤的糾錯信息，判定是否正在生成將要嵌入至所述數據格式中的預定數據，並且基於是否正在生成將要嵌入至所述數據格式中的預定數據的判定結果來控制所述糾錯信息生成單元的運行。
[0020]本發明的有益效果
[0021]根據本發明，能夠在不影響裝置的運行的前提下，抑制因應用了預防傳輸錯誤的對策用的電路而造成的能耗增加。
【專利附圖】
【附圖說明】[0022]圖1是圖示出應用了本發明的CMOS圖像傳感器的示例性結構的框圖；
[0023]圖2是用於更詳細地說明圖1所示的CMOS圖像傳感器10的一部分的常規示例的圖；
[0024]圖3是圖示出由傳感器數字模塊22生成的幀的示例性結構的圖；
[0025]圖4是圖示出圖3中所示的包的示例性結構的圖；
[0026]圖5是圖示出根據本發明實施例的示例性結構的圖，也是用於更詳細地說明圖1中所示的CMOS圖像傳感器的一部分的圖；
[0027]圖6是用於說明時鐘供給控制處理的示例的流程圖；
[0028]圖7是用於說明時鐘供給控制處理的另一示例的流程圖。
【具體實施方式】
[0029]下面，參考附圖來描述這裡所公開的本發明的實施例。
[0030]圖1是圖示出應用了本發明的CMOS圖像傳感器的示例性結構的框圖。該CMOS圖像傳感器10例如被設置在數位照相機等中且用來攝取圖像。
[0031 ] 在該圖中的示例中，CMOS圖像傳感器10由PLL/PHY模塊21、傳感器數字模塊22以及像素模塊23組成。
[0032]PLL/PHY模塊 21 主要由鎖相環路(PLL:Phase_locked loop)和分頻器(frequencydivider)組成，且生成向傳感器數字模塊22內部的時鐘生成單元供給的預定頻率的信號。
[0033]傳感器數字模塊22例如被配置成根據從像素模塊輸出的信號以預先定義的格式生成各巾貞的數據，以供給至未圖示的DSP(Digital Signal Processor:數位訊號處理器)等。由傳感器數字模塊22生成的各幀被供給至例如用於處理由CMOS圖像傳感器攝取的圖像的DSP。
[0034]像素模塊23被配置成包括光電變換器等，且被配置成把與通過攝取而獲得的光對應的信號向傳感器數字模塊22輸出。
[0035]圖2是用於更詳細地說明圖1所示的CMOS圖像傳感器10的一部分的圖。即，在圖2中，示出了圖1中PLL/PHY模塊21和傳感器數字模塊22的詳細結構。
[0036]順便提及地，圖2中所示的示例性結構為常規結構，而根據本發明的示例性結構將會稍後提到。
[0037]如圖2所示，PLL/PHY模塊21由PLL單元31和PHY模擬單元32組成。此外，傳感器數字模塊22由PHY邏輯單元34和傳感器控制單元35組成。
[0038]在本示例中，從PLL單元31的振蕩器41 ( 「xl6」)中輸出的信號被供給至分頻器42 ( 「Divl/2/4」)和PHY模擬單元32的分頻器51 ( 「Divl/4」)。另外，從分頻器42中輸出的信號通過使能端43 ( 「Enable」)被供給至PHY模擬單元32的分頻器52_1至分頻器52-8( 「Divl/5」)。
[0039]此外，從PHY模擬單元32的分頻器51中輸出的信號被供給至時鐘生成單元33的分頻器61-1 ( 「Divl/2」)。從PHY模擬單元32的分頻器52_1至分頻器52_8中輸出的信號分別被供給至PHY邏輯單元34的端子74-1至端子74-8。另外，從PHY模擬單元32的分頻器52-1中輸出的信號也被供給至PHY邏輯單元34的端子73-3。這個被供給至端子73-3的信號被稱為PHY邏輯時鐘。[0040]從時鐘生成單元33的分頻器61-1中輸出的信號被供給至分頻器61-2，且此外，還通過使能端62-1而被供給至PHY邏輯單元34的端子73-1。這個被供給至端子73_1的信號被稱為鏈路邏輯時鐘。從時鐘生成單元33的分頻器61-2中輸出的信號通過使能端62-2而被供給至PHY邏輯單元34的端子73-2。這個被供給至端子73_2的信號被稱為門控時鐘(gated clock)。
[0041]PHY邏輯單元34的CRC電路71被配置成如下的電路:在根據從像素模塊中輸出的信號以預先定義的格式生成幀的數據時，該電路生成了包含於該相關幀內所存儲的包的報頭信息中的CRC (循環冗餘校驗)。
[0042]PHY邏輯單元34的ECC電路72被配置成如下的電路:在根據從像素模塊中輸出的信號以預先定義的格式生成幀的數據時，該電路生成了包含於該相關幀內所存儲的包的報頭信息中的ECC (糾錯碼)。
[0043]圖3是圖示出由傳感器數字模塊22生成的幀的示例性結構的圖。該幀被用來例如在CMOS圖像傳感器10與DSP之間傳輸一幀圖像數據。
[0044]在該相關幀中存儲有從圖3中左端處所示的「起始碼」至該圖中右端處所示的「空閒碼」的獨立數據。此外，在該幀中存儲有包101。包101由「包報頭(Packet Header)」、「數據載荷(Data Payload)」以及「腳註(Footer)」組成。
[0045]「包報頭」被配置成包101的報頭信息。
[0046]「數據載荷」被配置成包101的載荷。在包101的載荷中，存儲著例如構成由CMOS圖像傳感器10攝取的圖像的數據之中的一行的像素數據。例如，一幀圖像的全體數據的傳輸是使用多個包來予以執行的。
[0047]「腳註」被配置成包101的腳註信息，並且是可選擇性地添加的(存在有未添加「腳註」的情況)。
[0048]圖4是圖示出圖3中所示的包101的示例性結構的圖。如該圖所示，包101的「包報頭」由24位元組數據組成，其中，6位元組「報頭」和2位元組CRC的組合被重複三次而嵌入至該數據中。此外，除了最前6位元組「包報頭」外的18位元組數據被用於ECC。
[0049]這裡，各CRC例如是作為針對被嵌入為「數據載荷」的數據的檢錯碼(errordetection code)而被計算出來的值。此外，在「報頭」中，例如包含了如下的信息:該信息用於識別圖像數據中的與被嵌入為「數據載荷」的數據對應的行的位置。
[0050]此外，在圖4的示例中，作為可選選項的「腳註」被添加至包101中，且2位元組CRC被嵌入為「腳註」。
[0051]圖4中所示的各CRC均由圖2中的CRC電路71生成，且圖4中所示的ECC由圖2中的ECC電路72生成。
[0052]圖2中的PHY邏輯單元34的CRC電路71和ECC電路72無論哪一個均是預防傳輸錯誤的對策用的電路，且均根據PHY邏輯時鐘而運行。即，CRC電路71和ECC電路72被配置成在PHY邏輯單元34的端子73-3被提供了 PHY邏輯時鐘的狀況下運行。
[0053]此外，在圖2中示出了對應於端子74-1至端子74-8而設置的8個使能端。另外，設置有端子75-1至端子75-8，以便輸出被供給至端子74-1至端子74_8的時鐘以及這8個使能端的輸出。例如，CMOS圖像傳感器10與DSP之間的傳輸路徑是由與PHY邏輯單元34的端子75-1至端子75-8連接的信號線組成的。該傳輸路徑也被稱為區域網仿真(Lane)。[0054]圖2中的傳感器控制單元35例如是用於控制與未圖示的用戶接口之間進行的控制信號發送/接收的單元。三線串行通信電路81被配置成輸出與從用戶接口提供過來的參數對應的控制信號，以供給至PHY邏輯單元34。
[0055]如上面所提及的，PHY邏輯單元34的CRC電路71和ECC電路72在端子73-3被提供了 PHY邏輯時鐘的狀況下運行。
[0056]然而，也存在著在傳感器數字模塊22所輸出的數據中不需要CRC或ECC的情形。在圖2所示的結構的情況下，即使在這種情形下，PHY邏輯時鐘也一直被供給至端子73-3。在CRC電路71和ECC電路72運行時，能耗因開關電流、漏電流等的出現而增加了。因而，期望一種能夠有效地抑制這種能耗的技術。
[0057]因此，在本發明中，在不需要CRC或ECC時有效地抑制了能耗。圖5是圖示出根據本發明的實施例的示例性結構的圖，也是用於更詳細地說明圖1所示的CMOS圖像傳感器10的一部分的圖。
[0058]在圖5中，與圖2中的那些部件對應的部件被標識為相同標記，它們具有與圖2所示情況下的功能相似的功能，且省略了對它們的詳細描述。
[0059]在圖5的示例中，與圖2所示情況不同的是，PHY邏輯單元34設置有節能控制電路76。此外，在圖5的示例中，與圖2所示情況不同的是，傳感器控制單元35設置有時鐘控制電路82。
[0060]此外，在圖5的示例中，與圖2所示情況不同的是，時鐘生成單元33設置有使能端62-3和使能端62-4。
[0061]在圖5中的結構的情況下，CRC電路71被配置成根據經由使能端62_3提供過來的控制時鐘而運行。即，在被提供了來自使能端62-3的控制時鐘時，CRC電路71運行；而在被停止提供來自使能端62-3的控制時鐘時，CRC電路71也停止。
[0062]此外，在圖5中的結構的情況下，ECC電路72被配置成根據經由使能端62_4提供過來的控制時鐘而運行。S卩，在被提供了來自使能端62-4的控制時鐘時，ECC電路72運行；而在被停止提供來自使能端62-4的控制時鐘時，ECC電路72也停止。
[0063]正如下文將會提到，節能控制電路76根據由三線串行通信電路81提供的控制信號，把與PHY邏輯單元34中的處理對應的控制信號輸出至時鐘控制電路82。
[0064]節能控制電路76例如根據由三線串行通信電路81提供的控制信號，判定在由傳感器數字模塊22輸出的數據中是否需要CRC和ECC。當判定出不需要CRC或ECC時，節能控制電路76按照如下方式運行。
[0065]節能控制電路76被配置成例如監控PHY邏輯單元34中的處理。即，節能控制電路76被配置成檢測出在PHY邏輯單元34中是否已經完成了例如如圖4所示的包101的生成。
[0066]即，檢測出是否已經完成了圖4所示的CRC和ECC的生成，以及是否已經完成了包101的生成。如上面所提及的，圖4所示的各CRC例如是作為被嵌入為「數據載荷」的數據的檢錯碼而計算出來的值，並且ECC是由3個CRC和2個「報頭」組成的。
[0067]因此，在通過CRC電路71和ECC電路72生成圖4所示的CRC和ECC時，要被嵌入至一個包101中的數據的全部生成被視為已經完成，且所述一個包的生成就會被完成。接著，在完成了要被嵌入為下一個包的「數據載荷」的數據等的全部獲取以後，CRC電路71和ECC電路72就開始生成下一個包的CRC和ECC。
[0068]節能控制電路76被配置成例如檢測出是否正在生成包101，並且被配置成:當正在生成包101時，就向時鐘控制電路82輸出表示該狀況的控制信號(控制信號A)。此外，當未正在生成包101時(例如，處於等待著與要被嵌入至下一個包中的數據對應的信號的供給的狀態中)，節能控制電路76被配置成向時鐘控制電路82輸出表示該狀況的控制信號(控制信號B)。
[0069]另一方面，當例如根據由三線串行通信電路81提供的控制信號而判定出在由傳感器數字模塊22輸出的數據中需要CRC和ECC時，節能控制電路76按照如下方式運行。
[0070]g卩，當判定出需要CRC和ECC時，節能控制電路76被配置成向時鐘控制電路82輸出表示需要CRC和ECC的控制信號(控制信號C)。
[0071]時鐘控制電路82基於從節能控制電路76中輸出的控制信號來控制使能端62-3和使能端62-4。
[0072]在從節能控制電路76中輸出的是表示正在生成包101的控制信號(控制信號A)時，時鐘控制電路82控制且促使使能端62-3和使能端62-4向CRC電路71和ECC電路72供給控制時鐘。此外，在從節能控制電路76中輸出的是表示未正在生成包101的控制信號(控制信號B)時，時鐘控制電路82控制並促使使能端62-3和使能端62-4停止向CRC電路71和ECC電路72供給控制時鐘。
[0073]另外，在從節能控制電路76中輸出的是表示需要CRC和ECC的控制信號(控制信號C)時，時鐘控制電路82控制並促使使能端62-3和使能端62-4向CRC電路71和ECC電路72供給控制時鐘。
[0074]通過如上操作，在CRC電路71和ECC電路72運行的情況下，例如當由三線串行通信電路81提供了表示不需要CRC或ECC的控制信號時，控制時鐘的供給可以被配置成:等到包101的生成完了以後，就停止控制時鐘的供給。
[0075]例如，如果當正在生成包101時就停止了控制時鐘的供給從而停止了 CRC電路71和ECC電路72,那麼嵌入至包101中的數據就會發生不一致性(inconsistency)。在這種不一致性的情況下，DSP中的處理就不能正常終止。鑑於此，需要在等到包101的生成完了以後停止控制時鐘的供給。
[0076]在上述示例中，所假定的前提是在CRC電路71和ECC電路72運行的狀態下使CRC電路71和ECC電路72停止，然而，也存在著在CRC電路71和ECC電路72停止的狀態下使CRC電路71和ECC電路72開始運行的情況。
[0077]例如，在當CRC電路71和ECC電路72處於停止的狀態下使CRC電路71和ECC電路72開始運行的情況下，同樣地也需要在等到包101的生成完了以後開始供給控制時鐘。這是因為:如果在正在生成包101的同時就開始供給控制時鐘從而使得CRC電路71和ECC電路72開始運行，那麼被嵌入至包101中的數據將會發生不一致性，且DSP中的處理就不能正常終止。
[0078]例如，在CRC電路71和ECC電路72已經停止時，節能控制電路76例如基於由三線串行通信電路81提供的控制信號，判定在由傳感器數字模塊22輸出的數據中是否需要CRC和ECC。在需要CRC和ECC時，節能控制電路76按照如下方式運行。
[0079]節能控制電路76被配置成例如檢測是否正在生成包101，且被配置成:當正在生成包101時，就向時鐘控制電路82輸出表示該狀況的控制信號(控制信號D)。此外，當未正在生成包101時，節能控制電路76被配置成向時鐘控制電路82輸出表示該狀況的控制信號(控制信號E)。
[0080]另一方面，當例如根據由三線串行通信電路81提供的控制信號而判定出在由傳感器數字模塊22輸出的數據中不需要CRC或ECC時，節能控制電路76按照如下方式運行。
[0081]g卩，當判定出不需要CRC或ECC時，節能控制電路76被配置成向時鐘控制電路82輸出表示不需要CRC或ECC的控制信號(控制信號F)。
[0082]在從節能控制電路76中輸出的是表示正在生成包101的控制信號(控制信號D)時，時鐘控制電路82控制並促使使能端62-3和使能端62-4不向CRC電路71和ECC電路72供給控制時鐘。此外，在從節能控制電路76中輸出的是表示未正在生成包101的控制信號(控制信號E)時，時鐘控制電路82控制並促使使能端62-3和使能端62-4開始向CRC電路71和ECC電路72供給控制時鐘。
[0083]另外，在從節能控制電路76中輸出的是表示不需要CRC或ECC的控制信號(控制信號F)時，時鐘控制電路82控制並促使使能端62-3和使能端62-4不向CRC電路71和ECC電路72供給控制時鐘。
[0084]通過如上操作，在CRC電路71和ECC電路72已經停止的情況下，例如當由三線串行通信電路81提供了表示需要CRC和ECC的控制信號時，可在等到包101的生成完了以後開始供給控制時鐘。
[0085]根據本發明，如上所述能夠以適當的時機停止控制時鐘的供給，例如，可在不會影響DSP的運行的前提下停止CRC電路71和ECC電路72。因此，根據本發明，可在不會影響裝置的運行的情況下，抑制因應用了預防傳輸錯誤的對策用的電路而造成的能耗增加。
[0086]下面，參考圖6中的流程圖，來描述應用了本發明的CMOS圖像傳感器中的時鐘供給控制處理的示例。該處理例如是在CRC電路71和ECC電路72運行的時候予以執行的。
[0087]在步驟S21中，節能控制電路76檢查例如由三線串行通信電路81提供的控制信號。
[0088]在步驟S22中，基於步驟S21中處理的結果，節能控制電路76判定在由傳感器數字模塊22輸出的數據中是否需要CRC和ECC。
[0089]在步驟S22中，當判定出不需要CRC或ECC時，該處理前進至步驟S23。
[0090]在步驟S23中，節能控制電路76判定是否正在生成包101。
[0091]在步驟23中，當判定出正在生成包101時，重複該步驟23中的處理。此外，在這一階段，如上所述，節能控制電路76將表示正在生成包101的控制信號輸出至時鐘控制電路82。於是，當從節能控制電路76中輸出的是表示正在生成包101的控制信號時，時鐘控制電路82控制並促使使能端62-3和使能端62-4向CRC電路71和ECC電路72供給控制時鐘。
[0092]在步驟S23中，當判定出未正在生成包101時，該處理前進至步驟S24。此外，在這一階段，如上所述，節能控制電路76將表示未正在生成包101的控制信號輸出至時鐘控制電路82。
[0093]在步驟S24中，時鐘控制電路82控制並促使使能端62_3和使能端62_4停止向CRC電路71和ECC電路72供給控制時鐘。[0094]因此，在步驟S25中，CRC電路71和ECC電路72停止。
[0095]另一方面，在步驟S22中，基於步驟S21中處理的結果，當判定出在由傳感器數字模塊22輸出的數據中需要CRC和ECC時，跳過步驟S23至步驟S25中的處理。此外，在這一階段，如上所述，節能控制電路76將表示需要CRC和ECC的控制信號輸出至時鐘控制電路82。另外，當從節能控制電路76中輸出的是表示需要CRC和ECC的控制信號時，時鐘控制電路82控制並促使使能端62-3和使能端62-4向CRC電路71和ECC電路72供給控制時鐘。
[0096]通過如上操作，執行了在CRC電路71和ECC電路72運行的時候的時鐘供給控制處理。
[0097]下面，參考圖7中的流程圖，來描述應用了本發明的CMOS圖像傳感器中的時鐘供給控制處理的另一示例。該處理例如是在CRC電路71和ECC電路72已經停止的時候予以執行的。
[0098]在步驟S41中，節能控制電路76檢查例如由三線串行通信電路81提供的控制信號。
[0099]在步驟S42中，基於步驟S41中處理的結果，節能控制電路76判定在由傳感器數字模塊22輸出的數據中是否需要CRC和ECC。
[0100]在步驟S42中，當判定出需要CRC和ECC時，該處理前進至步驟S43。
[0101]在步驟S43中，節能控制電路76判定是否正在生成包101。
[0102]在步驟S43中，當判定出正在生成包101時，重複該步驟43中的處理。此外，在這一階段，如上所述，節能控制電路76將表示正在生成包101的控制信號輸出至時鐘控制電路82。於是，當從節能控制電路76中輸出的是表示正在生成包101的控制信號時，時鐘控制電路82控制並促使使能端62-3和使能端62-4不向CRC電路71和ECC電路72供給控制時鐘。
[0103]在步驟S43中，當判定出未正在生成包101時，該處理前進至步驟S44。此外，在這一階段，如上所述，節能控制電路76將表示未正在生成包101的控制信號輸出至時鐘控制電路82。
[0104]在步驟S44中，時鐘控制電路82控制並促使使能端62_3和使能端62_4開始向CRC電路71和ECC電路72供給控制時鐘。
[0105]因此，在步驟S45中，就使得CRC電路71和ECC電路72運行。
[0106]另一方面，在步驟S42中，基於步驟S41中處理的結果，當判定出在由傳感器數字模塊22輸出的數據中不需要CRC或ECC時，跳過步驟S43至步驟S45中的處理。此外，在這一階段，如上所述，節能控制電路76將表示不需要CRC或ECC的控制信號輸出至時鐘控制電路82。另外，當從節能控制電路76中輸出的是表示不需要CRC或ECC的控制信號時，時鐘控制電路82控制並促使使能端62-3和使能端62-4不向CRC電路71和ECC電路72供給控制時鐘。
[0107]通過如上操作，執行了在CRC電路71和ECC電路72已經停止的時候的時鐘供給控制處理。
[0108]順便提及地，本說明書中的上述一系列處理不僅包括以所說明的順序按照時間順序予以執行的處理，也包括不一定按照時間順序予以執行而是並行地或獨立地予以執行的處理。
[0109]而且，本發明的實施例不局限於上述各實施例，且在不背離本發明的精神和範圍的前提下可做出多種修改。
[0110]此外，本發明也可按如下方式得以實施。
[0111](I)傳感器，其包括:
[0112]接口模塊，它將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置，
[0113]其中，所述接口模塊包括:
[0114]糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息；
[0115]數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及
[0116]運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
[0117](2)根據(I)中的傳感器，其中，所述運行控制單元通過控制向所述糾錯信息生成單元的時鐘供給，來控制所述糾錯信息生成單元的運行。
[0118](3)根據(I)或(2)中的傳感器，其還包括:
[0119]糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要，
[0120]其中，在所述糾錯信息生成單元運行的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元的運行停止。
[0121](4)根據⑴至(3)任一者中的傳感器，其還包括:
[0122]糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要，
[0123]其中，在所述糾錯信息生成單元停止的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元開始運行。
[0124](5)根據(I)至(4)任一者中的傳感器，其中，所述數據生成判定單元判定是否正在生成包，所述包存儲著與按照所述數據格式而被傳輸的且為預定單位量的所述傳感信號對應的數據。
[0125](6)傳感器的傳感方法，該傳感器包括:
[0126]接口模塊，它將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置，
[0127]所述接口模塊包括:
[0128]糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息；
[0129]數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及
[0130]運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行，
[0131]所述傳感方法包括以下步驟:
[0132]在所述數據生成判定單元中，判定是否正在生成將要嵌入至所述數據格式中的所述預定數據；以及
[0133]在所述運行控制單元中，根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
[0134]附圖標記列表
[0135]10 CMOS圖像傳感器
[0136]21 PLL/PHY 模塊
[0137]22 傳感器數字模塊
[0138]23 像素模塊
[0139]31 PLL 單元
[0140]32 PHY模擬單元
[0141]34 PHY邏輯單元
[0142]35 傳感器控制單元
[0143]62-1 至 62-4 使能端
[0144]71 CRC 電路
[0145]72 ECC 電路
[0146]73 節能控制電路
[0147]81 三線串行通信電路[0148]82時鐘控制電路
【權利要求】
1.傳感器，其包括: 接口模塊，它將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置， 其中，所述接口模塊包括: 糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息； 數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及 運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
2.根據權利要求1所述的傳感器，其中，所述運行控制單元通過控制向所述糾錯信息生成單元的時鐘供給，來控制所述糾錯信息生成單元的運行。
3.根據權利要求1所述的傳感器，其還包括: 糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要， 其中，在所述糾錯信息生成單元運行的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元的運行停止。
4.根據權利要求1所述的傳感器，其還包括: 糾錯信息必要性判定單元，它判定在所述數據格式中所述糾錯信息是否必要， 其中，在所述糾錯信息生成單元停止的同時所述糾錯信息必要性判定單元判定所述糾錯信息為必要的情況下，且當所述數據生成判定單元判定未正在生成將要嵌入至所述數據格式中的所述預定數據時，所述運行控制單元使所述糾錯信息生成單元開始運行。
5.根據權利要求1所述的傳感器，其中，所述數據生成判定單元判定是否正在生成包，所述包存儲著與按照所述數據格式而被傳輸的且為預定單位量的所述傳感信號對應的數據。
6.傳感器的傳感方法，所述傳感器包括: 接口模塊，它將傳感模塊所輸出的傳感信號轉換成預先定義的預定數據格式以輸出至其他裝置， 所述接口模塊包括: 糾錯信息生成單元，它生成被用來糾正所述數據格式中的錯誤的糾錯信息； 數據生成判定單元，它判定是否正在生成將要嵌入至所述數據格式中的預定數據；以及 運行控制單元，它根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行， 所述傳感方法包括以下步驟: 在所述數據生成判定單元中，判定是否正在生成將要嵌入至所述數據格式中的所述預定數據；以及 在所述運行控制單元中，根據是否正在生成將要嵌入至所述數據格式中的所述預定數據的判定結果，來控制所述糾錯信息生成單元的運行。
【文檔編號】H04L1/00GK103975548SQ201280057786
【公開日】2014年8月6日 申請日期:2012年12月4日 優先權日:2011年12月14日
【發明者】熊谷央一 申請人:索尼公司