利用有機材質形成金屬矽化物保護電路的方法
2023-06-12 10:22:01
專利名稱：利用有機材質形成金屬矽化物保護電路的方法
技術領域：
本發明有關一種金屬矽化物的製造方法，特別是有關一種形成金屬矽化物保護電路的製程。
背景技術：
隨著集成電路的密度不斷地擴大，為使晶片(chip)面積保持一樣，甚至縮小，以持續降低電路的單位成本，唯一的辦法，就是不斷地縮小電路設計規格(design rule)，以符合高科技產業未來發展的趨勢。隨著半導體技術的發展，集成電路的元件的尺寸已經縮減到深次微米的範圍。當半導體連續縮減到深次微米的範圍時，產生了一些在製程微縮上的問題。
如圖1A至圖1D所示，顯示一習現有的金屬矽化物保護電路的製程剖面圖，首先提供一半導體底材100，其上具有一存儲陣列(array)110的閘極元件115與一周邊電路區(periphery)120的閘極元件125。然後，在周邊電路區120的閘極元件125與存儲陣列110的閘極元件115上，同時形成一阻障層130。接著，蝕刻阻障層130直到曝露存儲陣列110的閘極元件115與周邊電路區120的閘極元件125的表面為止，其中，周邊電路區120的閘極元件125間必須形成一開口140。之後，進行一金屬矽化物製程，以分別形成一金屬矽化物層150於存儲陣列110的閘極元件115、周邊電路區120的閘極元件125與開口140的表面上。最後，去除阻障層130。
集成電路的進展已經牽涉到元件幾何學的規格縮小化。在深次微米的半導體技術中，為了降低阻值必須於閘極或接合面上形成一金屬矽化物。由於一般的電路規格設計(design rule)常包括了存儲陣列與周邊電路區。因此，在傳統的金屬矽化物的保護電路的製程中，存儲陣列110的閘極115上必須形成一金屬矽化物150以降低字元線的阻值，且周邊電路區120的閘極125與通道140上也必須形成一金屬矽化物150。
此外，若是在存儲陣列110的閘極115間的通道上形成金屬矽化物150將會產生隱藏擴散對隱藏擴散的效應(buried diffusion to buried diffusion)(BD-to-BD)進而降低元件的再現性。因此，為了防止隱藏擴散對隱藏擴散的效應(BD-to-BD)，在存儲陣列110的閘極115間的通道必須覆蓋阻障層130以避免漏電流的發生。但是舊有的製程卻難以在深次微米以下進行，尤其是當存儲陣列110的閘極115間的通道長度縮減時，阻障層130更是難以形成於閘極115間的通道上。
此外，在傳統的製程中，當蝕刻阻障層130時會曝露存儲陣列110的閘極115間的通道的開口。因此，必須能夠增加存儲陣列110的阻障層130厚度，同時降低周邊電路區120的阻障層130厚度，然而此種製程複雜且難以控制。另一方面，若是直接增加阻障層130的厚度，對於無機材質而言，不但形成不易，更是難以移除，此將增加極大的製程成本。
鑑於上述的種種原因，我們更需要一種新的金屬矽化物的形成方法，以便於提升後續製程的生產率與優良率。
發明內容
本發明的目的在於提供一種金屬矽化物的保護電路的形成方法，藉助有機材質的形成可同時形成金屬矽化物於存儲陣列與周邊電路的閘極以及周邊電路的通道上，且可防止存儲陣列的通道形成金屬矽化物而造成隱藏擴散對隱藏擴散的效應(BD-to-BD)，同時維持周邊電路的間隙線寬，而不會造成元件特性的飄移，對有機化合物而言，其具有易形成、易去除等優點，從而降低傳統製程的複雜度及其成本。
為實現上述目的，根據本發明一方面的形成金屬矽化物保護電路的方法，其特點是，至少包括下列步驟提供一具有一存儲陣列與一周邊電路區的半導體底材；形成一介電層於所述存儲陣列與所述周邊電路區的元件以及所述半導體底材上；採用一種有機材質進行一塗布製程以形成一有機層於所述介電層上；進行一回蝕刻製程，以移除一部份所述有機層與所述介電層直到曝露所述存儲陣列與所述周邊電路區的元件的表面為止；進行一灰化製程以完全移除所述有機層；形成一光阻層於所述存儲陣列的元件上；藉助所述光阻層與所述周邊電路區的元件當成蝕刻罩幕進行一蝕刻製程，以蝕刻所述周邊電路區的所述介電層直到曝露所述周邊電路區的所述半導體底材的表面為止；移除所述光阻層；與進行一金屬矽化物製程以分別形成一金屬矽化物層於所述存儲陣列與所述周邊電路區的元件上，以及所述周邊電路區的所述半導體底材中，以便於形成所述金屬矽化物保護電路。
為實現上述目的，根據本發明另一方面的形成金屬矽化物保護電路的方法，其特點是，至少包括下列步驟提供一半導體底材；形成一存儲陣列與一周邊電路區於所述半導體底材上，其中所述存儲陣列具有以一第一預定距離相間隔的數個第一閘極與所述周邊電路區具有以一第二預定距離相間隔的數個第二閘極；形成一阻障層於所述數個第一閘極與所述數個第二閘極以及位於所述第一預定距離與所述第二預定距離的所述半導體底材上；採用一有機材質進行一沉積製程以形成一有機層於所述阻障層上；進行一化學機械研磨製程，以移除所述有機層與所述阻障層直到曝露所述數個第一閘極與所述數個第二閘極的表面為止，其中所述第一預定距離與所述第二預定距離中仍殘留一部分有機層；進行一灰化製程以移除所述部分有機層；形成一光阻層於所述存儲陣列的所述數個第一閘極與所述第一預定距離上；藉助所述光阻層與所述周邊電路區的所述數個第二閘極當成蝕刻罩幕進行一幹蝕刻製程，以蝕刻所述周邊電路區的所述阻障層直到曝露位於所述數個第二閘極間的所述第二預定距離的所述半導體底材表面為止；移除所述光阻層；與進行一金屬矽化物製程以分別形成一金屬矽化物層於所述數個第一閘極與所述數個第二閘極上，以及位於所述數個第二閘極間的所述第二預定距離的所述半導體底材中，以便於形成所述金屬矽化物保護電路。
本發明通過有機材質的形成，以便於能夠同時形成金屬矽化物於存儲陣列與周邊電路的閘極以及周邊電路的通道上，由此避免形成金屬矽化物於存儲陣列的通道上。因此，本方法能適用於半導體元件的深次微米的技術中。此外，本發明除了能通過有機層的形成防止存儲陣列的通道形成金屬矽化物而造成隱藏擴散對隱藏擴散的效應(BD-to-BD)，本發明還可以維持周邊電路的間隙線寬，也不會造成元件特性的飄移。另一方面，對有機化合物而言，更具有易形成、易去除等優點。因此，本發明能降低製程複雜度及其成本。所以，本發明的方法能夠符合經濟上的效益。為更清楚理解本發明的目的、特點和優點，下面將結合附圖對本發明的較佳實施例進行詳細說明。
圖1A至圖1D為傳統金屬矽化物保護電路的製程的結構剖面圖；與圖2A至圖2F為根據本發明的一較佳實施例中，利用有機層的形成以製造金屬矽化物保護電路的製程的結構剖面圖。
具體實施例方式
為了能徹底地了解本發明，將在下列較佳實施例的描述中提出詳盡的步驟。顯然地，本發明的施行並未限定於半導體元件領域的技術人員所熟習的特殊細節。另一方面，眾所周知的製程步驟並未描述於細節中，以避免造成本發明不必要的限制。然而除了這些詳細描述外，本發明還可以有種種的等效變化和等效替換。
參考圖2A所示，在本發明的第一實施例中，首先提供半導體底材200，其上具有一存儲陣列210與一周邊電路區220，其中，周邊電路區220的半導體底材200上至少包括數個分別以一預定距離240區隔的閘極元件225，且存儲陣列210至少包括數個分別以一預定距離230區隔的閘極元件215。然後，在周邊電路區220與存儲陣列210的數個閘極元件215與225以及位於預定距離230與240的半導體底材200上，形成一阻障層250，其中上述的阻障層250至少包括一介電層。
參考圖2B所示，在本實施例中，形成一有機層260A於阻障層250上，其中，有機層260A的形成方法至少包括一沉積製程或一塗布製程，且有機層260A的材質至少包括碳氫化合物。之後，移除有機層260A與阻障層250直到曝露存儲陣列210的閘極元件215與周邊電路區220的閘極元件225的表面為止，同時位於預定距離230與240的位置上仍殘留有機層260B，其中，有機層260A與阻障層250的移除方法至少包括一回蝕刻製程或一化學機械研磨法，如圖2C所示。
參考圖2D所示，在本實施例中，去除殘留有機層260B，其中，殘留有機層260B的去除方法至少包括一灰化製程。隨後，形成一光阻層270且覆蓋於存儲陣列210上。接著，藉助光阻層270與周邊電路區220的數個閘極元件225當成蝕刻罩幕，進行一蝕刻製程以蝕刻周邊電路區220的阻障層250直到曝露預定距離240上的半導體底材的表面為止，其中上述的蝕刻製程至少包括一幹蝕刻製程，如圖2E所示。
參考圖2F所示，在本實施例中，移除光阻層270之後，進行一金屬矽化物製程以分別形成一金屬矽化物層280於存儲陣列210的數個閘極215與周邊電路區220的數個閘極225上，以及位於周邊電路區220的預定距離240的半導體底材200中，且可防止金屬矽化物層280形成於存儲陣列210的預定距離230的半導體底材200中。
當然，本發明可能用在金屬矽化物保護電路的製程上，也可能用在任何半導體的金屬矽化物的製造上。而且，本發明藉由有機層的形成以防止隱藏擴散對隱藏擴散的效應，迄今仍未發展用在關於金屬矽化物保護電路的製程方面。對深次微米的製程而言，本方法為一較佳可行的金屬矽化物保護電路的製程。
顯然地，依照上面實施例中的描述，本發明可能有許多的修正與差異。因此需要在其附加的權利要求項的範圍內加以理解，除了上述詳細的描述外，本發明還可以廣泛地在其他的實施例中施行。
上述僅為本發明的較佳實施例而已，並非用以限定本發明；凡其它未脫離本發明所揭示的精神下所完成的等效改變或修飾，均應包括在本發明申請的專利保護範圍內。
權利要求
1.一種形成金屬矽化物保護電路的方法，其特徵在於，至少包括下列步驟提供一具有一存儲陣列與一周邊電路區的半導體底材；形成一介電層於所述存儲陣列與所述周邊電路區的元件以及所述半導體底材上；採用一種有機材質進行一塗布製程以形成一有機層於所述介電層上；進行一回蝕刻製程，以移除一部份所述有機層與所述介電層直到曝露所述存儲陣列與所述周邊電路區的元件的表面為止；進行一灰化製程以完全移除所述有機層；形成一光阻層於所述存儲陣列的元件上；藉助所述光阻層與所述周邊電路區的元件當成蝕刻罩幕進行一蝕刻製程，以蝕刻所述周邊電路區的所述介電層直到曝露所述周邊電路區的所述半導體底材的表面為止；移除所述光阻層；與進行一金屬矽化物製程以分別形成一金屬矽化物層於所述存儲陣列與所述周邊電路區的元件上，以及所述周邊電路區的所述半導體底材中，以便於形成所述金屬矽化物保護電路。
2.如權利要求1所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的有機層的形成方法至少包括一沉積製程。
3.如權利要求1所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的有機材質至少包括碳氫化合物。
4.如權利要求1所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的有機層與所述介電層的移除方法至少包括一化學機械研磨製程。
5.如權利要求1所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的蝕刻製程至少包括一幹蝕刻製程。
6.一種形成金屬矽化物保護電路的方法，其特徵在於，至少包括下列步驟提供一半導體底材；形成一存儲陣列與一周邊電路區於所述半導體底材上，其中所述存儲陣列具有以一第一預定距離相間隔的數個第一閘極與所述周邊電路區具有以一第二預定距離相間隔的數個第二閘極；形成一阻障層於所述數個第一閘極與所述數個第二閘極以及位於所述第一預定距離與所述第二預定距離的所述半導體底材上；採用一有機材質進行一沉積製程以形成一有機層於所述阻障層上；進行一化學機械研磨製程，以移除所述有機層與所述阻障層直到曝露所述數個第一閘極與所述數個第二閘極的表面為止，其中所述第一預定距離與所述第二預定距離中仍殘留一部分有機層；進行一灰化製程以移除所述部分有機層；形成一光阻層於所述存儲陣列的所述數個第一閘極與所述第一預定距離上；藉助所述光阻層與所述周邊電路區的所述數個第二閘極當成蝕刻罩幕進行一幹蝕刻製程，以蝕刻所述周邊電路區的所述阻障層直到曝露位於所述數個第二閘極間的所述第二預定距離的所述半導體底材表面為止；移除所述光阻層；與進行一金屬矽化物製程以分別形成一金屬矽化物層於所述數個第一閘極與所述數個第二閘極上，以及位於所述數個第二閘極間的所述第二預定距離的所述半導體底材中，以便於形成所述金屬矽化物保護電路。
7.如權利要求6所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的有機層的形成方法至少包括一塗布製程。
8.如權利要求6所述的形成金屬矽化物保護電路的方法，其特徵在於，所述的有機層與所述阻障層的移除方法至少包括一回蝕刻製程。
全文摘要
本發明揭示一種利用有機材質形成金屬矽化物保護電路的方法，所述方法包括首先在周邊電路區的閘極元件與存儲陣列的閘極元件上同時形成一阻障層；接著，形成一有機層於前述結構上；移除有機層與阻障層直到曝露存儲陣列的閘極元件與周邊電路區的閘極元件的表面為止；隨後，通過灰化製程去除剩餘的有機層；形成一光阻層於存儲陣列上；接著，蝕刻阻障層直到曝露底材表面為止；以及在移除光阻層之後，進行一金屬矽化物製程。
文檔編號H01L21/31GK1400645SQ0112507
公開日2003年3月5日 申請日期2001年8月6日 優先權日2001年8月6日
發明者蔡信宜 申請人:旺宏電子股份有限公司