一種晶片管腳復用電路的製作方法
2023-06-01 08:33:01 2
專利名稱：一種晶片管腳復用電路的製作方法
技術領域：
本發明涉及集成電路領域，具體涉及一種晶片管腳復用電路。
背景技術：
隨著集成電路(即晶片)的功能越來越多且越來越複雜，晶片的管腳數量也需要相應的增加，而晶片管腳的數量直接影響到晶片的封裝成本。因此，將一個晶片管腳進行功能復用，成為了電路設計的首要任務。例如，授權公告號為CN1324706C的發明專利，其公開了一種多功能管腳電路，但是其電路設計複雜，起不到降低成本的作用。
發明內容
本發明的目的在於提出一種晶片管腳復用電路，其能解決現有的晶片管腳復用電路不能降低電路設計成本的問題。為了達到上述目的，本發明所採用的技術方案如下一種晶片管腳復用電路，其包括一晶片的某一管腳；一比較基準電壓產生電路，其包括一直流電源Vdd以及一與直流電源Vdd並聯連接的串聯支路，所述串聯支路由多個阻值相等的電阻R串聯構成；一上拉電阻，其一端與直流電源Vdd連接，另一端與管腳連接；一第一電壓比較器，其第一輸入端連接在所述串聯支路的兩電阻R之間以獲取第一基準電壓，其第二輸入端與管腳連接，其用於將第一基準電壓與管腳的輸入電壓進行比對後，輸出第一電平信號至所述晶片的內部電路；一第二電壓比較器，其第一輸入端連接在所述串聯支路的另外兩電阻R之間以獲取第二基準電壓，其第二輸入端與管腳連接，其用於將第二基準電壓與管腳的輸入電壓進行比對後，輸出第二電平信號至所述晶片的內部電路；一片外配置電路，用於在接收到邏輯電平後，改變所述管腳的輸入電壓。優選的，第一基準電壓大於第二基準電壓。進一步優選的，所述串聯支路由六個阻值相等的電阻R串聯構成，第一基準電壓為直流電源Vdd的六分之五，第二基準電壓為直流電源Vdd的二分之一。其中一種片外配置電路的結構所述片外配置電路包括第一電平輸入電路和第二電平輸入電路，所述第一電平輸入電路包括一電阻Rl，電阻Rl的一端為第一邏輯電平接收端，另一端與管腳連接；所述第二電平輸入電路包括一電阻R2，電阻R2的一端為第二邏輯電平接收端，另一端與管腳連接；其中，電阻Rl的阻值小於上拉電阻的阻值的二分之一，電阻R2的阻值為電阻Rl的阻值的兩倍。其中一種片外配置電路的結構所述片外配置電路包括一電平輸入電路，所述電平輸入電路包括一電阻R1，電阻Rl的一端為邏輯電平接收端，另一端與管腳連接；其中，電阻Rl的阻值小於上拉電阻的阻值。
其中一種片外配置電路的結構所述片外配置電路包括一電平輸入電路，所述電平輸入電路包括一電阻R2，電阻R2的一端為邏輯電平接收端，另一端與管腳連接；其中，電阻R2的阻值大於上拉電阻的阻值且小於上拉電阻的阻值的五倍。優選的，第一電壓比較器的第一輸入端為反相端，第一電壓比較器的第二輸入端為同相端；第二電壓比較器的第一輸入端為反相端，第二電壓比較器的第二輸入端為同相端。優選的，不額外增加電源部件，直流電源Vdd為第一電壓比較器、第二電壓比較器提供工作電壓。本發明具有如下有益效果電路設計簡單，僅採用多個電阻與兩個電壓比較器，就能實現只使用一個晶片管腳就能實現晶片原來兩個管腳的功能的目的，而且，採用電阻分壓的方法產生比較基準電壓，使晶片管腳復用電路能夠在較大輸入電壓範圍內、各種工藝角和較寬溫度範圍內正常工作，並只消耗很小的電流。
圖1與圖2的結合為本發明實施例一的晶片管腳復用電路的結構示意圖；圖2為本發明實施例一的片外配置電路的結構示意圖；圖3為本發明實施例一的第一狀態的片外配置電路、管腳、上拉電阻三者連接的等效電路；圖4為本發明實施例一的第二狀態的片外配置電路、管腳、上拉電阻三者連接的等效電路；圖5為本發明實施例一的第三狀態的片外配置電路、管腳、上拉電阻三者連接的等效電路；圖6與圖2的結合為本發明實施例二的晶片管腳復用電路的結構示意圖；圖7為本發明實施例二的第一狀態的片外配置電路、管腳、上拉電阻三者連接的等效電路；圖8與圖2的結合為本發明實施例三的晶片管腳復用電路的結構示意圖；圖9為本發明實施例三的第一狀態的片外配置電路、管腳、上拉電阻三者連接的等效電路。
具體實施例方式下面，結合附圖以及具體實施方式
，對本發明做進一步描述。實施例一如圖1和圖2所示，一種晶片管腳復用電路，其包括一晶片的某一管腳PWR_AB ；一比較基準電壓產生電路，其包括一直流電源Vdd以及一與直流電源Vdd並聯連接的串聯支路，所述串聯支路由六個阻值相等的電阻R串聯構成，所述六個電阻R分別為電阻R10、電阻R20、電阻R30、電阻R40、電阻R50以及電阻R60，直流電源Vdd的正極端與電阻RlO連接，直流電源Vdd的負極端與電阻R60連接；實際上，其利用電阻分壓方法來產生第一基準電壓Ul及第二基準電壓U2 ；一上拉電阻Rp，其一端與直流電源Vdd連接，另一端與管腳PWR_AB連接；一第一電壓比較器Al，其反相端連接在所述串聯支路的電阻RlO與電阻R20之間
以獲取第一基準電壓U1，即第一基準電壓UI為直流電源Vdd的六分之五卿Ul=^Vdd),其
O
同相端與管腳PWR_AB連接，其用於將第一基準電壓Ul與管腳PWR_AB的輸入電壓UO進行比對後，輸出第一電平信號AB至所述晶片的內部電路；一第二電壓比較器A2，其同相端連接在所述串聯支路的電阻R30與電阻R40之間
以獲取第二基準電壓U2,即第二基準電壓U2為直流電源Vdd的二分之一(g卩U2=| Vdd),其
2
同相端與管腳PWR_AB連接，其用於將第二基準電壓U2與管腳PWR_AB的輸入電壓UO進行比對後，輸出第二電平信號PWR至所述晶片的內部電路；一片外配置電路，用於在接收到邏輯電平後，改變所述管腳PWR_AB的輸入電壓W。所示邏輯電平包括邏輯高電平和邏輯低電平。
若比較基準電壓產生電路、上拉電阻Rp、第一電壓比較器Al以及第二電壓比較器A2均集成在晶片內時，所述晶片的內部電路即為圖1中的晶片內部的其它電路。也就是說，比較基準電壓產生電路、上拉電阻Rp、第一電壓比較器Al以及第二電壓比較器A2可以設計在晶片外部，也可以集成在晶片內部。如圖2所示，所述片外配置電路包括第一電平輸入電路和第二電平輸入電路，所述第一電平輸入電路包括一電阻R1，電阻Rl的一端為第一邏輯電平接收端(即0N/0FF端)，另一端與管腳PWR_AB連接；所述第二電平輸入電路包括一電阻R2，電阻R2的一端為第二邏輯電平接收端(即A/Β端)，另一端與管腳PWR_AB連接。 本實施例的直流電源Vdd還為第一電壓比較器Al、第二電壓比較器A2提供工作電壓。此外，第一電壓比較器Al、第二電壓比較器A2的工作電壓也可以由其他外部電源提供。本實施例中，第一電平信號AB用於控制晶片工作在A工作模式或B工作模式，第二電平信號PWR用於控制晶片的開啟或關閉。例如，第一電平信號AB為邏輯高電平(SPAB=I),晶片工作在A工作模式，第一電平信號AB為邏輯低電平(即ΑΒ=0)，晶片工作在B工作模式；第二電平信號PWR為邏輯高電平(即PWR=I),晶片開啟，第二電平信號PWR為邏輯低電平(即PWR=O),晶片關閉。要實現上述功能，則應有如下邏輯當管腳PWR_AB的輸入電壓UO小於第二基準電壓U2時(即訓V (W)，所述第一
電平信號PWR為邏輯低電平(即AB=O),所述第二電平信號AB為邏輯低電平(B卩PWR=O),晶片關閉且工作在A工作模式；當管腳PWR_AB的輸入電壓UO大於第二基準電壓U2且小於第一基準電壓Ul時(即I Vdd < IJO < *Vdd)，所述第一電平信號AB為邏輯低電平(即AB=O)，所述第二電平信號PWR為邏輯高電平(即PffR=I),晶片開啟且工作在A工作模式；當管腳PWR_AB的輸入電壓
UO大於第一基準電壓Ul時(即_ fvdd)，所述第一電平信號AB為邏輯高電平(即AB=1)，
Iju >6所述第二電平信號PWR為邏輯高電平(即PWR=I),晶片開啟且工作在B工作模式。為了要實現上述邏輯，由下述方法來確定電阻R1、電阻R2與電阻Rp之間的關係。首先，設定電阻R2的阻值為電阻Rl的阻值的兩倍(即R2=2*R1)。當第一邏輯電平接收端為邏輯低電平(即0N/0FF端=0)，第二邏輯電平接收端為邏輯低電平(即A/Β端=0)，簡化電路如圖3所示。此時，要求晶片關閉(即PWR=O),即需要
UO <Vddi根據電阻分壓原理有
權利要求
1.一種晶片管腳復用電路，其特徵在於，包括 一晶片的某一管腳； 一比較基準電壓產生電路，其包括一直流電源Vdd以及一與直流電源Vdd並聯連接的串聯支路，所述串聯支路由多個阻值相等的電阻R串聯構成； 一上拉電阻，其一端與直流電源Vdd連接，另一端與管腳連接； 一第一電壓比較器，其第一輸入端連接在所述串聯支路的兩電阻R之間以獲取第一基準電壓，其第二輸入端與管腳連接，其用於將第一基準電壓與管腳的輸入電壓進行比對後，輸出第一電平信號至所述晶片的內部電路； 一第二電壓比較器，其第一輸入端連接在所述串聯支路的另外兩電阻R之間以獲取第二基準電壓，其第二輸入端與管腳連接，其用於將第二基準電壓與管腳的輸入電壓進行比對後，輸出第二電平信號至所述晶片的內部電路； 一片外配置電路，用於在接收到邏輯電平後，改變所述管腳的輸入電壓。
2.如權利要求1所述的晶片管腳復用電路，其特徵在於，第一基準電壓大於第二基準電壓。
3.如權利要求2所述的晶片管腳復用電路，其特徵在於，所述串聯支路由六個阻值相等的電阻R串聯構成，第一基準電壓為直流電源Vdd的六分之五，第二基準電壓為直流電源Vdd的二分之一。
4.如權利要求3所述的晶片管腳復用電路，其特徵在於，所述片外配置電路包括第一電平輸入電路和第二電平輸入電路，所述第一電平輸入電路包括一電阻Rl，電阻Rl的一端為第一邏輯電平接收端，另一端與管腳連接；所述第二電平輸入電路包括一電阻R2，電阻R2的一端為第二邏輯電平接收端，另一端與管腳連接；其中，電阻Rl的阻值小於上拉電阻的阻值的二分之一，電阻R2的阻值為電阻Rl的阻值的兩倍。
5.如權利要求3所述的晶片管腳復用電路，其特徵在於，所述片外配置電路包括一電平輸入電路，所述電平輸入電路包括一電阻R1，電阻Rl的一端為邏輯電平接收端，另一端與管腳連接；其中，電阻Rl的阻值小於上拉電阻的阻值。
6.如權利要求3所述的晶片管腳復用電路，其特徵在於，所述片外配置電路包括一電平輸入電路，所述電平輸入電路包括一電阻R2，電阻R2的一端為邏輯電平接收端，另一端與管腳連接；其中，電阻R2的阻值大於上拉電阻的阻值且小於上拉電阻的阻值的五倍。
7.如權利要求1-6任一項所述的晶片管腳復用電路，其特徵在於，第一電壓比較器的第一輸入端為反相端，第一電壓比較器的第二輸入端為同相端；第二電壓比較器的第一輸入端為反相端，第二電壓比較器的第二輸入端為同相端。
8.如權利要求1-6任一項所述的晶片管腳復用電路，其特徵在於，直流電源Vdd為第一電壓比較器、第二電壓比較器提供工作電壓。
全文摘要
本發明涉及一種晶片管腳復用電路，其包括一晶片的某一管腳；一比較基準電壓產生電路，用於利用電阻分壓方法來產生第一基準電壓及第二基準電壓；一上拉電阻；一第一電壓比較器，用於將第一基準電壓與管腳的輸入電壓進行比對後，輸出第一電平信號至所述晶片的內部電路；一第二電壓比較器，用於將第二基準電壓與管腳的輸入電壓進行比對後，輸出第二電平信號至所述晶片的內部電路；以及一片外配置電路，用於在接收到邏輯電平後，改變所述管腳的輸入電壓。本發明只使用一個晶片管腳就能實現晶片原來兩個管腳的功能；採用電阻分壓的方法產生比較基準電壓，使晶片管腳復用電路能夠在較大輸入電壓範圍內正常工作，並只消耗很小的電流。
文檔編號H03K19/003GK103051322SQ201210516059
公開日2013年4月17日 申請日期2012年12月3日 優先權日2012年12月3日
發明者符卓劍, 劉渭, 陳紅林, 石磊, 張麗娟, 王明照, 王祥煒, 胡思靜, 張弓, 楊寒冰, 李正平 申請人:廣州潤芯信息技術有限公司