圖案的形成方法
2023-06-01 10:25:26 3
圖案的形成方法
【專利摘要】一種圖案的形成方法，包括：提供待刻蝕層，待刻蝕層分為第一區和第二區；在待刻蝕層上形成位於第一區的第一犧牲線、位於第二區的第二犧牲線，在第一犧牲線和第二犧牲線上形成硬掩模層；在第一犧牲線和第一犧牲線上的硬掩模層側壁、第二犧牲線和第二犧牲線上的硬掩模層側壁形成側牆；刻蝕去除第一犧牲線上的硬掩模層和第一犧牲線；在刻蝕去除第一犧牲線上的硬掩模層和第一犧牲線後，以側牆、第二犧牲線上的硬掩模層、第二犧牲線為掩模刻蝕待刻蝕層，位於第一區的側牆下的剩餘待刻蝕層作為第一線，位於第二區的側牆下和側牆之間的剩餘待刻蝕層作為第二線。本發明的具有較小線寬的第一線和具有較大線寬的第二線均具有較精細的形貌。
【專利說明】圖案的形成方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，特別涉及一種圖案的形成方法。
【背景技術】
[0002]在現有技術中，隨機存儲器(Random Access Memory, RAM),通常包括位於襯底上的核心存儲電路和位於核心存儲電路周圍的外圍電路(Peripheral Circuit)。以分離柵極式快閃記憶體為例，所述核心存儲電路包括一些具有較小特徵尺寸的電晶體，而外圍電路主要包括具有一些較大特徵尺寸的高壓及中低壓電路的電晶體，如果是嵌入式，還會有相應的低壓邏輯電路。
[0003]對於形成具有較大特徵尺寸的半導體器件的圖案，如外圍電路圖案，可以使用傳統的光刻膠工藝。而對於形成某些具有較小特徵尺寸的半導體器件的精細圖案，如核心存儲電路圖案，現有技術提出一種自對準雙重圖形化(Self-Aligned Double Patterning,SADP )工藝。
[0004]具體地，在現有技術中，形成分離柵極快閃記憶體的圖案的方法包括:
[0005]參照圖1，在待刻蝕層10上形成犧牲材料層11，在犧牲材料層11上形成硬掩模材料層12，在硬掩模材料層12上形成圖形化的光刻膠層13，圖1中的虛線表示待形成的第一線.-^4 ，
[0006]參照圖2，使用SADP工藝，在待刻蝕層10中形成相互間隔排列的多個第一線14，第一線14與圖1中的虛線對應；
[0007]參照圖3，在待刻蝕層10上形成圖形化的光刻膠層16，圖形化的光刻膠層16定義第二線的位置；
[0008]參照圖4，以圖形化的光刻膠層為掩模，刻蝕待刻蝕層10形成第二線15，第二線15與多個第一線14相間排列；去除圖形化的光刻膠層。若分離柵極快閃式存儲器器的核心存儲電路中電晶體為平面CMOS電晶體，則多個相間排列的第一線14定義電晶體的柵極圖案；若電晶體為鰭式場效應電晶體，則第一線14定義鰭部圖案。同理地，第二線15定義外圍電路的電晶體柵極或鰭部。
[0009]其中，待刻蝕層10可以是柵極材料層或襯底。待刻蝕層10可以是單層結構或疊層結構，具體可根據待形成的半導體器件作出選擇。
[0010]第二線15具有較大特徵尺寸，第二線15是使用光刻、刻蝕工藝形成，不能使用SADP工藝形成。在去除光刻膠過程可能會對第一線14和第二線15的形貌、邊緣造成損傷，造成第一線14和第二線15的圖案不夠精細。
【發明內容】
[0011]本發明解決的問題是，在現有技術中，形成具有較大特徵尺寸的第二線的過程中，去除光刻膠過程可能會對具有較小特徵尺寸的第一線和具有較大特徵尺寸的第二線的形貌、邊緣造成損傷，造成第一線和第二線的圖案不夠精細。
[0012]為解決上述問題，本發明提供一種圖案的形成方法，該圖案的形成方法包括:
[0013]提供待刻蝕層，所述待刻蝕層分為第一區和第二區；
[0014]在所述待刻蝕層上形成位於第一區的第一犧牲線、位於第二區的第二犧牲線，在所述第一犧牲線和第二犧牲線上形成有硬掩模層；
[0015]在所述第一犧牲線和第一犧牲線上的硬掩模層側壁、所述第二犧牲線和第二犧牲線上的硬掩模層側壁形成側牆；
[0016]刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線；
[0017]在刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線後，以所述側牆、第二犧牲線上的硬掩模層、第二犧牲線為掩模刻蝕所述待刻蝕層，位於所述第一區的側牆下的剩餘待刻蝕層作為第一線，位於所述第二區的側牆下和側牆之間的剩餘待刻蝕層作為第二線。
[0018]可選地，刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線的方法包括:
[0019]在所述待刻蝕層上形成填充材料層，所述待刻蝕層上的填充材料層上表面高於硬掩模層上表面，或所述待刻蝕層上的填充材料層上表面與硬掩模層上表面持平；
[0020]在所述填充材料層上形成圖形化的光刻膠層，所述圖形化的光刻膠層定義第一區的位置；
[0021]以所述圖形化的光刻膠層為掩模，進行第一刻蝕，刻蝕所述填充材料層、刻蝕去除第一犧牲線上的硬掩模層；進行第二刻蝕，刻蝕去除第一犧牲線；
[0022]去除圖形化的光刻膠層和剩餘的填充材料層。
[0023]可選地，刻蝕所述填充材料層、刻蝕去除第一犧牲線上的硬掩模層的方法為幹法刻蝕。
[0024]可選地，刻蝕去除所述第一犧牲線的方法為幹法刻蝕或溼法刻蝕。
[0025]可選地，在刻蝕去除第一犧牲線上的硬掩模層時，還刻蝕去除第一區中高出所述第一犧牲線的側牆部分。
[0026]可選地，所述填充材料層為底部抗反射層。
[0027]可選地，去除圖形化的光刻膠層、剩餘的填充材料層的方法包括:
[0028]使用灰化工藝去除圖形化的光刻膠層和剩餘的填充材料層；
[0029]使用溼法刻蝕去除在灰化工藝中產生的聚合物。
[0030]可選地，所述第一犧牲線、第二犧牲線的材料為多晶矽或無定形碳。
[0031]可選地，形成所述第一犧牲線、第二犧牲線和硬掩模層的方法包括:
[0032]在所述待刻蝕層上沉積犧牲材料層，在所述犧牲材料層上形成硬掩模材料層；
[0033]在所述硬掩模材料層上形成圖形化的光刻膠層，圖形化的光刻膠層定義第一犧牲線和第二犧牲線的位置；
[0034]以所述圖形化的光刻膠層為掩模，刻蝕硬掩模材料層形成硬掩模層，刻蝕犧牲材料層形成第一犧牲線、第二犧牲線；
[0035]去除圖形化的光刻膠層。
[0036]可選地，所述硬掩模層的材料為氮化矽、氧化矽、氮氧化矽或底部抗反射材料。
[0037]可選地，所述側牆的材料為氮化矽或氧化矽。
[0038]可選地，形成所述側牆的方法包括:
[0039]在所述待刻蝕層上形成側牆材料層，所述側牆材料層覆蓋硬掩模層、第一犧牲線和第二犧牲線；
[0040]回刻蝕所述側牆材料層，在所述第一犧牲線和第一犧牲線上的硬掩模層側壁、所述第二犧牲線和第二犧牲線上的硬掩模層側壁的剩餘側牆材料層作為側牆。
[0041]可選地，在刻蝕所述待刻蝕層時，還刻蝕部分厚度或全部厚度的第二犧牲線。
[0042]可選地，還包括:去除所述側牆。
[0043]可選地，所述第一線為存儲器核心存儲電路的電晶體的柵極或鰭部，所述第二線為存儲器外圍電路的電晶體的柵極或鰭部。
[0044]與現有技術相比，本發明的技術方案具有以下優點:
[0045]在刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線時，第二犧牲線為側牆和硬掩模層所包圍，第二犧牲線的形貌不會受到第一區中刻蝕過程的影響。接著，第一線和第二線為在同一刻蝕過程同時形成，也就是第一線和第二線均視為使用SADP工藝形成，第一線具有較小線寬，第二線具有較大線寬，與現有技術的兩次圖形化相比，刻蝕形成第一線和第二線的過程不需要形成光刻膠，避免去除光刻膠過程損傷第一線和第二線的邊緣。這都使得本發明的具有較小線寬的第一線和具有較大線寬的第二線均具有較精細的形貌。
【專利附圖】
【附圖說明】
[0046]圖1?圖4是現有技術的分離柵極快閃記憶體的圖案在製作過程中的剖面結構示意圖；
[0047]圖5?圖11是本發明具體實施例的圖案在製作過程中的剖面結構示意圖。
【具體實施方式】
[0048]針對現有技術存在的問題，本發明技術方案提出一種圖案的形成方法，在該過程中，使用SADP工藝同時形成具有較小特徵尺寸的線和較大特徵尺寸的線。
[0049]為使本發明的上述目的、特徵和優點能夠更為明顯易懂，下面結合附圖對本發明的具體實施例做詳細的說明。
[0050]參照圖5，提供待刻蝕層100，所述待刻蝕層100分為第一區I和第二區II，在待刻蝕層100上形成犧牲材料層101，在犧牲材料層101上形成硬掩模材料層102，在硬掩模材料層102上形成圖形化的光刻膠層103，圖形化的光刻膠層103定義第一犧牲線和第二犧牲線的位置。
[0051]在具體實施例中，所述待刻蝕層100可以是半導體襯底，所述半導體襯底用於為後續工藝提供工作平臺；所述半導體襯底為矽襯底、矽鍺襯底、碳化矽襯底、絕緣體上矽(SOI)襯底、絕緣體上鍺(GOI)襯底、玻璃襯底或II1-V族化合物襯底(例如氮化矽或砷化鎵
-rf* ) O
[0052]在其他實施例中，所述待刻蝕層100還可以是氧化矽層、氮化矽層、多晶矽層、無定形碳層、金屬層等其中的一種或幾種。所述待刻蝕層100可以為單層結構或疊層結構。對此，可根據待形成的半導體器件的類型進行選擇。
[0053]在具體實施例中，犧牲材料層101的材料可以是多晶矽或無定形碳，形成犧牲材料層101的方法為化學氣相沉積，犧牲材料層101用於形成第一犧牲線和第二犧牲線。
[0054]在具體實施例中，硬掩模材料層102的材料是氮化矽、氧化矽、氮氧化矽或底部抗反射材料，形成犧牲材料層101的方法為化學氣相沉積。硬掩模材料層102用於形成位於第一犧牲線和第二犧牲線上的硬掩模層。
[0055]參照圖6，以所述圖形化的光刻膠層為掩模，刻蝕硬掩模材料層102形成硬掩模層104，刻蝕犧牲材料層101形成位於第一區I的第一犧牲線111、位於第二區II的第二犧牲線112，所述硬掩模層104位於第一犧牲線111上、第二犧牲線112上，所述第一犧牲線111的數量為多個且相間排列，所述第二犧牲線112位於多個第一犧牲線111周圍且與第一犧牲線111相間排列，所述硬掩模層104位於第一犧牲線111和第二犧牲線112上表面；去除圖形化的光刻膠層。
[0056]在具體實施例中，第一犧牲線111的寬度、相鄰第一犧牲線111之間的間距可根據待形成的圖案進行確定，並不構成對本發明保護範圍的限制。
[0057]需要說明的是，在待刻蝕層100上形成有多個第二犧牲線112，圖6僅顯示一個第二犧牲線112，僅起到示例作用。參照圖6，第二犧牲線112的線寬W1，大於第一犧牲線111的線寬W2，在具體實施例中，第二犧牲線112的線寬為待形成的第二線的線寬的一部分，因此第二犧牲線112的線寬可根據待形成的第二線的線寬確定。
[0058]參照圖7，在所述第一犧牲線111和第一犧牲線111上的硬掩模層104側壁、第二犧牲線112和第二犧牲線112上的硬掩模層104側壁形成側牆105，也就是側牆105位於第一犧牲線111和第二犧牲線112周圍的側壁表面，側牆105還位於硬掩模層104的側壁表面。
[0059]具體地，形成側牆105的方法包括:
[0060]在待刻蝕層100上形成側牆材料層，所述側牆材料可以是氮化矽或氧化矽，形成側牆材料層的方法可以是化學氣相沉積，側牆材料層覆蓋待刻蝕層100、第一犧牲線111和第二犧牲線112，還覆蓋硬掩模層104，位於待刻蝕層100上的側牆材料層低於硬掩模層104 ；
[0061]回刻蝕側牆材料層，去除位於待刻蝕層100上的側牆材料層、硬掩模層104上表面的側牆材料層，剩餘第一犧牲線111和第一犧牲線111上的硬掩模層104側壁、剩餘第二犧牲線112和第二犧牲線112上的硬掩模層104側壁的側牆材料層，剩餘的側牆材料層作為側牆105。
[0062]參照圖8，在待刻蝕層100上形成填充材料層106，填充材料層106覆蓋硬掩模層104、側牆105，所述待刻蝕層100上的填充材料層106上表面高於硬掩模層104上表面，在其他實施例中，所述待刻蝕層100上的填充材料層106也可與硬掩模層104上表面基本持平；在填充材料層106上形成圖形化的光刻膠層107，圖形化的光刻膠層107定義第一區I的位置。
[0063]在具體實施例中，填充材料層106為底部抗反射層(bottom ant1-reflectingcoating, BARC)0在本實施例中,底部抗反射層的材料選擇有機材料,可以使用旋塗工藝形成底部抗反射層，底部抗反射層的上表面高於硬掩模層104的上表面，在其他實施例中，底部抗反射層的上表面還可以與硬掩模層104上表面基本持平。由於有機材料具有較好的流動性，填充材料層106可以填充側牆105之間空隙並具有平坦的表面。因此，在本實施例中，填充材料層106為後續形成圖形化的光刻膠層107提供平坦表面，確保光刻膠層的圖案更加精細。
[0064]在第二區II，第二犧牲線112被硬掩模層104和周圍的側牆105所保護，第二犧牲線112的形貌不會受到填充材料層106和圖形化的光刻膠層107形成過程的影響。
[0065]以圖形化的光刻膠層107為掩模，參照圖9，進行第一刻蝕，刻蝕位於第一區I的填充材料層106、第一犧牲線111上的硬掩模層，還可刻蝕去除高出第一犧牲線111上表面的側牆105部分，位於第一區I的剩餘填充材料層106上表面、第一犧牲線111上表面與側牆105上表面基本持平，在其他實施例中，也可不刻蝕去除高出第一犧牲線111上表面的側牆105部分；
[0066]參照圖10，進行第二刻蝕，刻蝕去除第一犧牲線，待刻蝕層100上表面暴露，其中第一區I的側牆105也起到掩模作用。之後，去除圖形化的光刻膠層和剩餘的填充材料層。
[0067]在本實施例中，刻蝕填充材料層106、第一犧牲線111 (參照圖9)上的硬掩模層的方法為幹法刻蝕。在同一刻蝕條件下，硬掩模層相比於側牆105具有相同的刻蝕選擇比，使得第一區I的側牆105與硬掩模層可以同步刻蝕，剩餘側牆105的上表面與第一犧牲線111的上表面基本持平。在其他實施例中，硬掩模層、側牆105也可以分別在不同的刻蝕條件下刻蝕去除。
[0068]在具體實施例中，刻蝕去除第一犧牲線的方法為幹法刻蝕或溼法刻蝕。
[0069]在具體實施例中，去除圖形化的光刻膠層、剩餘的填充材料層的方法包括:
[0070]使用灰化工藝去除圖形化的光刻膠層、剩餘的填充材料層；
[0071 ] 使用溼法刻蝕去除在灰化工藝中產生的聚合物。
[0072]另外，第二犧牲線112被側牆105和第二區II的硬掩模層104所包圍，在去除圖形化的光刻膠層、剩餘的填充材料層時，第二犧牲線112不會遭到損傷，確保了第二線112具有較佳的形貌。
[0073]參照圖11，以側牆105、第二犧牲線上的硬掩模層和第二犧牲線為掩模，刻蝕待刻蝕層100，位於第一區I的側牆105下的剩餘待刻蝕層作為第一線113，位於第二區II的側牆下和側牆之間的剩餘待刻蝕層作為第二線114。在刻蝕待刻蝕層100時，第二犧牲線上的硬掩模層、全部的第二犧牲線也被刻蝕去除。
[0074]在第二區II中，第二犧牲線上的硬掩模層和第二犧牲線起到掩模作用。在同一刻蝕條件下，第二犧牲線上的硬掩模層、第二犧牲線的刻蝕選擇比和待刻蝕層，三者之間的刻蝕選擇比接近，側牆105之間的第二犧牲線上的硬掩模層和第二犧牲線被去除，側牆105下的待刻蝕層和側牆105之間的待刻蝕層共同作為第二線114。第二線114與第一線113相互間隔排列，第二線114的線寬W4大於第一線113的線寬W3。第二線114的線寬W4等於側牆105線寬的2倍與第二線114上的兩側牆105之間的間距之和，兩側牆105之間的間距等於圖6所定義形成的第二犧牲線112的線寬，可根據需要選擇第二犧牲線的線寬，以實現第二線114的線寬。
[0075]在其他實施例中，第二犧牲線上的硬掩模層、第二犧牲線也可不刻蝕，或者遭到部分刻蝕去除，這取決於硬掩模層、第二犧牲線與待刻蝕層之間的材料選擇。
[0076]在具體實施例中，側牆105可在後續工藝中去除。
[0077]使用本實施例的技術方案，第一線113構成了具有較小特徵尺寸的半導體器件的圖案，第二線114構成了具有較大特徵尺寸的半導體器件的圖案。在具體實施例中，待刻蝕層100可以是普通矽、多晶矽、金屬、介質層等用於形成半導體器件的膜層，例如，矽可用於形成鰭式場效應電晶體的鰭部、多晶矽可用於形成柵極、金屬可用於形成金屬互連線等。
[0078]具體地，以分離柵極式快閃記憶體為例，第一線113用於定義核心存儲電路的圖案，第二線114用於定義外圍電路的圖案。若電晶體為平面電晶體，第一線113和第二線114可作為柵極，若電晶體為鰭式場效應電晶體，第一線113和第二線114可作為鰭部。
[0079]雖然本發明披露如上，但本發明並非限定於此。任何本領域技術人員，在不脫離本發明的精神和範圍內，均可作各種更動與修改，因此本發明的保護範圍應當以權利要求所限定的範圍為準。
【權利要求】
1.一種圖案的形成方法，其特徵在於，包括: 提供待刻蝕層，所述待刻蝕層分為第一區和第二區； 在所述待刻蝕層上形成位於第一區的第一犧牲線、位於第二區的第二犧牲線，在所述第一犧牲線和第二犧牲線上形成有硬掩模層； 在所述第一犧牲線和第一犧牲線上的硬掩模層側壁、所述第二犧牲線和第二犧牲線上的硬掩模層側壁形成側牆； 刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線； 在刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線後，以所述側牆、第二犧牲線上的硬掩模層、第二犧牲線為掩模刻蝕所述待刻蝕層，位於所述第一區的側牆下的剩餘待刻蝕層作為第一線，位於所述第二區的側牆下和側牆之間的剩餘待刻蝕層作為第二線。
2.如權利要求1所述的形成方法，其特徵在於，刻蝕去除所述第一犧牲線上的硬掩模層和第一犧牲線的方法包括: 在所述待刻蝕層上形成填充材料層，所述待刻蝕層上的填充材料層上表面高於硬掩模層上表面，或所述待刻蝕層上的填充材料層上表面與硬掩模層上表面持平； 在所述填充材料層上形成圖形化的光刻膠層，所述圖形化的光刻膠層定義第一區的位置； 以所述圖形化的光刻膠層為掩模，進行第一刻蝕，刻蝕所述填充材料層、刻蝕去除第一犧牲線上的硬掩模層；進行第二刻蝕，刻蝕去除第一犧牲線； 去除圖形化的光刻膠層和剩餘的填充材料層。
3.如權利要求2所述的形成方法，其特徵在於，刻蝕所述填充材料層、刻蝕去除第一犧牲線上的硬掩模層的方法為幹法刻蝕。
4.如權利要求2所述的形成方法，其特徵在於，刻蝕去除所述第一犧牲線的方法為幹法刻蝕或溼法刻蝕。
5.如權利要求2所述的形成方法，其特徵在於，在刻蝕去除第一犧牲線上的 硬掩模層時，還刻蝕去除第一區中高出所述第一犧牲線的側牆部分。
6.如權利要求2所述的形成方法，其特徵在於，所述填充材料層為底部抗反射層。
7.如權利要求6所述的形成方法，其特徵在於，去除圖形化的光刻膠層、剩餘的填充材料層的方法包括: 使用灰化工藝去除圖形化的光刻膠層和剩餘的填充材料層； 使用溼法刻蝕去除在灰化工藝中產生的聚合物。
8.如權利要求1所述的形成方法，其特徵在於，所述第一犧牲線、第二犧牲線的材料為多晶娃或無定形碳。
9.如權利要求8所述的形成方法，其特徵在於，形成所述第一犧牲線、第二犧牲線和硬掩模層的方法包括: 在所述待刻蝕層上沉積犧牲材料層，在所述犧牲材料層上形成硬掩模材料層； 在所述硬掩模材料層上形成圖形化的光刻膠層，圖形化的光刻膠層定義第一犧牲線和第二犧牲線的位置； 以所述圖形化的光刻膠層為掩模，刻蝕硬掩模材料層形成硬掩模層，刻蝕犧牲材料層形成第一犧牲線、第二犧牲線； 去除圖形化的光刻膠層。
10.如權利要求1所述的形成方法，其特徵在於，所述硬掩模層的材料為氮化矽、氧化矽、氮氧化矽或底部抗反射材料。
11.如權利要求1所述的形成方法，其特徵在於，所述側牆的材料為氮化矽或氧化矽。
12.如權利要求11所述的形成方法，其特徵在於，形成所述側牆的方法包括: 在所述待刻蝕層上形成側牆材料層，所述側牆材料層覆蓋硬掩模層、第一犧牲線和第二犧牲線； 回刻蝕所述側牆材料層，在所述第一犧牲線和第一犧牲線上的硬掩模層側壁、所述第二犧牲線和第二犧牲線上的硬掩模層側壁的剩餘側牆材料層作為側牆。
13.如權利要求1所述的形成方法，其特徵在於，在刻蝕所述待刻蝕層時，還刻蝕部分厚度或全部厚度的第二犧牲線。
14.如權利要求1所述的形成方法，其特徵在於，還包括:去除所述側牆。
15.如權利要求1?14任一項所述的形成方法，其特徵在於，所述第一線為存儲器核心存儲電路的電晶體的柵極或鰭部，所述第二線為存儲器外圍電路的電晶體的柵極或鰭部。
【文檔編號】H01L21/28GK104425220SQ201310365626
【公開日】2015年3月18日 申請日期:2013年8月20日 優先權日:2013年8月20日
【發明者】王冬江, 張海洋 申請人:中芯國際集成電路製造(上海)有限公司