用於產生時鐘信號的方法以及數控振蕩器的製作方法
2023-06-01 14:40:31 1
專利名稱：用於產生時鐘信號的方法以及數控振蕩器的製作方法
技術領域：
本申請涉及時鐘信號的產生，尤其涉及用於根據第一時鐘信號產生第二時鐘信號的方法以及數控振蕩器。
背景技術：
數控振蕩器(NCO，Numerical Control Oscillator)是數字通信中調製解調單元必不可少的部分，同時也是各種數字頻率合成器和數位訊號發生器的核心。數控振蕩器可以為數字鎖相環的一部分，根據數字輸入控制生成一個時鐘信號。傳統的數控振蕩器可以為相位累加器或者計數器，當計數器達到生成時鐘的周期時，就產生一個時鐘翻轉。生成時鐘信號的精度取決於控制時鐘信號，生成時鐘信號的頻率越接近於控制時鐘信號，生成時鐘信號的精度就越差，如抖動會越大，生成時鐘信號佔空比和理想時鐘信號的佔空比之間的差值會越大。圖1為125MHz時鐘信號驅動的數控振蕩器生成的19. 44MHz的時鐘信號的示意圖。在125MHz時鐘信號的每一個信號周期，累加器以2A為累加步長進行累加，A為生成時鐘信號的頻率，即19. 44MHz。通過判斷累加值是否接近B來確定生成時鐘信號是否應翻轉， B為驅動時鐘信號的頻率，S卩125MHz。例如，當累加值超過B-1-2A，則確定生成時鐘信號發生翻轉。圖2為2. 5GHz時鐘信號驅動的數控振蕩器生成的19. 44MHz的時鐘信號的示意圖。 圖2所示的生成時鐘信號的方法與圖1所示的方法基本相同，兩者的區別在於驅動時鐘信號的頻率。如圖1和圖2所示，由於圖2中的驅動時鐘的頻率更高，即與生成時鐘的頻率之間的差距更大，所以，相比於圖1中的生成時鐘，圖2中生成的時鐘信號和理想時鐘信號之間的差距更小，即精度更高。隨著數字通信技術的發展。對傳送數據的精度和速率要求越來越高。然而，在已有的根據驅動時鐘信號生成時鐘信號的方法中，生成時鐘信號的精度受限於驅動時鐘信號的頻率。如何根據一個固定的時鐘信號得到可數控的高精度的高頻時鐘信號是實現高速數字通信系統急需解決的問題。
發明內容
根據對上述背景技術以及存在的技術問題的理解，如果能夠在驅動時鐘頻率固定不變時，儘量提高生成時鐘信號的精度將是非常重要的。此外，在提高生成時鐘信號精度時，無需複雜的算法或者硬體實現也是非常有意義的。為了更好的解決上述一個或多個考慮，根據本發明的一個方面的一個實施例，提供了一種用於根據一個第一時鐘信號產生一個第二時鐘信號的方法。該方法包括以下步驟A.檢測所述第一時鐘信號的多個信號周期；B.對應於所述多個信號周期中的每個信號周期，以一個累加步長對所述第二時鐘信號的相位進行累加以獲取多個累加值，該累加步長根據第二時鐘信號的頻率獲得；C.根據所述多個累加值中的每個累加值以及所述第一時鐘信號的頻率生成分別對應於所述多個信號周期的每個信號周期的多個並行數據，所述多個並行數據中的至少一個並行數據包括至少一個數據翻轉位；以及D.將所述多個並行數據轉換成一個串行數據以生成所述第二時鐘信號。由於對應於第一時鐘信號(即驅動時鐘信號)的每個信號周期會生成包括有多個數據位的一個並行數據，並且該並行數據中可包括至少一個翻轉位，則第二時鐘信號(即生成時鐘信號)的翻轉位置可發生在第一時鐘信號的一個信號周期中的任意一個位置。因此，第二時鐘信號的精度不僅取決於第一時鐘信號的頻率，還取決於每個並行數據的數據位數。該方法克服了在每個驅動時鐘信號周期只輸出一個數據位的技術偏見，通過在一個驅動時鐘周期內生成包括有多個數據位的並行數據來提高生成時鐘信號的精度。每個並行數據的數據位數越多，第二時鐘信號的精度也就越高。通過這種方式，即使第一時鐘信號的頻率是固定的，並且與第二時鐘信號頻率比較接近，可以通過提高並行數據的數據位數的方式來提高第二時鐘信號的精度。此外，由於並行數據的產生以及並串轉換無需複雜的算法或者硬體實現，相比於現有技術，該方法的實現成本沒有很大的增加。根據本發明的另一方面的一個實施例，提供了一種用於根據一個第一時鐘信號產生一個第二時鐘信號的數控振蕩器。該數控振蕩器包括第一裝置，其用於檢測所述第一時鐘信號的多個信號周期；第二裝置，其用於對應於每個信號周期，以一個累加步長對所述第二時鐘信號的相位進行累加以獲取多個累加值，該累加步長根據第二時鐘信號的頻率獲得；第三裝置，其用於根據所述多個累加值中的每個累加值以及所述第一時鐘信號的頻率生成分別對應於所述多個信號周期的每個信號周期的多個並行數據，所述多個並行數據中的至少一個並行數據包括至少一個數據翻轉位；以及第四裝置，其用於將所述多個並行數據轉換成一個串行數據以生成所述第二時鐘信號。本發明的各個方面將通過下文中的具體實施例的說明而更加清晰。
通過閱讀參照以下附圖所作的對非限制性實施例所作的詳細描述，本發明的上述及其他特徵將會更加清晰圖1為125MHz時鐘信號驅動的數控振蕩器生成的19. 44MHz的時鐘信號的示意圖；圖2為2. 5GHz時鐘信號驅動的數控振蕩器生成的19. 44MHz的時鐘信號的示意圖；圖3為根據本發明的一個實施例的方法的流程圖；圖4為根據本發明的一個實施例的根據125MHz的第一時鐘信號生成19. 44MHz的第二時鐘信號的示意圖；圖5為根據本發明的一個實施例的根據125MHz的第一時鐘信號生成77. 76MHz的第二時鐘信號的示意圖6為根據本發明的一個實施例的數控振蕩器的示意圖；以及圖7為根據本發明的又一個實施例的數控振蕩器的示意圖。附圖中相同或者相似的附圖標識代表相同或者相似的部件。
具體實施例方式下面結合附圖對本發明作進一步詳細描述。圖3為根據本發明的一個實施例的方法的流程圖。根據本發明的一方面的一個實施例，提供了一種用於根據一個第一時鐘信號產生一個第二時鐘信號的方法。時鐘信號為周期信號，即瞬時幅度值隨時間重複變化的信號。時鐘信號幅度值重複的最小時間間隔為時鐘信號的信號周期，時鐘信號的信號周期的倒數為時鐘信號的頻率。時鐘信號可為多種形式的波形，如矩形波、三角波等。參照圖3，該方法包括步驟310，檢測第一時鐘信號的多個信號周期。可通過多種方式來檢測第一時鐘信號的多個信號周期。例如，第一時鐘信號為矩形波，可通過檢測矩形波的每個上升沿來檢測第一時鐘信號的多個信號周期。又如，第一時鐘信號為矩形波，可通過檢測矩形波的每個下降沿來檢測第一時鐘信號的多個信號周期。該方法還包括步驟320，對應於多個信號周期中的每個信號周期，以一個累加步長對第二時鐘信號的相位進行累加以獲取多個累加值。也就是說，每檢測到第一時鐘信號的一個信號周期，就以一個累加步長對第二時鐘信號的相位進行累加。例如，第一時鐘信號為矩形波，每當檢測矩形波的一個上升沿，就以一個累加步長對第二時鐘信號的相位進行累加。再如，第一時鐘信號為矩形波，每當檢測矩形波的一個下降沿，就以一個累加步長對第二時鐘信號的相位進行累加。累加步長根據第二時鐘信號的頻率獲得，也就是說，無論採用何種方式來確定累加步長，均需考慮第二時鐘信號的頻率(也可以說是第二時鐘信號的信號周期)。該方法還包括步驟330，根據多個累加值中的每個累加值以及第一時鐘信號的頻率生成分別對應於多個信號周期的每個信號周期的多個並行數據。多個並行數據中的至少一個並行數據包括至少一個數據翻轉位。對應於第一時鐘信號的每個信號周期，會生成一個並行數據。數據翻轉位是指輸出數據對應生成時鐘信號(即第二時鐘信號)的相位發生變化(如180度變化)的位置， 例如，輸出數據從1變成0，或者輸出數據從0變成1。在一個實施例中，如果第二時鐘信號為等幅值的矩形波，則並行數據中的每一位數據的幅值都是相同的，每一位數據的相位可以根據數據翻轉位的位置來確定。比如，對於一個10位的並行數據，第五位為數據翻轉位， 則該並行數據可為1111000000。在又一個實施例中，如果第二時鐘信號為不對稱幅值的矩形波，則並行數據中的正相數據和負相數據的幅值是不同的，每一位數據的相位可以根據數據翻轉位的位置來確定。比如，對於一個10位的並行數據，第三位和第八位為數據翻轉位，則該並行數據可為-2-211111-2-2-2。由於時鐘信號是連續的，一個信號周期的結束就是另一個信號周期的開始，所以， 對於某個信號周期，可以將該個信號周期起始時刻(即該信號周期的前一個信號周期的結束時刻)所對應的累加值作為對應於該信號周期的累加值，也可以將該信號周期的結束時刻所對應的累加值作為對應於該信號周期的累加值。對於第一時鐘信號的起始時刻，累加值可設為0。也就是說，在每個信號周期，可以先根據已有的累加值來產生並行數據，再對第二時鐘信號的相位進行累加；也可以先對第二時鐘信號的相位進行累加，再根據已有的累加值來產生並行數據。該方法還包括步驟340，將多個並行數據轉換成一個串行數據以生成第二時鐘信號。也就是說，通過並串轉換將每個並行數據轉換成一個串行數據，從而將多個並行數據以一個串行數據的方式輸出來獲得第二時鐘信號。由於對應於第一時鐘信號的每個信號周期會生成包括有多個數據位的一個並行數據，並且該並行數據中可包括至少一個翻轉位，則第二時鐘信號的翻轉位置可發生在第一時鐘信號的一個信號周期中的任意一個位置。因此，第二時鐘信號的精度不僅取決於第一時鐘信號的頻率，還取決於每個並行數據的數據位數。該方法克服了在每個驅動時鐘信號周期只輸出一個數據位的技術偏見，通過在一個驅動時鐘周期內生成包括有多個數據位的並行數據來提高生成時鐘信號的精度。每個並行數據的數據位數越多，第二時鐘信號的精度也就越高。通過這種方式，即使第一時鐘信號的頻率是固定的，並且與第二時鐘信號頻率比較接近，可以通過提高並行數據的數據位數的方式來提高第二時鐘信號的精度。此外，由於並行數據的產生以及並串轉換無需複雜的算法或者硬體實現，相比於現有技術，該方法的實現成本沒有很大的增加。例如，當今的FPGA(Field-Programmable Gate Array，現場可編程門陣列)設備通常擁有大量的高速串行IO (Input/Output，輸入/ 輸出)資源，高速串行IO資源的發送部分為一個並串轉換器。因此，可以利用FPGA已有的高速串行IO資源來實現本發明。 累加步長可以通過多種方式來獲得。在一個實施例中，如果需要生成佔空比基本為50%的第二時鐘信號，從頻率的角度考慮，累加步長可通過公式1來獲得。Δ = 2*Α*Ν公式 1在公式1中，Δ為累加步長，A為第二時鐘信號的頻率，N為多個並行數據中的每個並行數據的數據位數。在又一個實施例中，如果對第二時鐘信號的佔空比沒有要求，從頻率的角度考慮， 累加步長可通過公式2來獲得。Δ = Α*Ν公式 2在公式2中，Δ為累加步長，A為第二時鐘信號的頻率，N為多個並行數據中的每個並行數據的數據位數。在再一個實施例中，如果需要生成佔空比基本為50%的第二時鐘信號，從周期的角度考慮，如果B為第一時鐘信號的頻率，A為第二時鐘信號的頻率，N為多個並行數據中
的每個並行數據的數據位數則對於並行數據中的每位而言，最小調整步長為^77，即調
B* N
整周期為Β*Ν ；翻轉周期為第一時鐘周期的一半，即；相對於翻轉周期做歸一化處理，
2* A
1KB* N) 2* A
則最小調整步長為^= 則對於第一時鐘的每個信號周期而言，累加步長為
權利要求
1.一種用於根據一個第一時鐘信號產生一個第二時鐘信號的方法，該方法包括以下步驟A.檢測所述第一時鐘信號的多個信號周期；B.對應於所述多個信號周期中的每個信號周期，以一個累加步長對所述第二時鐘信號的相位進行累加以獲取多個累加值，該累加步長根據第二時鐘信號的頻率獲得；C.根據所述多個累加值中的每個累加值以及所述第一時鐘信號的頻率生成分別對應於所述多個信號周期的每個信號周期的多個並行數據，所述多個並行數據中的至少一個並行數據包括至少一個數據翻轉位；以及D.將所述多個並行數據轉換成一個串行數據以生成所述第二時鐘信號。
2.根據權利要求1所述的方法，其中，所述累加步長通過以下公式獲得Δ=2*Α*Ν， 其中，△為所述累加步長，A為所述第二時鐘信號的頻率，N為所述多個並行數據中的每個並行數據的數據位數。
3.根據權利要求2所述的方法，其中，所述步驟C包括以下步驟-對於所述多個信號周期中的一個信號周期，當(i*N*B-ACCU)/(2*A)彡N時，確定對應於該個信號周期的並行數據包括至少一個翻轉位；以及_確定對應於該個信號周期的並行數據的所述至少一個翻轉位的位置為 「0· * iV * 5 - ACCU)/(2 * A)\,其中，1 < i < N，N為該個並行數據的數據位數，B為所述第一時鐘信號的頻率，ACCU 為對應於該個信號周期的累加值，A為所述第二時鐘信號的頻率。
4.根據權利要求2所述的方法，其中，所述步驟B包括以下步驟-當ACCU彡N*B-1-2*A*N時，通過以下公式對第二時鐘信號的相位進行累加A(XU = ACCU+2*A*N-N*B，其中，N為所述多個並行數據中的每個並行數據的數據位數，B為所述第一時鐘信號的頻率，ACCU為所述多個累加值中的每個累加值，A為所述第二時鐘信號的頻率。
5.根據權利要求1所述的方法，其中，所述累加步長通過以下公式獲得Δ=2*Α/Β， 其中，Δ為所述累加步長，A為所述第二時鐘信號的頻率，B為所述第一時鐘信號的頻率。
6.根據權利要求5所述的方法，其中，所述步驟C包括以下步驟-對於所述多個信號周期中的一個信號周期，當ACCU > i時，確定對應於該個信號周期的並行數據包括至少一個翻轉位；以及_確定對應於該個信號周期的並行數據的所述至少一個翻轉位的位置為 -(ACCU-i)*N*B/(2*A)]，其中，ACCU為對應於該個信號周期的累加值，1 < i ^N, N為該個並行數據的數據位數，A為所述第二時鐘信號的頻率，B為所述第一時鐘信號的頻率。
7.根據權利要求5所述的方法，其中，所述步驟B包括以下步驟當ACCU > 1時，將ACCU更新為ACCU的小數位，其中，ACCU為所述多個累加值中的每個累加值。
8.一種用於根據一個第一時鐘信號產生一個第二時鐘信號的數控振蕩器，該數控振蕩器包括第一裝置，其用於檢測所述第一時鐘信號的多個信號周期；第二裝置，其用於對應於每個信號周期，以一個累加步長對所述第二時鐘信號的相位進行累加以獲取多個累加值，該累加步長根據第二時鐘信號的頻率獲得；第三裝置，其用於根據所述多個累加值中的每個累加值以及所述第一時鐘信號的頻率生成分別對應於所述多個信號周期的每個信號周期的多個並行數據，所述多個並行數據中的至少一個並行數據包括至少一個數據翻轉位；以及第四裝置，其用於將所述多個並行數據轉換成一個串行數據以生成所述第二時鐘信號。
9.根據權利要求8所述的數控振蕩器，其中，所述累加步長通過以下公式獲得Δ= 2*Α*Ν，其中，Δ為所述累加步長，A為所述第二時鐘信號的頻率，N為每個並行數據的數據位數。
10.根據權利要求9所述的數控振蕩器，其中，所述第三裝置包括第五裝置，其用於對於所述多個信號周期中的一個信號周期，當(i*N*B-ACCU)/ (2*A) < N時，確定對應於該個信號周期的並行數據包括至少一個翻轉位；以及第六裝置，其用於確定對應於該個信號周期的並行數據的所述至少一個翻轉位的位置為「0·*^V*β- ACCU)/(2* A)],其中，1 < i < N，N為該個並行數據的數據位數，B為所述第一時鐘信號的頻率，ACCU 為對應於該個信號周期的累加值，A為所述第二時鐘信號的頻率。
11.根據權利要求9所述的數控振蕩器，其中，所述第二裝置包括第七裝置，其用於當ACXU彡N*B-1-2*A*N時，通過以下公式對第二時鐘信號的相位進行累加ACCU = ACCU+2*A*N-N*B，其中，N為所述多個並行數據中的每個並行數據的數據位數，B為所述第一時鐘信號的頻率，ACCU為所述多個累加值中的每個累加值，A為所述第二時鐘信號的頻率。
12.根據權利要求8所述的數控振蕩器，其中，所述累加步長通過以下公式獲得Δ= 2*Α/Β，其中，Δ為所述累加步長，A為所述第二時鐘信號的頻率，B為所述第一時鐘信號的頻率。
13.根據權利要求12所述的數控振蕩器，其中，所述第三裝置包括第八裝置，其用於對於所述多個信號周期中的一個信號周期，當ACCU ^ i時，確定對應於該個信號周期的並行數據包括至少一個翻轉位；以及第九裝置，其用於確定對應於該個信號周期的並行數據的所述至少一個翻轉位的位置為|>-04(0/-0*#*5/(2*力)]，其中，ACCU為對應於該個信號周期的累加值，1 < i ^N, N為該個並行數據的數據位數，A為所述第二時鐘信號的頻率，B為所述第一時鐘信號的頻率。
14.根據權利要求12所述的數控振蕩器，其中，所述第二裝置包括第十裝置，其用於當ACXU》1時，將ACXU更新為AC⑶的小數位，其中，AC⑶為所述多個累加值中的每個累加值。
全文摘要
本發明提供了用於根據第一時鐘信號產生第二時鐘信號的方法及數控振蕩器。該方法包括檢測第一時鐘信號的多個信號周期；對應於多個信號周期中的每個信號周期，以一個累加步長對第二時鐘信號的相位進行累加以獲取多個累加值，該累加步長根據第二時鐘信號的頻率獲得；根據多個累加值中的每個累加值以及第一時鐘信號的頻率生成分別對應於多個信號周期的每個信號周期的多個並行數據，多個並行數據中的至少一個並行數據包括至少一個數據翻轉位；以及將多個並行數據轉換成串行數據以生成第二時鐘信號。通過該方式，即使第一時鐘信號的頻率是固定的，並且與第二時鐘信號頻率比較接近，可通過提高並行數據的數據位數的方式來提高第二時鐘信號的精度。
文檔編號H03L7/099GK102447472SQ20101050052
公開日2012年5月9日 申請日期2010年9月30日 優先權日2010年9月30日
發明者王禕磊 申請人:上海貝爾股份有限公司