轉換電路及晶片的製作方法
2023-06-03 16:11:16
專利名稱：轉換電路及晶片的製作方法
技術領域：
本發明實施例涉及電路技術，尤其涉及一種轉換電路及晶片。
背景技術：
在產業應用中，需要計算模擬數字轉換器(Analog-to-Digital Converter,簡稱ADC)的靜態參數，計算ADC的靜態參數需要採集ADC的輸出碼及對應的輸入電壓，但是由於ADC的傳輸特性曲線是多對一的對應函數，這就使得現有的測試ADC的測試電路比較繁瑣，需要的測試時間非常長。舉例來說，現有技術中採用多點採樣的線性階梯直方圖法或柱狀圖法等方法測試ADC的靜態參數,如積分非線性值(Integral nonlinearity,簡稱INL),差分非線性值 (Differential Nonlinearity,簡稱 DNL),增益誤差(Gain Error)等。採用線性階梯直方圖或柱狀圖法屬於統計方法，其具有隨機性和粗略性，且從ADC輸出的輸出碼並不能確定輸入ADC的輸入電壓值。在測試ADC的過程中，只有在採樣點足夠多的條件下，才能有較精準的測試結果，由此導致測試時間非常長。舉例來說對IObit的ADC，如用直方圖測試法，其採樣點的數量為(21°)xl6=1024xl6=16384,採樣時間會很長。由此，如何設計一種可以縮短ADC的測試時間的轉換電路成為當前需要解決的技術問題。
發明內容
有鑑於此，針對現有技術中的缺陷，本發明提供一種轉換電路及晶片，用於解決現有技術中測試ADC需要較長測試時間的問題。第一方面，本發明實施例提供一種轉換電路，所述轉換電路包括輸入單元，數字模擬轉換器DAC，模擬數字轉化器ADC，比較單元，校正單元及測試數據採集單元，所述輸入單元，用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼；所述數字模擬轉換器DAC，用於接收所述所述輸入單元輸入的所述標準測試碼，將接收的標準測試碼進行數模轉換處理，並通過輸出端輸出轉換後得到的模擬信號；所述模擬數字轉換器ADC，用於通過輸入端接收所述DAC輸出的所述模擬信號，並將所述模擬信號進行模數轉換處理，生成由數位訊號構成的測試碼集；所述比較單元，用於將所述ADC輸出的測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則所述比較單元通知測試數據採集單元；若所述比較結果超出預設的誤差範圍，則所述比較單元將所述比較結果輸出至校正單元；所述校正單元，用於在所述比較單元中的比較結果超出預設的誤差範圍時，根據所述比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元，以使所述輸入單元根據所述補償碼集對所述第一標準測試碼集進行更新；所述測試數據採集單元，用於在所述比較單元中的比較結果處於預設的誤差範圍內時，獲取所述ADC的輸入端的電壓值，以根據所述電壓值計算所述ADC的靜態參數，其中，所述輸入單元還用於接收所述校正單元輸出的補償碼集，根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集，將更新後的第一標準測試碼集中的測試碼輸入至所述DAC的輸入端。結合第一方面，在一種可能的實現方式中，所述DAC的輸出端和所述ADC的輸入端通過測試板連接。結合第一方面以及上述可能的實現方式，在第二種可能的實現方式中，所述標準測試碼為十進位的線性階梯碼。結合第一方面以及上述可能的實現方式，在第三種可能的實現方式中，轉換電路還包括運算放大器，用於將所述DAC輸出的模擬信號進行放大，並將放大的模擬信號輸入所述ADC ；其中，所述運算放大器的第一輸入端連接所述DAC的輸出端，所述運算放大器的第二輸入端接地，所述運算放大器的輸出端連接所述ADC的輸入端。結合第一方面以及上述可能的實現方式，在第四種可能的實現方式中，所述測試數據採集單元包括數字轉換器和寄存器，所述數字轉換器用於在ADC的所述輸入端採集所述電壓值，並將在所述ADC的輸入端採集到的所述電壓值存儲在所述寄存器中。結合第一方面以及上述可能的實現方式，在第五種可能的實現方式中，所述測試數據採集單元，還用於獲取所述DAC輸出端的用於計算所述DAC的靜態參數的電壓值。結合第一方面以及上述可能的實現方式，在第六種可能的實現方式中，所述第二標準測試碼集中包括與第一標準測試碼集中的碼階一一對應的碼階，所述比較單元，具體用於將所述ADC輸出的測試碼集中的每一個碼階與第二標準測試碼集中對應的碼階相減，獲得與測試碼集中的每一個碼階對應的差值，確定所述每一碼階對應的差值是否均落入所述預設的誤差範圍，若是，則所述比較單元通知測試數據採集單元；否則，所述比較單元將所述差值輸出至校正單元；相應地，所述校正單元，具體用於若所述測試碼集中的任何一個碼階對應的差值超出預設的誤差範圍，則獲取所述測試碼集中的每一個碼階對應的差值，將所述測試碼集中所有的碼階分別對應的差值組成補償碼集，將所述補償碼集輸入至所述輸入單元；其中，所述補償碼集中差值的排列順序與所述第一標準測試碼集中每一標準測試碼的排列順序相同。結合第一方面以及上述可能的實現方式，在第七種可能的實現方式中，所述輸入單元具體用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼，並接收所述校正單元輸出的補償碼集，將所述補償碼集中的每一差值與所述第一標準測試碼集中對應的標準測試碼求和，將求和後的所有標準測試碼組成更新後的第一標準測試碼集。第二方面，本發明實施例還提供一種測試電路，所述轉換電路包括輸入單元，數字模擬轉換器DAC，比較單元，校正單元及測試數據採集單元，所述輸入單元，用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼；所述數字模擬轉換器DAC，用於接收所述輸入單元輸入的所述標準測試碼，將接收的標準測試碼進行數模轉換處理，並通過輸出端輸出轉換後得到的模擬信號；將所述模擬信號輸送到待測模擬數字轉換器ADC的輸入端；以使所述待測ADC將所述模擬信號進行模數轉換處理，生成由數位訊號構成的測試碼集；所述比較單元，用於接收所述待測ADC輸出的測試碼集，並將所述測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則所述比較單元通知測試數據採集單元；若所述比較結果超出預設的誤差範圍，則所述比較單元將所述比較結果輸出至校正單元；所述校正單元，用於在所述比較單元中的比較結果超出預設的誤差範圍時，根據所述比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元，以使所述輸入單元根據所述補償碼集對所述第一標準測試碼集進行更新；所述測試數據採集單元，用於在所述比較單元中的比較結果處於預設的誤差範圍內時，獲取所述待測ADC的所述輸入端的電壓值，並根據所述電壓值計算所述待測ADC的靜態參數，其中，所述輸入單元還用於接收所述校正單元輸出的補償碼集，根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集，將更新後的第一標準測試碼集中的測試碼輸入至所述待測DAC的輸入端。結合第二方面，在一種可能的實現方式中，所述測試電路還包括運算放大器，用於將所述DAC輸出的模擬信號進行放大，並將放大的模擬信號輸入所述待測ADC ;其中，所述運算放大器的第一輸入端連接所述DAC的所述輸出端，所述運算放大器的第二輸入端接地，所述運算放大器的輸出端連接所述待測ADC的輸入端。 結合第二方面和上述可能的實現方式，在第二種可能的實現方式中，所述第二標準測試碼集中包括與第一標準測試碼集中的碼階一一對應的碼階，所述比較單元，具體用於將所述待測ADC輸出的測試碼集中的每一個碼階與第二標準測試碼集中對應的碼階相減，獲得與測試碼集中的每一個碼階對應的差值，確定所述每一碼階對應的差值是否均落入所述預設的誤差範圍，若是，則所述比較單元通知測試數據採集單元；否則，所述比較單元將所述差值輸出至校正單元；相應地，所述校正單元，具體用於若所述測試碼集中的任何一個碼階對應的差值超出預設的誤差範圍，則獲取所述測試碼集中的每一個碼階對應的差值，將所述測試碼集中所有的碼階分別對應的差值組成補償碼集，將所述補償碼集輸入至所述輸入單元；其中，所述補償碼集中差值的排列順序與所述第一標準測試碼集中每一標準測試碼的排列順序相同。結合第二方面和上述可能的實現方式，在第三種可能的實現方式中，所述輸入單元具體用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼，並接收所述校正單元輸出的補償碼集，將所述補償碼集中的每一差值與所述第一標準測試碼集中對應的標準測試碼求和，將求和後的所有標準測試碼組成更新後的第一標準測試碼集。結合第二方面和上述可能的實現方式，在第四種可能的實現方式中，所述測試數據採集單元包括數字轉換器和寄存器，所述數字轉換器用於在ADC的所述輸入端採集所述電壓值，並將在所述ADC的輸入端採集到的所述電壓值存儲在所述寄存器中。第三方面，本發明實施例還提供一種晶片，包括本發明任意實現方式中所述的轉換電路或者測試電路。由上述技術方案可知，本發明實施例的轉換電路及晶片，通過將ADC和DAC連接形成測試環路以達到快速鎖定ADC輸出的測試碼集的目的，當所述測試碼集被正確鎖定之後才從從ADC輸入端採集對應的模擬電壓值來計算ADC的靜態參數，避免來多次採集造成的時間的浪費，由此可有效縮短ADC的測試時間，解決了現有技術中測試ADC需要較長測試時間的問題。
為了更清楚地說明本發明的技術方案，下面將對實施例中所需要使用的附圖作一簡單地介紹，顯而易見地下面附圖只是本發明的一些實施例的附圖，對於本領域普通技術人員來講，在不付出創造性勞動性的前提下，還可以根據這些附圖獲得同樣能實現本發明技術方案的其它附圖。圖I為本發明一實施例所提供的轉換電路的結構示意圖；圖2為本發明另一實施例提供的轉換電路的結構示意圖。
具體實施例方式為使本發明的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明的技術方案進行清楚、完整地描述。顯然，下述的各個實施例都只是本發明一部分的實施例。基於本發明下述的各個實施例，本領域普通技術人員即使沒有作出創造性勞動，也可以通過等效變換部分甚至全部的技術特徵，而獲得能夠解決本發明技術問題，實現本發明技術效果的其它實施例，而這些變換而來的各個實施例顯然並不脫離本發明所公開的範圍。如圖I所示，圖I示出了本發明一實施例中提供的轉換電路的結構示意圖，本實施例中的轉換電路100包括輸入單元101,用於向數字模擬轉換器(Digital to analog converter,簡稱DAC)的輸入端輸入第一標準測試碼集中的標準測試碼；DAC 102，用於將接收的標準測試碼進行數模轉換處理，並向模擬數字轉換器(Analog-to-Digital Converter,簡稱ADC)輸出轉換後得到的模擬信號；ADC 103，用於將接收的所述DAC 102輸出的模擬信號進行模數轉換處理，生成由數位訊號的碼階構成的測試碼集，將所述測試碼集輸出至比較單元104 ；比較單元104，用於將ADC 103輸出的測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則所述比較單元104通知測試數據採集單元106 ;若比較結果超出預設的誤差範圍，則所述比較單元104將比較結果輸出至校正單元105 ；校正單元105，用於在所述比較單元中的比較結果超出預設的誤差範圍時，根據比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元101，以使所述輸入單元101根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集；在本實施例中，所述更新後的第一標準測試碼集中的測試碼為第一標準測試碼集中的標準測試碼加上補償碼集中相對應的補償碼形成的新的測試碼。其中，輸入單元101還用於將新的測試碼再次輸入DAC 102的輸入端，以得到一組新的DAC 102輸出的模擬信號，以便將新的DAC 102輸出的模擬信號輸入至ADC 103，以使連接ADC 103的比較單元104根據ADC103再次輸出的測試碼集與第二標準測試碼集進行比較，若比較單元的比較結果超出預設的誤差範圍，則重複上述校正單元105、輸入單元IOU DAC102, ADC103等各自對應的動作，直至比較單元獲取的比較結果處於預設的誤差範圍內。
本實施例中位於比較單元中的第二標準測試碼集不變，無需更新。在實際應用中，可使第二標準測試碼集與原始的第一標準測試碼集一致。測試數據採集單元106，用於在所述比較單元中的比較結果處於預設的誤差範圍內時，獲取所述ADC的輸入端的電壓值，並根據所述電壓值計算或者獲得所述ADC的靜態參數。需要說明的是，由於DAC 102具有一對一的特性，故輸入單元101將第一標準測試碼集中標準測試碼的碼階(該碼階為數位訊號的碼階)輸入DAC 102，DAC102將輸入的碼階進行數模轉換處理後，將模擬信號的碼階逐個輸入ADC 103中，以使ADC103對DAC輸出的模擬信號的碼階進行模數轉換處理，生成輸出至比較單元104的由數位訊號的碼階所形成的測試碼集。舉例來說，上述的DAC的輸出端和ADC的輸入端在晶片內部可直接連接；或者，在其他實施例中，DAC的輸出端和ADC的輸入端可通過測試板連接，如通過自動測試設備 (Automatic Test Equipment,簡稱 ATE)測試板連接等。在本發明實施例中，由輸入單元101、DAC102、比較單元104、校正單元105、測試數據採集但原來構成ADC的測試電路(或者說，測試裝置)，通過將ADC和DAC連接形成測試環路以達到快速鎖定ADC輸出的測試碼集的目的，以及通過在ADC的輸出端獲取所期待的測試碼集後，進而採集與ADC輸入端對應的模擬電壓值來計算ADC的靜態參數，由此可有效縮短ADC的測試時間，解決了現有技術中測試ADC需要較長測試時間的問題。應說明的是，在測試ADC的實驗中，本實施例的轉換電路所用的時間相對於現有技術的直方圖ADC測試法所用的時間減少約10倍。在一種可選的應用場景中，圖I中所示的DAC可為IObit DAC, ADC可為IObit ADC。IObit為DAC的解析度指標，以及IObit為ADC的解析度指標。當然，在其他實施例中，只要被測DAC和ADC的解析度相同(如16bit、IObit等)都可採用上述的轉換電路進行測試。在另一種可能的應用場景中,在輸入單兀101第一次預輸入DAC的第一標準測試碼集中的標準測試碼可為十進位的線性階梯碼。舉例來說，輸入單元101可按照DAC的採樣速率將O至1023的線性階梯碼逐個碼階輸入，經由DAC和ADC之後，比較單元104可將ADC輸出端輸出的測試碼集與第二標準測試碼集進行比較，獲取對應碼階的差值(即測試碼集中的碼階和第二標準測試碼集中的碼階依次進行比較得到)，該差值即為上述的比較結果O若上述的差值不在預設的誤差範圍內，則將上述的差值輸出至校正單元105，進而校正單元105根據比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元101，以使所述輸入單元101根據所述補償碼集對所述第一標準測試碼集進行更新獲取更新後的第一標準測試碼集，以及輸入單元101將更新後的第一標準測試碼集中的測試碼再次輸入至DAC102的輸入端。重複上述獲取差值的步驟，直到差值落入預設的誤差範圍內，此時ADC輸入端所對應的1024個電壓值可用於計算ADC的靜態參數。在本發明實施例中，所述第一標準測試碼集和第二標準測試碼集中的碼階一一對應，或者說，在第二標準測試碼集中存在「與第一標準測試碼集的中的碼階」相對應的碼階，從而，可以比較第一標準測試碼集和第二標準測試碼集中的差值，來判斷是否進行測試或者通知校正單元進行校正。這裡所謂的對應是指第一標準測試碼集中的碼階在第二標準測試碼集中均可以匹配到格式一致的碼階，所述匹配可以採用位置匹配的方式，或者根據預先設計的語言條件在第二標準測試碼集。在實際應用中，上述的標準測試碼可為十進位的線性階梯碼，例如，十進位的O至1023 等。在第三種可能的實現方式中，上述圖I中的比較單元104具體用於將所述ADC 103輸出的測試碼集中的每一個碼階與第二標準測試碼集中對應的碼階相減，獲得與測試碼集中的每一個碼階對應的差值，確定所述每一碼階對應的差值是否均落入所述預設的誤差範圍，若是，則所述比較單元104通知測試數據採集單元106 ;否則，所述比較單元104將所述差值輸出至校正單元105 ；相應地,所述校正單元105具體用於，
若所述測試碼集中的至少一個碼階對應的差值超出預設的誤差範圍，則獲取所述測試碼集中的每一個碼階對應的差值，將所述測試碼集中所有的碼階分別對應的差值組成補償碼集，將所述補償碼集輸入至所述輸入單元；其中，所述補償碼集中差值的排列順序與所述第一標準測試碼集中每一標準測試碼的排列順序相同。也就是說，補償碼集中的補償碼即為上述測試碼集中每一碼階所對應的差值。當然，在比較單元104中的比較結果超出預設的誤差範圍時，所述輸入單元101還用於接收所述校正單元105輸出的補償碼集，根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集，將更新後的第一標準測試碼集中的測試碼輸入至所述DAC的輸入端。具體地，所述輸入單元101用於接收所述校正單元105輸出的補償碼集，將所述補償碼集中的每一差值即補償碼與所述第一標準測試碼集中對應的標準測試碼求和，將求和後的所有標準測試碼組成更新後的第一標準測試碼集。為了闡述測試工作原理，這裡用IObit第511 (十進位)個碼來舉例說明在DAC輸入第511個碼值即二進位0111111111，此時在ADC的輸出端得到0111111100，(假設此時對應的ADC的輸入端值是I. 135v)經比較單元得知該值比理想目標值0111111111小0000000011，通過校正單元將該差值加到原第511個碼值上去，即將0000000011加上0111111111得到1000000010碼並再次輸入至DAC的輸入端，此時DAC的輸出或ADC的輸入會提高，並期待此時ADC的輸出值為0111111111即得到了理想目標值，記錄或採集此時所對應的ADC的輸入值(假設是I. 150v)，同理完成其他1023個碼，便可得到完整的ADC靜態測試所需數據。在第四種應用場景中，測試數據採集單元106包括數字轉換器(ATEDigitizer)1061和寄存器1062，如圖I所示，該數字轉換器1061用於在ADC 103的輸入端採集電壓值，並將採集的電壓值存儲在寄存器1062中，以便後續根據電壓值計算ADC的靜態參數計算。在第五種應用場景中，上述轉換電路中的比較單元104可包括寄存器、差值獲取單元和通知單元；其中，寄存器，用於存儲第二標準測試碼集和ADC 103輸出的測試碼集，差值獲取單元，用於獲取ADC 103輸出的測試碼集和第二標準測試碼集的差值，並將所述差值與預設的誤差範圍比較；通知單元，若所述差值獲取單元中獲取的差值處於預設的誤差範圍內，將由通知單元通知測試數據採集單元106 ;否則，通知單元將獲取的差值輸入到校正單元105。進一步地，上述對ADC的測試，同時附帶了對DAC的測試。即，上述的測試數據採集單元106還可以採集DAC輸出端的電壓值，進而用於計算DAC的靜態參數，以便在測試ADC的同時，可測試DAC的靜態參數。在這種情況下，數據採集單元的數字轉換器則可以用來採集DAC輸出端的電壓值，並將DAC輸出端的電壓值保存在寄存器中。應說明的是，測試數據採集單元106用於獲取DAC輸出端第一次輸出的電壓值計算DAC的靜態參數，進而衡量被測的DAC是否合符設計規格指標。也就是說，輸入單元101將原始的第一標準測試碼集中的標準測試碼輸入DAC 102，以使DAC 102將接收的標準測 試嘛進行數模轉換處理之後，此時，測試數據採集單元106獲取DAC輸出端的電壓值以計算DAC的靜態參數。本實施例中的轉換電路，通過將ADC和DAC連接形成測試環路以達到快速鎖定ADC的輸出的測試碼集的目的，實現將具有多對一傳輸特性曲線的ADC的測試轉換為簡單的一對一的測試方法測ADC。由此，本實施例的轉換電路測試ADC時所用的時間相對於現有技術的直方圖ADC測試法所用的時間減少約10倍。如圖2所示，圖2示出了本發明另一實施例提供的轉換電路的結構示意圖，本實施例中的轉換電路與圖I中所示的轉換電路的區別在於，本實施例的轉換電路還包括運算放大器107，該運算放大器107用於將DAC 102輸出的信號放大後輸入ADC 103 ；具體地，運算放大器107的第一輸入端a連接DAC 102的輸出端，運算放大器107的第二輸入端b接地，運算放大器107的輸出端連接ADC 103的輸入端。在實際應用中運算放大器107(0p_amp)安裝於前述的位於DAC的輸出端和ADC的輸入端之間的測試板上，可按DAC的輸出電壓範圍及ADC的輸入電壓範圍設置放大比例，以保證ADC的實際輸入電壓略大於ADC的標準輸入電壓範圍，可保證通過ADC的全O碼(Code(O))和全I碼(Code (1023))不會丟失。特別地，圖2中還示出位於測試數據採集單元106和比較單元104之間的轉換單元108，其用於將比較單元104輸出的信號轉換為測試數據採集單元106能夠識別的信號。當然，在理想狀態下，比較單元104的比較結果在預設的誤差範圍內時可直接通知測試數據採集單元，以便於計算ADC的靜態參數，但在實際應用中，如果比較單元104輸出的是數位訊號，而測試數據採集單元106隻能識別模擬信號，則需要將該比較單元輸出的數位訊號轉換為模擬信號。在圖2中，若DAC和ADC的解析度均為lObit，且DAC的採樣頻率為I. 0833MHz。在一種可選的應用場景中，上述轉換電路的測試數據採集單元106可為電壓表，其通過半人工的方式獲取ADC 103輸入端的電壓值。例如，在ADC103的輸入端設置一電壓表，在比較單元的比較結果落入預設的誤差範圍內時，操作人員可記錄電壓表的電壓值，根據該電壓值獲取ADC的靜態參數。可選地，獲取DAC的電壓值也可以通過電壓表的方式實現，如在DAC的輸出端設置一電壓表。在實際應用中，上述轉換電路可位於晶片上，該晶片可以具備可測性設計(Design for Test,簡稱DFT)條件,進而可在晶片上建立自身測試(Built-in Self Test,簡稱BIST);或，在晶片不具備DFT條件時，可外置DAC以輔助ADC的測試。上述轉換電路比現有技術中多點採樣的直方圖ADC測試法更為直接，本實施例中ADC的輸出和ADC的輸入有一一對應的數據，以便快速採集測試數據，進而容易實現對問題晶片的定位。進一步地，利用晶片上現有的測試DAC的資源，可實現在ATE上DAC和ADC的同時測試，進而使得DAC和ADC測試的總的時間縮短10倍以上，使得晶片的量產測試成本大大降低。根據本發明的另一方面，本發明還提供一種晶片，該晶片包括本發明任意實施例所述的轉換電路。最後應說明的是以上各實施例僅用以說明本發明的技術方案，而非對其限制；儘管參照前述各實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對前述各實施例所記載的技術方案進行修改，或者對其中部分或者全部技術特徵進行等同替換；而這些修改或者替換，並不使相應技術方案的本質脫離本發明各實施例技術方案的範圍。
權利要求
1.一種轉換電路，其特徵在於，所述轉換電路包括輸入單元，數字模擬轉換器DAC，模擬數字轉化器ADC，比較單元，校正單元及測試數據採集單元， 所述輸入單元，用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼； 所述數字模擬轉換器DAC，用於接收所述輸入單元輸入的所述標準測試碼，將接收的標準測試碼進行數模轉換處理，並通過輸出端輸出轉換後得到的模擬信號； 所述模擬數字轉換器ADC，用於通過輸入端接收所述DAC輸出的所述模擬信號，並將所述模擬信號進行模數轉換處理，生成由數位訊號構成的測試碼集； 所述比較單元，用於將所述ADC輸出的測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則所述比較單元通知測試數據採集單元；若所述比較結果超出預設的誤差範圍，則所述比較單元將所述比較結果輸出至校正單元； 所述校正單元，用於在所述比較單元中的比較結果超出預設的誤差範圍時，根據所述比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元，以使所述輸入單元根據所述補償碼集對所述第一標準測試碼集進行更新； 所述測試數據採集單元，用於在所述比較單元中的比較結果處於預設的誤差範圍內時，獲取所述ADC的輸入端的電壓值， 其中，所述輸入單元還用於接收所述校正單元輸出的補償碼集，根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集，將更新後的第一標準測試碼集中的測試碼輸入至所述DAC的輸入端。
2.根據權利要求I所述的轉換電路，其特徵在於，所述DAC的所述輸出端和所述ADC的所述輸入端通過測試板連接。
3.根據權利要求I至2任一所述的轉換電路，其特徵在於，所述標準測試碼為十進位的線性階梯碼。
4.根據權利要求I至3任一所述的轉換電路，其特徵在於，還包括 運算放大器，用於將所述DAC輸出的模擬信號進行放大，並將放大的模擬信號輸入所述 ADC ； 其中，所述運算放大器的第一輸入端連接所述DAC的所述輸出端，所述運算放大器的第二輸入端接地，所述運算放大器的輸出端連接所述ADC的所述輸入端。
5.根據權利要求I至4任一所述的轉換電路，其特徵在於，所述測試數據採集單元包括數字轉換器和寄存器，所述數字轉換器用於在所述比較單元中的比較結果處於預設的誤差範圍內時，在ADC的所述輸入端採集所述電壓值，並將在所述ADC的輸入端採集到的所述電壓值存儲在所述寄存器中，以用於獲得所述ADC的靜態參數。
6.根據權利要求I至4任一所述的轉換電路，其特徵在於，所述測試數據採集單元，還用於獲取所述DAC輸出端的的電壓值以用於獲得所述DAC的靜態參數。
7.根據權利要求I至6任一所述的轉換電路，其特徵在於，所述第二標準測試碼集中包括與第一標準測試碼集中的碼階一一對應的碼階，所述比較單元，具體用於 將所述ADC輸出的測試碼集中的每一個碼階與第二標準測試碼集中對應的碼階相減，獲得與測試碼集中的每一個碼階對應的差值，確定所述每一碼階對應的差值是否均落入所述預設的誤差範圍，若是，則所述比較單元通知測試數據採集單元；否則，所述比較單元將所述差值輸出至校正單元； 相應地，所述校正單元，具體用於 若所述測試碼集中的任何一個碼階對應的差值超出預設的誤差範圍，則獲取所述測試碼集中的每一個碼階對應的差值，將所述測試碼集中所有的碼階分別對應的差值組成補償碼集，將所述補償碼集輸入至所述輸入單元； 其中，所述補償碼集中差值的排列順序與所述第一標準測試碼集中每一標準測試碼的排列順序相同。
8.根據權利要求I至7任一所述的轉換電路，其特徵在於，所述輸入單元具體用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼，並接收所述校正單元輸出的補償碼集，將所述補償碼集中的每一差值與所述第一標準測試碼集中對應的標準測試碼求和，將求和後的所有標準測試碼組成更新後的第一標準測試碼集。
9.一種測試電路，其特徵在於，所述轉換電路包括輸入單元，數字模擬轉換器DAC，比較單元，校正單元及測試數據採集單元， 所述輸入單元，用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼； 所述數字模擬轉換器DAC，用於接收所述所述輸入單元輸入的所述標準測試碼，將接收的標準測試碼進行數模轉換處理，並通過輸出端輸出轉換後得到的模擬信號；將所述模擬信號輸送到待測模擬數字轉換器ADC的輸入端；以使所述待測ADC將所述模擬信號進行模數轉換處理，生成由數位訊號構成的測試碼集； 所述比較單元，用於接收所述待測ADC輸出的測試碼集，並將所述測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則所述比較單元通知測試數據採集單元；若所述比較結果超出預設的誤差範圍，則所述比較單元將所述比較結果輸出至校正單元； 所述校正單元，用於在所述比較單元中的比較結果超出預設的誤差範圍時，根據所述比較結果獲取補償碼集，並將所述補償碼集輸入至所述輸入單元，以使所述輸入單元根據所述補償碼集對所述第一標準測試碼集進行更新； 所述測試數據採集單元，用於在所述比較單元中的比較結果處於預設的誤差範圍內時，獲取所述待測ADC的所述輸入端的電壓值， 其中，所述輸入單元還用於接收所述校正單元輸出的補償碼集，根據所述補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集，將更新後的第一標準測試碼集中的測試碼輸入至所述待測DAC的輸入端。
10.根據權利要求9所述的測試電路，其特徵在於，還包括 運算放大器，用於將所述DAC輸出的模擬信號進行放大，並將放大的模擬信號輸入所述待測ADC ； 其中，所述運算放大器的第一輸入端連接所述DAC的所述輸出端，所述運算放大器的第二輸入端接地，所述運算放大器的輸出端連接所述待測ADC的輸入端。
11.根據權利要求9至10任一所述的測試電路，其特徵在於，所述第二標準測試碼集中包括與第一標準測試碼集中的碼階一一對應的碼階，所述比較單元，具體用於 將所述待測ADC輸出的測試碼集中的每一個碼階與第二標準測試碼集中對應的碼階相減，獲得與測試碼集中的每一個碼階對應的差值，確定所述每一碼階對應的差值是否均落入所述預設的誤差範圍，若是，則所述比較單元通知測試數據採集單元；否則，所述比較單元將所述差值輸出至校正單元； 相應地，所述校正單元，具體用於 若所述測試碼集中的任何一個碼階對應的差值超出預設的誤差範圍，則獲取所述測試碼集中的每一個碼階對應的差值，將所述測試碼集中所有的碼階分別對應的差值組成補償碼集，將所述補償碼集輸入至所述輸入單元； 其中，所述補償碼集中差值的排列順序與所述第一標準測試碼集中每一標準測試碼的排列順序相同。
12.根據權利要求9至11任一所述的測試電路，其特徵在於，所述輸入單元具體用於向數字模擬轉換器DAC的輸入端輸入第一標準測試碼集中的標準測試碼，並接收所述校正單元輸出的補償碼集，將所述補償碼集中的每一差值與所述第一標準測試碼集中對應的標準測試碼求和，將求和後的所有標準測試碼組成更新後的第一標準測試碼集。
13.根據權利要求9至12任一所述的轉換電路，其特徵在於，所述測試數據採集單元包括數字轉換器和寄存器，所述數字轉換器用於在所述比較單元中的比較結果處於預設的誤差範圍內時，在ADC的所述輸入端採集所述電壓值，並將在所述ADC的輸入端採集到的所述電壓值存儲在所述寄存器中，以用於獲得所述ADC的靜態參數。
14.一種晶片，其特徵在於，所述晶片包括如上權利要求I至13任一所述的轉換電路或者測試電路。
全文摘要
本發明提供一種轉換電路及晶片，該轉換電路包括輸入單元，連接輸入單元的DAC，連接DAC輸出端的ADC，ADC的輸出端連接比較單元，比較單元用於將ADC輸出的測試碼集與第二標準測試碼集進行比較，若比較結果在預設的誤差範圍內，則通知測試數據採集單元；若比較結果超出預設的誤差範圍，則將比較結果輸出至校正單元；校正單元用於根據比較結果獲取補償碼集，並將補償碼集輸入至輸入單元，以使輸入單元根據補償碼集對所述第一標準測試碼集進行更新，獲取更新後的第一標準測試碼集；測試數據採集單元用於獲取ADC輸入端的電壓值。上述轉換電路解決了現有技術中測試ADC需要較長測試時間的問題。
文檔編號H03M1/10GK102938647SQ20121047216
公開日2013年2月20日 申請日期2012年11月20日 優先權日2012年11月20日
發明者鄧開平, 熊濤 申請人:華為技術有限公司