一種計算並標識打孔/重複比特位置的速率匹配算法的製作方法

2023-06-03 14:05:51

專利名稱：一種計算並標識打孔/重複比特位置的速率匹配算法的製作方法
技術領域：
本發明涉及到用於時分同步碼分多址無線移動通訊系統(簡稱為TD-SCDMA系統)的物理層編解碼系統採用TURBO編碼進行速率匹配過程中，計算並標識打孔/重複比特位置的速率匹配算法。
背景技術：
在TD-SCDMA系統中，根據3GPP的34108協議的規定，傳輸數據業務或者流媒體等高速率業務時常常採用TURBO編碼方式。在通訊業務正常進行時，數據業務傳輸信道的傳輸時間間隔(簡稱為TTI)為10毫秒，而每個子幀的時間為5ms，對單用戶而言，根據子幀結構中碼片速率和擴頻因子的關係，一個物理層子幀只能傳輸Ni個比特的用戶數據(其中Ni∈{44，88，176，352，704})。在10毫秒中，高層將流媒體等業務數據按照比特流的形式傳給物理層，每子幀中傳輸的用戶數據的比特個數可能大於或小於Ni(通常將每子幀中傳輸的用戶數據的比特個數稱為比特數，以下簡稱為比特數)。在物理層處理過程中，通過一定的算法，將該用戶數據中某些位置的數據刪除或者重複，使得最終輸出的數據比特數剛好與Ni相同的過程通常被稱之為速率匹配。而將確定需要刪除或者重複的數據位置的計算過程稱為速率匹配算法。在速率匹配算法中，將某些位置的數據刪除的過程稱為「打孔」，而將某些位置的數據重複放入下一個位置的過程，稱為「重複」。由於「打孔」、「重複」的數據均是以比特為計量單位，因此，又常將「打孔」、「重複」的過程稱為「比特打孔」和「比特重複」，或者稱為「打孔/重複比特」。
現有技術在3GPP的TS 25222協議中給出的速率匹配算法中，規定計算並標識需打孔/重複比特位置的子模塊是按照逐個比特計算和判斷的方式進行的，當傳輸的數據量較大時，現有技術執行的冗餘指令數較多，導致速率匹配模塊執行的指令數增加，從而使得整個系統的反應速度變慢，影響系統的正常運行。
在TD-SCDMA系統中，系統終端(簡稱為UE)常採用高速數位訊號處理器(簡稱為DSP)實現物理層編解碼模塊的功能。

發明內容
為解決現有技術逐個比特計算並標識需打孔/重複比特位置的方法，在數據處理量較大時出現系統反應速度變慢等問題，本發明提出一種計算並標識打孔/重複比特位置的方法，該方法建立在DSP指令系統和指令流水線的執行特性的基礎上，在DSP處理器中易於實現，並且能省去現有技術中由於計算非打孔/重複比特位置所產生的時間消耗。同時，該方法不佔用指令寄存器(簡稱為IR)過多的指令代碼，節約了系統資源。仿真試驗檢測證明，該方法對3GPP 34.108中規定的各種傳輸業務組合的不同打孔率都有明顯的優化效果。
本發明速率匹配算法將待進行速率匹配計算的數據系列分為三個子系列，在計算打孔比特位置時，先確定基本打孔間隔值Δx，再計算新誤差序列的增量Δm、新誤差序列減量Δp、打孔比特間距修正值Δem、初始打孔位置j和起始誤差更新值e′0＝j×emin us-eini，然後，根據Δx、Δm、Δp、Δem、j和e′0等參數計算打孔位置並循環計算(ΔNi，j/2+1)次，最終確定出整個數據系列的打孔比特位置；在計算重複比特位置時，其計算步驟與計算打孔比特位置的步驟基本相同，僅是將重複比特標誌存放在重複標記數組內的步驟與計算打孔比特位置的相應步驟不同。
本發明速率匹配算法採用下列方法選擇基本打孔間隔值Δx選擇整數i，使得(i-1)×emin us-eplus＜0且i×emin us-eplus＞0；計算f＝(2i-1)×emimus-2×eplus並判斷是否f＜0，是則基本打孔間隔值Δx＝j，否則基本打孔間隔值Δx＝i-1。
本發明速率匹配算法採用下列方法計算新誤差序列的增量Δm、減量Δp和打孔比特間距修正值Δem
計算temp＝eplus-Δx×emimus並判斷是否temp≤0，是則Δm＝temp、Δp＝emin us和Δem＝-1，否則Δm＝temp、Δp＝-emin us和Δem＝1。
本發明速率匹配算法採用下列方法計算初始打孔位置j及起始誤差更新值e′0選擇整數j，使得(j-1)×emin us-eini＜0且j×emin us-eini＞0，則j為第一個打孔位置距該序列首地址的偏移量；計算表達式e′0＝j×emin us-eini，則e′0為打孔起始誤差更新值。
本發明速率匹配算法計算並標識打孔比特位置的步驟包括1、計算初始化值e′＝e′0，m＝1；2、計算e′＝e′-Δm；3、若e′≤-emin us並且Δem＝-1，或者e′≥0並且Δem＝1時，設置打孔距離為d＝Δx+Δem，同時修正誤差更新量e′＝e′+Δp；如果不滿足上述條件時，則不改變d和e′的值；4、將上一打孔比特位置偏移d位比特，將0xdddd寫入該比特位；5、將d設置為基本打孔間隔d＝Δx；並且增加打孔比特計數值m＝m+1；6、當m≤[ΔNi，j/2+1]時，重複執行步驟2-5，直到m＝[ΔNi，j/2+1]。


圖1現有技術3GPP TS25222中速率匹配算法計算並標識打孔比特位置的流程示意圖；圖2本發明速率匹配算法計算並標識打孔比特位置的流程示意圖；圖3不同打孔率條件下現有技術和本發明速率匹配算法的性能比較示意圖。
下面結合附圖以及具體實施方式
對本發明速率匹配算法做進一步的說明。
圖1是現有技術3GPP TS25222中速率匹配算法計算並標識打孔比特位置的流程示意圖。由圖可知，現有技術在計算並標識打孔比特位置時，先將待計算的數據系列分為三個字子系列，分別對每個子系列進行速率匹配計算，對第i個子系列(i＝2，3)中需要打孔的位置填寫OXDDDD，在計算完所有子系列後，再進行比特合併，即如出現OXDDDD則忽略該位置的數據，速率匹配計算結束。現有技術對每個子系列進行速率匹配計算時是按照逐個比特計算和判斷的方式進行的，當傳輸的數據量較大時，現有技術執行的冗餘指令數較多，導致速率匹配模塊執行的指令數增加，從而使得整個系統的反應速度變慢，影響系統的正常運行。
根據3GPP TS25222協議的規定，具體的比特打孔位置是通過計算e的計算表達式後，根據其符號的正負進行判斷的。在計算e的計算表達式時速率匹配的參數主要有eini，eplus和eminus。其中，eini是初始誤差係數，該係數由3GPPTS25.222中參數計算部分得出；eminus是誤差減量，eplus是誤差增量，均為在逐比特判斷打孔位置時用於計算e的增量和減量。對於某一位置比特，先將e減去eminus，如果e＞0表示該位置不需要打孔(或者重複)，繼續判斷下一位置比特；如果e＜0，則說明該位置需要進行打孔(或者重複)操作，操作完成後再進入下一比特判斷。
現有技術在進行速率匹配算法的打孔計算時，速率匹配模塊計算並標識打孔比特位置的算法包括以下步驟(參數計算部分省略)1)計算初始化值e＝eini，m＝1，其中，m指示比特序列的位置；2)更新誤差e＝e-emin us；3)判斷是否e≤0，是則將0xdddd寫入該比特位，同時修正更新量e＝e+eplus，否則不對該位比特xi，m進行任何操作；4)增加已經處理比特計數值m＝m+1；5)判斷是否m≤X1(此時X1為速率匹配前的比特個數)時，是則重複執行步驟2)-4)，否則結束速率匹配計算。
可見，該算法的循環次數為速率匹配前的比特個數，當Xi很大時，計算量顯著增加，系統運行速度變慢。
圖2是本發明速率匹配算法計算並標識打孔比特位置的流程示意圖。
在此，先對本發明速率匹配算法涉及到的相關概念和變量做一個簡要的說明打孔間隔值兩個被打孔比特之間間隔的比特數。
打孔間隔值集在整個匹配序列中出現的所有打孔間隔值的集合。根據3GPP TS25.222規定的速率匹配算法和3GPP 34.108的傳輸業務配置，打孔間隔值集裡由相鄰的兩個整數值組成。
Δx基本打孔距離，在打孔序列中出現次數較多的打孔間隔值。
Δem打孔比特間距的修正值，可以用Δx+Δem計算另一個打孔間隔值，且Δem∈{-1，1}。
e′新誤差系列，本發明方法滿足現有技術誤差更新的計算方法。該新誤差序列相當於現有技術算法中的e序列，該序列是一個數組，記錄每次增加或者減小後的誤差更新值。為以示區別本發明採用e′表示，該誤差系列實際上是對應每個打孔位置比特進行增量(或減量)計算操作後的值，本發明方法仍採用增量、減量以及溢出的判斷準則計算發生跳變的打孔位置，並將新誤差更新值記為e′，把起始的新誤差e′記為e′0Δm新誤差序列中更新e′的減量Δp新誤差序列中更新e′的增量ΔNi，j整個TURBO序列需要打孔的比特數。
本發明方法速率匹配算法計算並標識打孔比特位置的步驟包括1、確定基本打孔間隔值Δx選擇整數i，使得(i-1)emin us-eplus＜0且i×emin us-eplus＞0，計算並判斷是否f＝(2i-1)×emin us-2×eplus＜0，是則Δx＝i，否則Δx＝i-1；所謂基本打孔間隔值是在整個打孔序列中出現次數較多的打孔間隔值，採用本發明方法選取的基本打孔間隔值可以減小對打孔間距d的修正。
2、計算新誤差序列增量Δm，新誤差序列減量Δp，打孔比特間距修正值Δem如果temp＝eplus-Δx×emin us≥0，則Δm＝temp，Δp＝-emin us，Δem＝1；如果temp＝eplus-Δx×emin us＜0，則Δm＝temp，Δp＝emin us，Δem＝-1；計算中，如果選擇了較小的數值作為基本打孔間隔，計算新誤差序列e』出現超過判決門限時，選擇+1作為打孔修正值；同理，如果選擇了較大的數值作為基本打孔間隔，則需要選擇-1作為打孔修正值。
3、計算初始打孔位置j，起始誤差更新值e`0選擇整數j，使得(j-1)×emin us-eini＜0且j×emin us-eini＞0，則j為第一個打孔位置距該數據序列首地址的偏移量；計算起始誤差更新值e′0＝j×emin us-eini，該誤差為新誤差系列的初始值。
4、根據Δx、Δm、Δp、Δem、j和e`0等參數計算並標識打孔位置並循環計算(ΔNi，j/2+1)次1)計算初始化值e′＝e′0，m＝1；2)計算e′＝e′-Δm；3)若e′≤-emin us並且Δem＝-1，或者e′≥0並且Δem＝1時，設置打孔距離為d＝Δx+Δem，同時修正誤差更新量e′＝e′+Δp；如果不滿足上述條件時，則不改變d和e′的值；4)將上一打孔比特位置偏移d位比特，將0xdddd寫入該比特位；5)將d設置為基本打孔間隔d＝Δx；並且增加打孔比特計數值m＝m+1；6)當m≤[ΔNi，j/2+1]時，重複執行步驟2-5，直到m＝[ΔNi，j/2+1]。
需要說明的是根據3GPP TS25.222協議中速率匹配的比特分離模塊中子序列的分離方法，取出該次需打孔的子序列首地址作為打孔的起始地址(如果是計算比特重複，同樣按照該方法計算需要重複子序列的首地址，只是將標記值寫入重複標記數組)，然後，按照上述步驟根據打孔偏移量計算第i個打孔比特的位置並插入打孔標記。由於比特分離模塊將數據序列分解成了3個相等的子序列，所以在需要做TURBO打孔的兩個校驗序列中，打孔比特基本相同，當ΔNi，j為奇數時，有一個校驗序列需要少打一個比特。在本發明方法中，每個序列都按照最大的打孔數配置，讓每個序列循環(ΔNi，j/2+1)次，然後在比特合併子模塊按照總比特數循環，將最後多打的比特忽略。
對於計算速率匹配比特重複位置的情況，選擇或計算各個參數的方法與計算比特打孔位置的方法是完全一樣的，確定具體比特位置的方法及步驟也是一樣的。由於「比特重複」是在數據比特合併時將某些位置數據重複，使數據系列達到預定的長度。因此，不能在原數據系列的比特重複位置按位直接進行重複，所以需要將比特重複位置的標誌存放在重複標記數組內，在進行數據比特合併時根據重複標記數組的記錄，確定需要比特重複的位置及重複比特數，從而使數據系列達到預定的長度。
仿真測試結果仿真條件①根據3GPP 34.108中不同的傳輸業務類型，在不同的傳輸速率和業務組合時，對本發明速率匹配算法和現有技術速率匹配算法所耗費的時間進行統計比較。
②為避免由於外在因素而造成對速率匹配算法性能估計產生偏差，避免不同公司的彙編語言的優化方法不同所帶來的誤差，對兩種速率匹配算法均採用了最佳的指令優化技術，包括指令流水線排序以及採用精簡指令集等。
③在TD-SCDMA物理層鏈路中，分別採用現有技術速率匹配算法和本發明速率匹配算法對速率匹配模塊進行完整模塊的性能仿真。
仿真結果表1列出了不同業務配置兩種算法的時間耗費比較。在「計算並寫入打孔/重複比特標誌」的子模塊中，比較現有技術速率匹配算法與本發明速率匹配算法的代碼實際執行時間(即耗費時間)，其中耗時的單位是cycle。該子模塊在上、下行鏈路的耗時是相同的。
表1子模塊中兩種算法的耗時比較表

表2給出以上各種測試例中的速率匹配前後的數據量以及傳輸業務組合類型和打孔率。
表2表1測試例中的傳輸業務類型以及相關參數


表3給出了上行和下行鏈路，在完整的速率匹配模塊級中，兩種算法的程序耗時統計。由此表可知本發明速率匹配算法子模塊的優化對整個速率匹配模塊效率提高的影響。
表3速率匹配模塊中兩種算法的耗時統計

由於下行重複在比特合併模塊需要執行額外的數據傳輸，所以下行的優化性能比上行的略低一些。儘管如此，本發明速率匹配算法對現有技術速率匹配算法的優化率基本保持在12％左右，當處理的數據量較大時，本發明速率匹配算法減少的耗時更多。
為測試本發明速率匹配算法對不同打孔率的適用性，選取上行鏈路為64KCS+3.4K信令的傳輸組合時不同打孔係數(PL值)和擴頻因子數測試不同打孔率對本發明速率匹配算法的影響。圖3是不同打孔率條件下現有技術速率匹配算法和本發明速率匹配算法的性能比較示意圖。圖中，縱坐標表示時間周期，橫坐標表示打孔率(此處由Q＝emin us/eplus表示，Q值越小，表示被打孔比特數越少，反之，表示被打孔比特數越多)。由圖可知，當被打孔比特數與匹配前比特數的比值(通常成為P值)較小時，本發明速率匹配算法的性能顯得更為優異。這是因為P值越低，基本打孔距離Δx相較大，相對於現有技術速率匹配算法循環次數為固定值，本發明速率匹配算法需要循環的次數便會顯得更少。同時，從上述步驟可以看出，本發明速率匹配算法不會增加程序寄存器(IR)的過多的代碼空間。
本發明速率匹配算法以實際的硬體平臺驗證了本發明速率匹配算法的優異性，本行業技術人員可以在不背離發明精神和實質的情況下，根據實際硬體平臺和指令系統對本發明速率匹配算法做出各種相應的改變或者變形。但這些相應的改變或變形均屬於本發明速率匹配算法的權利要求保護範圍。
權利要求
1.一種計算並標識打孔/重複比特位置的速率匹配算法，將待進行速率匹配計算的數據系列分為三個子系列，其特徵在於在計算打孔比特位置時，先確定基本打孔間隔值Δx，再計算新誤差序列的增量Δm、新誤差序列減量Δp、打孔比特間距修正值Δem、初始打孔位置j和起始誤差更新值e′0＝j×eminus-eini，然後，根據Δx、Δm、Δp、Δem、j和e′0等參數計算打孔位置並循環計算(ΔNi，j/2+1)次，最終確定出整個數據系列的打孔比特位置；在計算重複比特位置時，其計算步驟與計算打孔比特位置的步驟基本相同，僅是將重複比特標誌存放在重複標記數組內的步驟與計算打孔比特位置的相應步驟不同。
2.根據權利要求1所述速率匹配算法，其特徵在於採用下列方法選擇基本打孔間隔值Δx選擇整數i，使得(i-1)×eminus-eplus＜0且i×eminus-eplus＞0；計算f＝(2i-1)×emimus-2×eplus並判斷是否f＜0，是則基本打孔間隔值Δx＝i，否則基本打孔間隔值Δx＝i-1。
3.根據權利要求1所述速率匹配算法，其特徵在於採用下列方法計算新誤差序列的增量Δm、減量Δp和打孔比特間距修正值Δem計算temp＝eplus-Δx×emimus並判斷是否temp≤0，是則Δm＝temp、Δp＝eminus和Δem＝-1，否則Δm＝temp、Δp＝-eminus和Δem＝1。
4.根據權利要求1所述速率匹配算法，其特徵在於採用下列方法計算初始打孔位置j及起始誤差更新值e′0選擇整數j，使得(j-1)×eminus-eini＜0且j×eminus-eini＞0，則j為第一個打孔位置距該序列首地址的偏移量；計算表達式e′0＝j×eminus-eini，則e′0為打孔起始誤差更新值。
5.根據權利要求1所述速率匹配算法，其特徵在於計算並標識打孔比特位置的步驟包括1)計算初始化值e′＝e′0，m＝1；2)計算e′＝e′-Δm；3)若e′≤-eminus並且Δem＝-1，或者e′≥0並且Δem＝1時，設置打孔距離為d＝Δx+Δem，同時修正誤差更新量e′＝e′+Δp；如果不滿足上述條件時，則不改變d和e′的值；4)將上一打孔比特位置偏移d位比特，將Oxdddd寫入該比特位；5)將d設置為基本打孔間隔d＝Δx；並且增加打孔比特計數值m＝m+1；6)當m≤[ΔNi，j/2]時，重複執行步驟2-5，直到m＝[ΔNi，j/2]。
全文摘要
為解決現有技術逐個比特計算並標識需打孔/重複比特位置的方法，在數據處理量較大時出現系統反應速度變慢等問題，本發明提出一種計算並標識打孔/重複比特位置的方法，該方法建立在DSP指令系統和指令流水線的執行特性的基礎上，在DSP處理器中易於實現，並且能省去現有技術中由於計算非打孔/重複比特位置所產生的時間消耗。同時，該方法不佔用指令寄存器(簡稱為IR)過多的指令代碼，節約了系統資源。仿真試驗檢測證明，該方法對3GPP 34.108中規定的各種傳輸業務組合的不同打孔率都有明顯的優化效果。
文檔編號H04J3/07GK101079678SQ20071007866
公開日2007年11月28日 申請日期2007年6月29日 優先權日2007年6月29日
發明者黎傑文, 申敏 申請人:重慶重郵信科(集團)股份有限公司