一種二極體選擇元件陣列結構及製造方法
2023-05-28 15:03:06
一種二極體選擇元件陣列結構及製造方法
【專利摘要】本發明公開二極體選擇元件陣列結構製造方法：在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱；在淺隔離槽中填滿絕緣層；在P型半導體襯底上形成N阱；在N阱上層掩埋第一P型擴散層；N結胚體柱上形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成二極體第一極；P結胚體柱上延伸形成第二P型擴散層，第二P型擴散層上層形成鎢插塞，鎢插塞與第二P型擴散層連接形成二極體第二極；N阱一側上層形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成N阱的接觸點電極。本發明工藝簡單，節約製造成本；由該方法形成二極體選擇元件陣列結構，品質較好。
【專利說明】一種二極體選擇元件陣列結構及製造方法
【技術領域】
[0001]本發明涉及半導體【技術領域】，尤其是指一種二極體選擇元件陣列結構及製造方法。
【背景技術】
[0002]相變隨機存儲器具有高讀取速度、低功率、高容量、高可靠度、高寫擦次數、低工作電壓/電流和低成本等特性，適合與CMOS工藝結合，用來作為較高密度的獨立式或嵌入式的存儲器應用。
[0003]相變隨機存取存儲器包括具有相變層的存儲節點、連接到該存儲節點的電晶體和與電晶體接的PN結二極體。根據施加到其上的電壓，相變層從結晶態變成非結晶態，或與此相反。當所施加的電壓為設置電壓，相變層從非結晶態變成結晶態。當所施加的電壓為重置電壓，相變層從結晶態轉變成非結晶態。
[0004]然而，現有技術相變隨機存儲器製作過程中PN結二極體是由外延矽或選擇性外延矽形成，如圖1所示，現有技術相變隨機存儲器的PN結二極體結構10，在P型半導體襯底101內注入N型離子，形成掩埋N阱102 ;然後，在P型半導體襯底101上形成N型外延層103 ;在N型外延層103表面摻雜P型離子，形成P型擴散層104。
[0005]現有技術形成相變隨機存儲器中的PN結二極體採用外延矽或選擇性外延矽作為材料，製造成本昂貴；另外，由於外延矽或選擇外延矽的沉積溫度高，對襯底表面要求高，使製造PN結二極體的工藝複雜，花費時間長；同時，PN結二極體採用在襯底表面堆疊方式形成，其存在材料品質問題。
【發明內容】
[0006]本發明的目的在於提供一種二極體選擇元件陣列結構及製造方法，該製造方法工藝簡單，對襯底表面要求較低，節約製造成本；由該方法形成二極體選擇元件陣列結構，成本較低，且品質較好。
[0007]為達成上述目的，本發明的解決方案為:
一種二極體選擇元件陣列結構製造方法，包括以下步驟:
步驟一，在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱；
步驟二，在淺隔離槽中填滿絕緣層；
步驟三，在P型半導體襯底上形成N阱；
步驟四，在N阱上層掩埋第一P型擴散層；
步驟五，在位於第一 P型擴散層上層的N結胚體柱上形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成二極體第一極；在位於第一 P型擴散層上層的P結胚體柱上延伸形成第二 P型擴散層，第二 P型擴散層上層形成鎢插塞，鎢插塞與第二 P型擴散層連接形成二極體第二極；N阱一側上層形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成N阱的接觸點電極。
[0008]進一步，步驟三中，採用N阱掩模、曝光、顯影工藝把N阱區域打開；用離子植入方式把N型離子植入N阱區域，執行N阱驅入形成N阱，使淺隔離槽之間的胚體柱稀釋為輕摻雜P型擴散層或輕摻雜N型擴散層。
[0009]進一步，N型離子為磷離子或砷離子的一種或兩種，劑量為lE12_lE14cm_2。
[0010]進一步，步驟四中，採用掩埋、曝光、顯影工藝把第一 P型擴散區域打開；用離子植入方式把P型離子植入P型擴散區域，形成第一 P型擴散層。
[0011]進一步，P型離子為硼離子，劑量為5E14-5E15 cnT2，能量為25Kev_150Kev。
[0012]進一步，在步驟二之後還包括在P型半導體襯底上形成深隔離槽步驟；深隔離槽的深度大於淺隔離槽的深度，在深隔離槽中填滿絕緣層，絕緣層的高度等於深隔離槽的高度；深隔離槽位於N阱的接觸點電極一側。
[0013]一種二極體選擇元件陣列結構，在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽中填滿絕緣層，使淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱；在P型半導體襯底中心位置形成N阱，在N阱上層掩埋第一 P型擴散層；在位於第一 P型擴散層上層的N結胚體柱上形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成二極體第一極；在位於第一 P型擴散層上層的P結胚體柱上延伸形成第二 P型擴散層，第二 P型擴散層上層形成鎢插塞，鎢插塞與第二 P型擴散層連接形成二極體第二極；N阱一側上層形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成N阱的接觸點電極。
[0014]進一步，在P型半導體襯底上還形成深隔離槽；深隔離槽的深度大於淺隔離槽的深度，在深隔離槽中填滿絕緣層，絕緣層的高度等於深隔離槽的高度；深隔離槽位於N阱的接觸點電極一側。
[0015]進一步，在P型半導體襯底上還形成邏輯電路，邏輯電路位於深隔離槽一側。
[0016]採用上述方案後，本發明在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱，使得本發明二極體的P結形成於P型半導體襯底上，同時，二極體的N結陣列也形成在P型半導體襯底上，由於P型半導體襯底的品質純度高，因此，本發明二極體選擇元件陣列結構品質較好。
[0017]同時，本發明二極體選擇元件陣列結構製造方法工藝簡單，對襯底表面要求較低，節約製造成本。
【專利附圖】
【附圖說明】
[0018]圖1為現有技術PN結二極體結構示意圖；
圖2為本發明在P型半導體襯底上形成淺隔離槽示意圖；
圖3為本發明在P型半導體襯底上形成深隔離槽示意圖；
圖4為本發明在P型半導體襯底上形成N阱示意圖；
圖5為本發明在P型半導體襯底上掩埋第一 P型擴散層示意圖；
圖6為本發明二極體選擇元件陣列結構形成示意圖。
[0019]標號說明
PN結二極體結構10 P型半導體襯底101N阱102
N型外延層103P型擴散層104
P型半導體襯底I淺隔離槽11
胚體柱12深隔離槽13
N阱14第一 P型擴散層15
邏輯閘16N型擴散層17
鎢插塞18第二 P型擴散層19 邏輯電路2。
【具體實施方式】
[0020]以下結合附圖及具體實施例對本發明作詳細說明。
[0021]參閱圖2至圖6所示，本發明揭示的一種二極體選擇元件陣列結構製造方法，包括以下步驟:
如圖2所示，提供P型半導體襯底1，在P型半導體襯底I上間隔形成淺隔離槽11，其執行步驟包含在P型半導體襯底I上形成氧化矽層或氮化矽層，執行光刻步驟包含採用隔離掩模、曝光、顯影等把淺隔離槽11區域打開，採用各向異性幹蝕刻方式執行矽蝕刻以形成的隔離槽11。淺隔離槽11的形成為標準製程，此處不詳述。淺隔離槽11之間形成胚體柱12，其中之一為P結胚體柱，其餘為N結胚體柱。
[0022]如圖3所示，在圖2的結構上形成深隔離槽13，深隔離槽13的深度大於淺隔離槽11的深度；將二極體選擇元件陣列結構與其它電路較好地隔離。執行光刻步驟包含採用深隔離槽13掩模、曝光、顯影等把深隔離槽13區域打開，採用各向異性幹蝕刻方式執行矽蝕刻以形成深隔離槽13。深隔離槽13的形成為標準製程，此處不詳述。
[0023]在圖3的結構上，用熱生長和化學氣相澱積方式形成氧化矽層，該氧化矽層的厚度超過深隔離槽13的深度，將深隔離槽13和淺隔離槽11填滿；執行化學機械研磨法把氧化矽層研磨後讓剩餘的氧化矽剛好填滿深隔離槽13和淺隔離槽11。
[0024]如圖4所示，在圖3的結構基礎上，在P型半導體襯底I上形成N阱14。執行光刻步驟包含採用N阱掩模、曝光、顯影等把N阱14區域打開；用離子植入方式把N型離子如磷離子及砷離子等植入N阱14區域，該N型離子可以包含一種或數種離子，劑量為1E12chT2-1E14 cm2,能量分別為10Kev_200Kev或200Kev-800Kev ；N阱用到的N型離子通常有2-4種，能量大的離子打的比較深，其能量在200Κθν-800Κθν之間；能量小的離子打的比較淺，其能量在10KeV-200KeV之間。執行N阱驅入形成N阱14、使淺隔離槽11之間的胚體柱12稀釋為輕摻雜P型擴散層或輕摻雜N型擴散層。
[0025]如圖5所示，在圖4的結構基礎上，在N阱14上層掩埋第一 P型擴散層15。執行光刻步驟包含採用P型擴散掩模、曝光、顯影等把掩埋第一 P型擴散層15區域打開；用離子植入方式把P型離子如硼離子植入第一 P型擴散層15區域，該P型離子劑量為5E14 cm_2-5E15cm_2，能量為25Kev-150Kev。該掩埋第一 P型擴散層15形成存儲單元的掩埋字線(BuriedWord Line)。
[0026]如圖6所示，在圖5的結構上，形成二極體選擇元件陣列。執行步驟包含形成多晶矽柵極電晶體如成長柵氧化，用化學汽相澱積方式形成多晶矽層或非晶矽層，採用邏輯閘掩模、曝光、顯影等把邏輯閘16區域打開，採用各向異性幹蝕刻方式執行多晶矽蝕刻或非晶矽蝕刻以形成邏輯閘16。
[0027]在位於第一 P型擴散層15上層的N結胚體柱上形成N型擴散層17，N型擴散層17上層形成鎢插塞18，鎢插塞18與N型擴散層17連接形成二極體第一極；N阱14 一側上層也形成N型擴散層17，N型擴散層17上層形成鎢插塞18，鎢插塞18與N型擴散層17連接形成N阱14的接觸點電極。形成N型擴散層17包含採用N型擴散掩模、曝光、顯影等把N型擴散層17區域打開，用離子植入方式把N型離子如磷離子、砷離子等植入N型擴散層17區域，該N型離子劑量為1E13 cnT2-5E15 cnT2，能量為10Kev_100Kev。
[0028]在位於第一 P型擴散層15上層的P結胚體柱上延伸形成第二 P型擴散層19，第二 P型擴散層19上層形成鎢插塞18，鎢插塞18與第二 P型擴散層19連接形成二極體第二極。形成第二 P型擴散層19包含採用P型擴散掩模、曝光、顯影等把第二 P型擴散層19區域打開，用離子植入方式把P型離子如硼離子植入第二 P型擴散層19區域，該P型離子劑量為 1E13 cnT2-5E15 cnT2，能量為 10Kev-100Kev。
[0029]形成鎢插塞18包含採用接觸窗掩模、曝光、顯影等把接觸窗區域打開，執行金屬鈦澱積、氮化鈦澱積和鎢澱積，執行化學機械研磨法把鎢研磨後讓剩餘的鎢剛好填滿接觸窗、並與周邊的隔離絕緣層的頂面等高，即與淺隔離槽11及深隔離槽13的頂面等高。
基於上述製造方法形成的一種二極體選擇元件陣列結構，在P型半導體襯底I上間隔形成淺隔離槽11，淺隔離槽11中填滿絕緣層，絕緣層為氧化矽，使淺隔離槽11之間形成胚體柱12，其中之一為P結胚體柱，其餘為N結胚體柱。
[0030]在P型半導體襯底I中心位置形成N阱14，在N阱14上層掩埋第一 P型擴散層15 ;在位於第一 P型擴散層15上層的N結胚體柱上形成N型擴散層17，N型擴散層17上層形成鎢插塞18，鎢插塞18與N型擴散層17連接形成二極體第一極。
[0031]在位於第一 P型擴散層15上層的P結胚體柱上延伸形成第二 P型擴散層19，第二 P型擴散層19上層形成鎢插塞18，鎢插塞18與第二 P型擴散層19連接形成二極體第二極。
[0032]N阱14 一側上層形成N型擴散層17，N型擴散層17上層形成鎢插塞18，鎢插塞18與N型擴散層17連接形成N阱14的接觸點電極。
[0033]本發明二極體選擇元件陣列結構，在P型半導體襯底I上還形成深隔離槽13 ;深隔離槽13的深度大於淺隔離槽11的深度，在深隔離槽13中填滿絕緣層，絕緣層為氧化矽層，絕緣層的高度等於深隔離，13的高度；深隔離槽13位於N阱14的接觸點電極一側。
[0034]本發明二極體選擇元件陣列結構，在P型半導體襯底I上還形成邏輯電路2，邏輯電路2位於深隔離槽13—側。深隔離槽13將二極體電路與邏輯電路2隔開。邏輯電路2具體結構為常規電路，其製造方法為常規製程，此處不詳述。
[0035]本發明採用掩埋字線方式製造二極體選擇元件陣列，該陣列適用於高密度的存儲元件如相變化存儲器、電阻隨機存取存儲器、導電橋隨機存取記憶體等，製造步驟簡單，而且不需使用外延生長。
[0036]以上所述僅為本發明的較佳實施例，並非對本案設計的限制，凡依本案的設計關鍵所做的等同變化，均落入本案的保護範圍。
【權利要求】
1.一種二極體選擇元件陣列結構製造方法，其特徵在於:包括以下步驟: 步驟一，在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱； 步驟二，在淺隔離槽中填滿絕緣層； 步驟三，在P型半導體襯底上形成N阱； 步驟四，在N阱上層掩埋第一P型擴散層； 步驟五，在位於第一 P型擴散層上層的N結胚體柱上形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成二極體第一極；在位於第一 P型擴散層上層的P結胚體柱上延伸形成第二 P型擴散層，第二 P型擴散層上層形成鎢插塞，鎢插塞與第二 P型擴散層連接形成二極體第二極；N阱一側上層形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成N阱的接觸點電極。
2.如權利要求1所述的一種二極體選擇元件陣列結構製造方法，其特徵在於:步驟三中，採用N阱掩模、曝光、顯影工藝把N阱區域打開；用離子植入方式把N型離子植入N阱區域，執行N阱驅入形成N阱，使淺隔離槽之間的胚體柱稀釋為輕摻雜P型擴散層或輕摻雜N型擴散層。
3.如權利要求2所述的一種二極體選擇元件陣列結構製造方法，其特徵在於:N型離子為磷離子或砷離子的一種或兩種，劑量為lE12-lE14cnT2，能量分別為10Kev_200Kev或200Kev-800Kevo
4.如權利要求1所述的一種二極體選擇元件陣列結構製造方法，其特徵在於:步驟四中，採用掩埋、曝光、顯影工藝把第一 P型擴散區域打開；用離子植入方式把P型離子植入P型擴散區域，形成第一 P型擴散層。
5.如權利要求4所述的一種二極體選擇元件陣列結構製造方法，其特徵在於:P型離子為硼離子，劑量為5E14-5E15 cnT2，能量為25Kev_150Kev。
6.如權利要求1所述的一種二極體選擇元件陣列結構製造方法，其特徵在於:在步驟二之後還包括在P型半導體襯底上形成深隔離槽步驟；深隔離槽的深度大於淺隔離槽的深度，在深隔離槽中填滿絕緣層，絕緣層的高度等於深隔離槽的高度；深隔離槽位於N阱的接觸點電極一側。
7.一種二極體選擇元件陣列結構，其特徵在於:在P型半導體襯底上間隔形成淺隔離槽，淺隔離槽中填滿絕緣層，使淺隔離槽之間形成胚體柱，其中之一為P結胚體柱，其餘為N結胚體柱；在P型半導體襯底中心位置形成N阱，在N阱上層掩埋第一 P型擴散層；在位於第一 P型擴散層上層的N結胚體柱上形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成二極體第一極；在位於第一 P型擴散層上層的P結胚體柱上延伸形成第二 P型擴散層，第二 P型擴散層上層形成鎢插塞，鎢插塞與第二 P型擴散層連接形成二極體第二極；N阱一側上層形成N型擴散層，N型擴散層上層形成鎢插塞，鎢插塞與N型擴散層連接形成N阱的接觸點電極。
8.如權利要求7所述的一種二極體選擇元件陣列結構，其特徵在於:在P型半導體襯底上還形成深隔離槽；深隔離槽的深度大於淺隔離槽的深度，在深隔離槽中填滿絕緣層，絕緣層的高度等於深隔離槽的高度；深隔離槽位於N阱的接觸點電極一側。
9.如權利要求7所述的一種二極體選擇元件陣列結構，其特徵在於:在P型半導體襯底上還形成邏輯電路，邏輯 電路位於深隔離槽一側。
【文檔編號】H01L27/082GK103972172SQ201310040155
【公開日】2014年8月6日 申請日期:2013年2月1日 優先權日:2013年2月1日
【發明者】陳秋峰, 王興亞 申請人:廈門博佳琴電子科技有限公司