全硬體日曆數字鐘的製作方法

2023-05-28 07:48:06 2

專利名稱：全硬體日曆數字鐘的製作方法
技術領域：
本實用新型屬於儀表領域。
現有的日曆鍾一般有三種形式，一種是人工轉動翻牌的帶日曆石英鐘，這種產品操作比較麻煩，且易忘記翻動日曆牌；另一種是自動翻牌的日曆數字鐘，該鐘的不足之處是，採用機械傳動，易出故障，且無夜明功能；還有一種採用LED數字鐘，其弊端在於①使用cmos集成線路搭成，由於使用晶片多，且採用專用時鐘片，其工作電流較大，所以不易加保護電源，停電時，時鐘將會停止運行，影響時間的準確性；②使用電子表芯改裝，生產工藝性差，不易大量生產，如使用計算機線路專用晶片，一是成本較高，二是仍需加一些抗幹擾措施，才能保證時鐘可靠運行。
本實用新型的目的在於提供一種可靠性高、節能、全自動進位，並帶保護電源的全硬體日曆數字鐘。
本實用新型包括顯示電路1、解碼驅動電路2、驅動電路3、三態緩衝電路4、時鐘電路5、驅動電路6、位解碼電路7、位計數電路8，位計數電路8的輸出分兩路，一路接三態緩衝電路4的輸入端，另一路接位解碼電路7的輸入端，驅動電路3的信號輸入端與三態緩衝電路4和時鐘電路5相連，解碼驅動電路2的信號輸出端與顯示電路1相連，其輸入端接驅動電路3的輸出端，位解碼電路7的信號輸入端與時鐘電路5相連，驅動電路6的輸出端與顯示電路1相連，其輸入端接位解碼電路7的輸出端。時鐘電路5輸出的位計數、碼計數兩路，其位計數通過位解碼電路7輸入到驅動電路6，將信號輸入到顯示電路1，碼計數通過驅動電路3輸入到解碼驅動電路2，將信號傳給顯示電路1。當時鐘出現誤差時，調整位計數電路8，改變內部工作狀態，一路通過位解碼電路7調整日期，另一路通過三芯緩衝電路4調整時間。
本實用新型的優點在於具有秒、分、時、日、月、星期顯示，全部自動進位；使用全硬性線路，成本低，可靠性高，可在各種惡劣環境下運行；採用動態顯示方式，在保證LED數碼管亮度足夠的基礎上，動態顯示要比靜態顯示節電50％以上；本實用新型用3.6V蓄電池做保護電源，即使停電，也不會影響時鐘的正常運行。


圖1為本實用新型電路原理框圖圖2為本實用新型電路原理圖圖3為本實用新型電源電路實施例顯示電路1由11個LED顯示器L1～L11、可調電阻R1～R11、發光二極體D1～D2組成，解碼驅動電路2由解碼驅動器T3、電阻R13～R17組成，解碼驅動器T3可選用CD4513，驅動電路3由驅動器T6、電阻R18～R21組成，驅動器T6可選用74LS07，三態緩衝電路4由六同相緩衝器T10、電阻R25組成，六同相緩衝器T10可選用CD4503，時鐘電路5由時鐘晶片T9、電阻R26～R28、開關W4、二極體D7、電容C4～C6、保護電源E1、振蕩器XT組成，時鐘晶片T9可選用M5832，驅動電路6由驅動器T1、T2組成，驅動器T1、T2均可選用74LS06，位解碼電路7由十進位解碼器T4、2輸入端四或非門T5、2輸入端四與非史密特觸發器T7組成，位計數電路8由電阻R22～R24、R29～R30、二極體D3～D6、開關W1～W3、開關K、電容C1、C2、雙二進位加法計數器T8組成，T8可選用CD4520，二極體D5、D6的正極和電阻R23的一端均與T8的(15)腳相連，二極體D5、D6的負極和電阻R23的另一端分別接T8的(12)、(11)、(14)腳，電容C1與開關W1並聯後一端接T8的⑩腳，另一端接地，電阻R22連於T8的⑩、(16)腳之間，T8的⑨腳接地，(16)腳接Vdd，電阻R29的一端和二極體D3、D4的正極均與T8的⑦腳相連，電阻R29的另一端和二極體D3、D4的負極分別與T8的⑥、④、③腳相連，T8的①、⑧腳接地，③、④、⑤、⑥腳分別與T4的⑩、(13)、(12)、(11)腳相連，T8的②腳與T7的④腳相連，T4的⑧腳接地，T4的(16)腳接Vdd，T4的⑤、⑨、④、⑦腳分別與T1的⑨、⑤、③、①腳相連，T4的⑥、①、(15)、②、(14)、③腳分別與T2的(13)、(11)、⑨、⑤、③、①腳相連，T1的(12)、(13)腳懸空，(14)腳接Vdd，(11)腳接T5的腳⑩，T1的⑩、⑧、⑥、④、②分別接可調電阻R1、R2、R3、R4、R5的一端，可調電阻R1、R2、R3、R4、R5的另一端分別接LED顯示器L1、L2、L3、L4、L5的位線，電容C2與開關W2並聯後，一端接地，另一端與T7的⑤腳相連，電阻R24一端接T7的⑤腳，另一端接Vdd，電阻R30一端與T7的④腳相連，另一端接開關K的②腳，T7的⑥腳和開關K的②腳均通過電容C3接地，開關W3連於開關K的②腳和T9的18腳之間，T10的②、④、⑥、⑩腳分別與T8的(14)、(13)、(12)、(11)腳相連，T10的③、⑤、⑦、⑨腳分別與T6的⑨、⑤、③、①腳相連，T10的(13)腳和③腳相連，T10的(11)腳與⑤腳相連，(12)、(14)腳接地，T10的①腳與開關K的①腳相連，電阻R25連於地與T10的①腳之間，T10的⑧腳接地，振蕩器XT(可選用32768Hz)連於T9的(16)、(17)腳之間，電容C5連於T9的(16)腳和地之間，電容C6連於T9的(17)腳和地之間，T9的(13)腳接地，電容C4與電阻R27並聯後一端接T9的(15)腳，另一端接地，開關W4連於T9的⑧、(15)腳之間，T9的(14)腳接地，T9的②(18)腳均通過電阻R28接地，T9的③腳與T10的①腳相連，T9的⑧腳接Vdd，二極體D7正極接T9的⑧腳，負極接T9的①腳，T9的①腳通過電阻R26接保護電源E1的正極，E1的負極接地，T9的④、⑤、⑥、⑦腳分別與T4的⑩、(13)、(12)、(11)腳相連，T9的⑨、⑩、(11)、(12)腳分別與T6的①、③、⑤、⑨腳相連，T6的⑦腳接地，電阻R18、R19、R20、R21一端均接Vdd，另一端分別接T6的⑨、⑤、③、①腳，T6的(11)腳接T5的③腳，T6的(14)腳接Vdd，T6的⑩、⑧、⑥、④、②腳分別接T3的⑧、⑧、②、①、⑦腳，電阻R13、R14、R15、R16、R17一端均接Vcc，另一端分別接T3的⑧、⑥、②、①、⑦腳，T3的③、④、(18)腳接Vcc，T3的⑤腳接地，T3的(16)、(17)、(11)、(12)、(13)、(14)、(15)腳分別與L1～L11的g、f、e、d、c、b、a相連，T7的7腳接地，①、②腳分別與T4的(11)、(13)腳相連，T7的③、(12)腳與T5的⑧、⑨腳相連，T7的(14)腳接Vdd，T7的(13)腳接T5的(11)腳，T7的⑨、(11)腳相連，T7的⑩腳與T5的③腳相連，T5的④、⑤、⑥腳懸空，T5的⑦腳接地，T5的(14)腳接Vdd，T5的(13)腳接T2的(13)腳，T5的(12)腳與T1的⑤腳相連，T5的⑩腳與T1的(11)腳相連，T2的⑦腳接地，T2的④腳接Vdd，T2的(12)、⑩、⑧、⑥、④、②分別通過R6、R7、R9、R10、R11、R12與L6、L7、L8、L9、L10、L11相連，二極體D2負極接地，正極通過可調電阻R8與二極體D1的負極相連，二極體D1的正極接Vcc。
權利要求1.全硬體日曆數字鐘，包括顯示電路1、解碼驅動電路2、驅動電路3、三態緩衝電路4、驅動電路6、位解碼電路7、位計數電路8，其特徵在於還包括時鐘電路5，位計數電路8的輸出分兩路，一路接三態緩衝電路4的輸入端，另一路接位解碼電路7的輸入端，驅動電路3的信號輸入端與三態緩衝電路4和時鐘電路5相連，解碼驅動電路2的信號輸出端與顯示電路1相連，其輸入端接驅動電路3的輸出端，位解碼電路7的信號輸入端與顯示電路1相連，其輸入端接位解碼電路7的輸出端。
2.根據權利要求1所述全硬體日曆數字鐘，其特徵在於，顯示電路1由11個LED顯示器L1～L11、可調電阻R1～R11、發光二極體D1～D2組成，解碼驅動電路2由解碼驅動器T3、電阻R13～R17組成，解碼驅動器T3可選用CD4513，驅動電路3由驅動器T6，電阻R18～R21組成，驅動器T6可選用74LS07，三態緩衝電路4由六同相緩衝器T10、電阻R25組成，六同相緩衝器T10可選用CD4503，時鐘電路5由時鐘晶片T9、電阻R26～R28、開關W4、二極體D7、電容C4～C6、保護電源E1、振蕩器XT組成，時鐘晶片T9可選用M5832，驅動電路6由驅動器T1、T2組成，驅動器T1、T2均可選用74LS06，位解碼電路7由十進位解碼器T4、2輸入端四或非門T5、2輸入端四與非史密特觸發器T7組成，位計數電路8由電阻R22～R24、R29～R30、二極體D3～D6、開關W1～W3、開關K、電容C1、C2、雙二進位加法計數器T8組成，T8可選用CD4520，二極體D5、D6的正極和電阻R23的一端均與T8的(15)腳相連，二極體D5、D6的負極和電阻R23的另一端分別接T8的(12)、(11)、(14)腳，電容C1與開關W1並聯後一端接T8的⑩腳，另一端接地，電阻R22連於T8的⑩、(16)腳之間，T8的⑨腳接地，(16)腳接Vdd，電阻R29的一端和二極體D3、D4的正極均與T8的⑦腳相連，電阻R29的另一端和二極體D3、D4的負極分別與T8的⑥、④、③腳相連，T8的①、⑧腳接地，③、④、⑤、⑥腳分別與T4的⑩、(13)、(12)、(11)腳相連，T8的②腳與T7的④腳相連，T4的⑧腳接地，T4的(16)腳接Vdd，T4的⑤、⑨、④、⑦腳分別與T1的⑨、⑤、③、①腳相連，T4的⑥、①、(15)、②、(14)、③腳分別與T2的(13)、(11)、⑨、⑤、③、①腳相連，T1的(12)、(13)腳懸空，(14)腳接Vdd，(11)腳接T5的腳⑩，T1的⑩、⑧、⑥、④、②分別接可調電阻R1、R2、R3、R4、R5的一端，可調電阻R1、R2、R3、R4、R5的另一端分別接LED顯示器L1、L2、L3、L4、L5的位線，電容C2與開關W2並聯後，一端接地，另一端與T7的⑤腳相連，電阻R24一端接T7的⑤腳，另一端接Vdd，電阻R30一端與T7的④腳相連，另一端接開關K的②腳，T7的⑥腳和開關K的②腳均通過電容C3接地，開關W3連於開關K的②腳和T9的18腳之間，T10的②、④、⑥、⑩腳分別與T8的(14)、(13)、(12)、(11)腳相連，T10的③、⑤、⑦、⑨腳分別與T6的⑨、⑤、③、①腳相連，T10的(13)腳和③腳相連，T10的(11)腳與⑤腳相連，(12)、(14)腳接地，T10的①腳與開關K的①腳相連，電阻R25連於地與T10的①腳之間，T10的⑧腳接地，振蕩器XT(可選用32768Hz)連於T9的(16)、(17)腳之間，電容C5連於T9的(16)腳和地之間，電容C6連於T9的(7)腳和地之間，T9的(13)腳接地，電容C4與電阻R27開聯後一端接T9的(15)腳，另一端接地，開關W4連於T9的⑧、(15)腳之間，T9的(14)腳接地，T9的②(18)腳均通過電阻R28接地，T9的③腳與T10的①腳相連，T9的⑧腳接Vdd，二極體D7正極接T9的⑧腳，負極接T9的①腳，T9的①腳通過電阻R26接保護電源E1的正極，E1的負極接地，T9的④、⑤、⑥、⑦腳分別與T4的⑩、(13)、(12)、(11)腳相連，T9的⑨、⑩、(11)、(12)腳分別與T6的①、③、⑤、⑨腳相連，T6的⑦腳接地，電阻R18、R19、R20、R21一端均接Vdd，另一端分別接T6的⑨、⑤、③、①腳，T6的(11)腳接T5的③腳，T6的(14)腳接Vdd，T6的⑩、⑧、⑥、④、②腳分別接T3的⑧、⑥、②、①、⑦腳，電阻R13、R14、R15、R16、R17一端均接Vcc，另一端分別接T3的⑧、⑥、②、①、⑦腳，T3的③、④、(18)腳接Vcc，T3的⑤腳接地，T3的(16)、(17)、(11)、(12)、(13)、(14)、(15)腳分別與L1～L11的g、f、e、d、c、b、a相連，T7的7腳接地，①、②腳分別與T4的(11)、(13)腳相連，T7的③、(12)腳與T5的⑧、⑨腳相連，T7的(14)腳接Vdd，T7的(13)腳接T5的(11)腳，T7的⑨、(11)腳相連，T7的⑩腳與T5的③腳相連，T5的④、⑤、⑥腳懸空，T5的⑦腳接地，T5的(14)腳接Vdd，T5的(13)腳接T2的(13)腳，T5的(12)腳與T1的⑤腳相連，T5的⑩腳與T1的(11)腳相連，T2的⑦腳接地，T2的④腳接Vdd，T2的(12)、⑩、⑧、⑥、④、②分別通過R6、R7、R9、R10、R11、R12與L6、L7、L8、L9、L10、L11相連，二極體D2負極接地，正極通過可調電阻R8與二極體D1的負極相連，二極體D1的正極接Vcc。
專利摘要本實用新型屬於儀表領域,可解決一般日曆鍾易出故障,無夜明功能等問題,即使停電,也不會影響本實用新型正常運行。顯示電路1、解碼驅動電路2、驅動電路3、三態緩衝電路4、時鐘電路5、驅動電路6、位解碼電路7、位計數電路8、位計數電路8的輸出分兩路,一路接緩衝三態緩衝電路4的輸入端,另一路接位解碼電路7的輸入端,驅動電路3的信號輸入端與三態緩衝電路4和時鐘電路5相連,解碼驅動電路2的信號輸出端與顯示電路1相連,其輸入端接驅動電路3的輸出端,位解碼電路7的信號輸入端與時鐘電路5相連,驅動電路6的輸出端與顯示電路1相連,其輸入端接位解碼電路7的輸出端。
文檔編號G04B19/00GK2274783SQ9622305
公開日1998年2月18日 申請日期1996年9月26日 優先權日1996年9月26日
發明者齊鵬程 申請人:中國人民解放軍總後勤部軍需生產技術研究所