傳輸輸入信號的帶有底部電位移位器的控制電路及其相關方法

2023-05-28 08:18:21

專利名稱：傳輸輸入信號的帶有底部電位移位器的控制電路及其相關方法
技術領域：
本發明描述了一種具有電位移位器的控制電路及其相關方法，用 於將輸入信號從控制邏輯電路傳輸到一個驅動器。功率電子系統中需 要此類控制電路來控制單個開關或橋式電路等功率半導體開關。這種 橋式電路已知的有單相、雙相或三相橋式電路，其中單相的所謂"半
橋"是許多功率電子電路的基本元件。在半橋電路中有兩個功率開關 第一個被稱為頂部開關，第二個被稱為底部開關，這兩個開關串聯在 一起。
背景技術：
此類半橋通常具有與直流中間迴路的連接。該半橋的輸出端、典 型地為交流電壓連接端在大多數情況下與一個負載相連。控制電路通 常由多個部分電路或功能塊組成。控制信號在第一個部分電路、即控 制邏輯電路中被提供，再通過其它的元件傳送到驅動電路和最終的各 個功率開關的控制輸入端。
當中間迴路的電壓較高時，例如高於IOOV，控制邏輯電路通常
與驅動電路電位隔離，因為相應的功率開關處於不同的電位，從而很 難有效實現電壓隔離。這種隔離至少對於頂部開關是有效的，而在更 高功率時也對底部開關有效，因為地電位可能在開關切換時受到嚴重 影響。這類隔離例如可以通過脈衝變換器、光電耦合器及光波導(電
流隔離)或藉助HVIC (高壓集成電路)的集成電路技術來實現。其 中最後一種實現方式由於多個優點，如更小的體積、更低的成本和更 長的使用壽命，越來越多地被應用。同時，HVIC還可以集成擊穿電 壓高於或等於中間迴路電壓的高壓元件，這種高壓元件可在開關迴路
中用於信號電平轉換，如用在所謂的電位移位器中。通常，為此採用
了一個側面的高壓MOSFET。
這裡描述的電位移位器是控制電路的一部分，最好用集成電路來 實現。它用於將信號從一個具有規定基準電位的電路部分傳送到暫時 具有更高或更低的基準電位的另一個電路部分，或者反方向傳送。這 種電路結構被用於功率半導體的集成和電位隔離的控制。
已知有兩種基本的隔離技術用於形成HVIC中的電位移位器。一 種是SOI (絕緣體上矽)技術，另一種是pn絕緣技術(結隔離)。 SOI技術提供了元器件和元器件組的介電隔離，但是目前只能達到 800V耐壓。SOI襯底晶圓比標準襯底更為昂貴，但是它的成本卻通 過一 系列由介電隔離產生的技術優點以及顯著的工藝簡化得到了補 償。在pn絕緣技術中，截止電壓被反向偏置的pn結所吸收。這種技 術目前可以達到1200V耐壓。而生產卻很複雜，因此成本很高。此外 還存在技術問題，例如在高於125。C工作溫度的較高溫度下存在的漏 電流和自鎖效應，以及在快速動態過程時的地電位受到的嚴重影響 等。
根據目前的現有技術，在集成控制電路中，僅僅已知了用於對頂 部驅動器的控制邏輯電路的控制信號進行傳輸的電位移位器。這是必 須的，因為頂部驅動器不同於底部驅動器，在相位上處於較高的基準 電壓。根據現有技術，頂部驅動器的控制側的信號傳輸通過脈衝(動 態)傳輸和差分傳輸來實現，即由要傳輸的信號可以產生控制側的開、 關脈衝，它們通過各自的電位移位器傳輸到頂部驅動器。這提高了傳 輸安全性，降低了對電路功率的要求。已知有不同的集成電位移位器 的拓樸結構。最簡單的拓樸結構由一個帶有相應阻隔能力的HV晶體 管和一個電阻組成，它們相互串聯連接。當信號被給到HV電晶體的 柵極上時，將該電晶體接通。從而產生的橫穿電流經過移位電位器， 引起所述電阻上的電壓降，這一電壓降可以作為信號由分析電路所獲 取。
在DE 101 52 930 Al中公開了 一種改進的電位移位器拓樸結構，
其中控制信號通過n個同樣類型的、級聯的已知電位移位器經由n-l 個中間電位逐步傳輸。這樣，就可以使用只具有整個電位移位器所要 求的阻隔能力的1/n的部分。如果提供了帶有所要求的阻隔能力的晶 體管，則電位移位器的阻隔能力可以提高n倍。
沒有提前公開的DE 10 2006 037 336公開了一種電位移位器，它 由n個與HV電晶體串聯連接的串聯電路來實現。這種拓樸結構相對 於DE 101 52 930 Al具有降低了功率消耗和電路開銷的優點。它還具 有較小的空間需求，從而進一步降低了成本。
所有已知的拓樸結構有一個共同點，即在對電位移位器的補償構 造中，也可以從具有高基準電位的一個電路部分向具有低基準電位的 另一個電路部分傳輸信號。這一特性可以被用於從頂部驅動器向控制 邏輯電路進行反向信號傳輸。
根據現有技術，在集成控制電路中，控制邏輯電路(初級側)和 底部驅動器(次級側)處於相同或彼此僅相差幾伏的基準電位，因此 不需要通過電位移位器來進行信號傳輸。其中，初級側或次級側的基 準電位的連接端大都在外部短接。通過模塊和系統內部的電感，例如 導線電感，可能在功率元件開關切換期間導致底部驅動器的基準電位 在正或負方向上受到嚴重的影響。這尤其在中、高功率的系統中會大 量出現，其中例如高於50A大電流被接通。電位差可能會達到高於所 採用的電晶體的柵極氧化層的截止電壓值，例如高於20V。結隔離拓 樸結構具有以下缺點，即當基準電位在負方向出現相應影響時可能會 導致寄生的閘流管結構的導通，即所謂的自鎖現象。這會導致功能損 失，並可能對相關元件造成損害。這種局限性在元件的介電隔離的條 件下，不會在SOI^支術中出現。

發明內容
本發明的任務在於提供一種控制電路，其最好採用至少部分單片 集成的電路的形式，其中在各個電路部分之間可以傳輸信號，而它們 的基準電位差高於所使用的電晶體的柵極氧化層的耐受電壓。
這個任務根據本發明通過具有權利要求1和9所述特徵的措施來 解決。優選的實施方式在從屬權利要求中描述。
本發明的思路是基於帶有電位移位器的控制電路，其最好用於將 信號從帶有第一基準電位的第一電路部分單向傳輸到帶有第二電位 的第二電路部分。根據本發明，這個控制電路可以通過底部電位移位 器來改進，從而進行電位隔離的輸入信號傳輸。底部電位移位器本身 由兩個獨立工作的傳輸支路，即向上和向下電位移位器支路，以及連 接在後面的信號分析電路組成。
當次級側的基準電位等於或高於初級側的基準電位時，向上電位 移位器支路將所施加的輸入信號從初級側傳輸到次級側。當次級側基 準電位等於或低於初級側基準電位時，向下電位移位器將所施加的輸 入信號從初級側傳輸到次級側。這樣，在次級側基準電位高於以及低 於初級側基準電位的情況，都可以至少傳輸一個適當的信號。信號分 析電路獲取向上或向下電位移位器支路各自輸出處的信號，並在次級 側重建所傳輸的信號。
在本發明所述的電位移位器上最好靜態地傳輸信號，也就是說，
要傳輸的信號被連續地從初級側傳輸到次級側；另一方面，在靜態狀 態中沒有橫穿電流，即只有在狀態改變期間，橫穿電流才短暫地流過 電位移位器支路。這種傳輸對於才艮據現有技術的脈衝式傳輸而言是具 有優點的，因為不需要花很大代價來產生傳輸脈衝，還可以縮短橫穿 電流流過的時間。這樣，相對於現有技術來說， 一方面可以減少功率 消耗，另一方面可以降低電路開銷。因此它具有較小的空間需求和較 低的成本需求。通過信號的連續傳輸，還可以進一步4i高抗幹擾能力， 因為在次級側可以不需要脈沖沿存儲器(觸發器)。
此外，與現有技術相比，這種控制電路還可以進一步應用於在初 級側與次級側或次級側的底部電位移位器之間具有較高電位差的更 大功率的系統中。
根據本發明的用於在帶有底部電位移位器的控制電路內將輸入 信號從控制邏輯電路傳輸到底部驅動器的方法的特徵在於，當向上電
位移位支路或向下電位移位支路或者這兩條支路同時向信號分析電 路的相應輸入端給出信號時，信號分析電路向底部驅動器給出輸出信 號。


本發明的技術方案可以藉助圖l到圖4進一步闡述。 圖l示出了根據現有技術的一個單片集成控制電路。 圖2示出了根據本發明的帶有底部電位移位器的單片集成控制電路。
圖3示出了根據本發明的控制電路的底部電位移位器。 圖4示出了根據本發明的方法的仿真結果。
具體實施例方式
圖l示出了一個根據現有技術的帶有半橋電路60的單片集成控 制電路10。這個半橋電路60根據現有技術具有一個頂部功率開關62 和一個底部功率開關64，在這裡它們分別由帶有反並聯二極體的 IGBT構成。底部開關64處於次級側的基準電位gnd一sek，在導線電 感很小的應用中這一基準電位近似等於初級側的基準電位gnd_pri。 這個初級側的基準電位gnd一pri是控制電路10的基準電位。
控制電路本身具有一個控制邏輯電路20、 一個帶有後接的頂部 驅動器40的頂部電位移位器30、以及一個底部驅動器50。這裡底部 驅動器50處於控制邏輯電路20的基準電位。
圖2示出了根據本發明的帶有底部電位移位器70的單片集成控 制電路。根據本發明，這構成了對圖l所示現有技術的進一步改進。 底部電位移位器(圖1中用64來表示)處於次級側的基準電位 gnd_sek,這一基準電位在導線電感很大的應用中在相位上不同於與 初級側的基準電位gnd一pri。這裡的底部電位移位器70包括一個向上 電位移位器支路72、 一個向下電位移位器支路74、以及一個連接在 其後面的同樣處於次級側基準電位gnd一sek的信號分析電路76。這個 信號分析電路76的輸出連接到底部驅動器52的輸入端。
圖3詳細示出了根據本發明的控制電路的底部電位移位器70。 另外，圖4還示出了根據本發明的方法的仿真結果。
底部電位移位器70具有兩個對稱的部分，即向上電位移位器支 路72和向下電位移位器支路74。它們理論上在結構和功能上是相同 的，但是分別由互補的電晶體構成，即在向上電位移位器支路中使用 n溝道電晶體，而在向下電位移位器支路中使用p溝道電晶體，或者 相反。在向上電位移位器72中施加了供電電壓的連接端在向下電位 移位器74中處於相應的基準電位，或者相反。向上和向下電位移位 器支路的結構將會進一步介紹。
向上電位移位器支路包括兩個相同的子支路，其分別帶有一個開 關電晶體Ml或M2、 一個n溝道型的電晶體M3或M4、 一個二極體 Dl或D2，以及其它分別為p溝道型的電晶體M5或M6和M7或 M8。相應子支路的元件串聯連接。開關電晶體Ml和M2的源極連接 端與初級側的基準電位gnd—pri相連。M3和M4的柵極連接端與初 級側的供電電壓連接端vdd_pri相連。M7和M8的源極連接端與次 級側的供電電壓連接端vdd—sek相連，而M5和M6的柵極連接端與 次級側的基準電位gnd—sek相連。M7和M8的柵極連接端與M8或 M7的漏極相連，即連接到並聯支路(交叉耦合)的電晶體的漏極。 M7的漏極構成了向上電位移位器支路72的輸出端OUTp，並與信號 分析電路76的第一個輸入端相連。
類似地，向下電位移位器支路74的每個子支路包括一個開關晶 體管Mil或M12、 一個p溝道型的電晶體M13或M14、 一個二極體 Dll或D12、以及分別為n溝道型的電晶體M15或M16和M17或 M18。相應子支路的這些元件也串聯連接。開關電晶體Mil和M12 的源極連接端與初級側的供電電壓連接端vdd一pri相連。M13和M14 的柵極連接端與初級側的基準電位gnd_pri相連。M17和M18的源 極連接端與次級側的基準電位gnd一sek相連，而M15和M16的柵極 連接端與次級側的供電電壓連接端vdd sek相連。M17和M18的柵
極連接端與M18或M17的漏極相連，即連接到並聯支路(交叉耦合) 的電晶體的漏極。M17的漏極構成了向下電位移位器支路74的輸出 端OUTn，並與信號分析電路76的第二個輸入端相連。
下面描述了在次級側基準電位gnd—sek近似等於或大於初級側 基準電位gnd_pri的情況下向上電位移位器72的工作方式。對於向下 電位移位器支路74來說，所述的內容在極性相反時也同樣有效。在 開關電晶體Ml的柵極上給出一個由控制邏輯電路所提供的控制信號 IN,例如是一個方波脈衝。在開關電晶體M2的柵極上給出一個由反 向器INV產生的與之反相的信號。所述控制信號控制電晶體Ml和 M2各自的導通。在M1導通時，M3同樣也斷開(級聯原理)。
二極體D1置於導通方向。電晶體M7的漏極電位在此時接近次 級側供電電壓vdd_sek，因為M7的柵極-源極間電壓在負方向上的幅 值比它的閾值電壓更大(絕對值更大)，即該電晶體接通(導通)。 這是基於以下事實此時第二子支路M2、 M4、 M6、 M8和D2中， 電晶體M2、 M4、和M6接通(導通)，而電晶體M8沒有導通(截 止)。因此節點pl ( M7的柵極電位)接近次級側基準電位gnd_sek。 其結果是，M5的柵極-源極間電壓也小於閾值電壓，所以M5也是接 通的(導通)。
在子支路M1、 M3、 M5、 M7和D1中形成橫穿電流，從而使得 向上電位移位器支路72的輸出端OUTp的電位下降。這樣，M8的柵 極-源極間電壓也會降低。如果其柵極-源極間電壓低於閾值電壓，則 M8接通(導通)，節點pl的電位升高，進而導致M7的柵極-源極 間電壓升高，直到它在正方向上的幅值高於閾值電壓，而M7開始截 止(斷開)。從而使輸出端節點OUTp的電位繼續下降。
通過M7和M8的交叉耦合，如上所述，這兩個子支路的作用相 當於觸發級。通過這兩個子支路的正向負反饋(正反饋)，所述電路 級的切換時間，即標稱切換電流可能流過的持續時間，將變得非常短。 這導致電位移位器很小的功率損耗。
輸出端OUTp或節點pl處的最小電位在導通狀態下被靜態地設
置為近似達到電晶體M5或M6的閾值電壓。這樣，在切換時只有橫 穿電流流過各個導通的子支路。否則，截止(關斷)的電晶體M5或 M6會阻止電流在導通的電位移位器支路中的流動。這樣，整個向上 電位移位器支路72靜態地無橫向電流地工作。
由於M5和M6的柵極連接端處於次級側的基準電位gnd一sek， 並且輸出端OUTp或節點pl處的最低電位限制在一個位於排除了 M5或M6的閾值電壓的gnd—sek範圍內的值，因此只要次級側的工 作電壓，即電位差(vdd_sek - gnd—sek )不超過允許的柵極-源極間電 壓的絕對值，就不會超過電晶體M7或M8允許的柵極-源極間電壓。 而且在所有其它電晶體中，柵極-源極間電壓也都不會超過各自的初級 側工作電壓vdd—pri或次級側工作電壓vdd_sek。這樣，可能出現在 初級側和次級側的基準電位之間的大的電壓差就不會對所使用的晶 體管的柵極氧化層形成負擔。對於向下電位移位器支路來說，對低於 初級側基準電位gnd—pri的次級側基準電位gnd_sek該結論也同樣適 用。
初級側和次級側的基準電位之間最大的允許電位差是通過晶體 管M3至M6的漏極-源極耐受電壓來給定的。為了克服工作電壓值範 圍內的電位差，例如15V，對於M3至M6通常可以使用低壓電晶體。 對於較高的電壓，可以使用中壓或高壓電晶體。對於向下電位移位器 支路，對於初級側基準電位gnd_pri的次級側基準電位gnd_sek該結 論也同樣適用。
為了在底部電位移位器70的輸入端沒有施加信號IN時，例如 在導通時或者缺少初級側供電電壓vdd一pri時，保證在電位移位器70 的輸出端有一個給定的關斷信號OUT,在次級側工作電壓vdd_sek 和輸出端OUTp之間接入一個上拉電阻R3。高歐姆電阻(Rl和R2) 與初級側的工作電壓連接端vdd一pri相連，並分別連接到電晶體M3 或M4的源極。這樣，當初級側處於未定狀態時，電晶體M3和M4 也會明確地關斷。向下電位移位器支路74中的電阻Rll、 R12和R13 負責類似的功能。
向上電位移位器支路72的輸出端的開關狀態通過信號分析電路 獲取，並與向下電位移位器支路74的開關狀態一起被分析。所產生 的輸出信號OUT被給到底部驅動器52。
通過向上電位移位器支路72進行的信號傳輸只有當次級側基準 電位gnd_sek比初級側基準電位gnd_pri相比更高、 一樣高或者略低 時才能實現。如果次級側基準電位gnd一sek低於初級側某一特定值， 例如幾伏，就不會低於預定導通閾值，這個預定導通閾值在信號分析 電路中由閾值獲取電路、例如比較器或施密特觸發器預先設定。在這 種情況下，不傳輸導通信號。輸出端OUTp的電壓對應於關斷狀態 (LOW)。如果次級側電位進一步降低，直到電晶體M1至M8的漏 極-體效應二極體被偏置到導通方向上，也就是說，次級側供電電壓 vdd_sek降到低於初級側基準電位gnd—pri，則二極體Dl和D2會阻 止電流流過這兩條子支路。
類似地，通過向下電位移位器支路74進行的信號傳輸只有當次 級側基準電位gnd—sek與初級側基準電位gnd—pri相比更低、 一樣高 或者略高時才可能實現。如果次級側基準電位gnd一sek高於初級側某 一特定值，例如幾伏，就不會超過預定導通閾值，這個預定導通閾值 在信號分析電路中由閾值獲取電路、例如電磁比較器或施密特觸發器 預先設定。在這種情況下，不傳輸導通信號。輸出端OUTn的電壓對 應於關斷狀態(HIGH)。如果次級側電位進一步升高，直到電晶體 Mil至M18的漏極-體效應二極體被偏置到正向方向上，也就是說， 次級側供電電壓vdd_sek升到高於初級側基準電位gnd—pri，則二極 管Dll和D12會阻止電流流過這兩條子支路。
當次級側基準電位gnd一sek位於高於或低於初級側基準電位 gnd一pri幾伏的範圍內時，向上電位移位器支路72和向下電位移位器 支路74都會從初級側向次級側傳輸有效信號。通過這些疊加的區域， 可以保證可靠的信號傳輸，同時考慮到由受技術條件限制的元件參數 波動以及次級側基準電位快速變化所引起的傳輸閾值的樣本離差。這 提高了電位移位器70的抗幹擾能力。
當一個信號通過向上電位移位器支路72或者通過向下電位移位 器支路74或者同時通過這兩個電位移位器支路傳輸時("或"組合)， 信號分析電路76產生一個對底部驅動器52有效的控制信號OUT。
圖4中通過仿真描述了根據圖3的電位移位器70的瞬態傳輸過 程，其情況分別為次級側基準電位為負(gnd_sek =-15V,左側)， 初級側和次級側基準電位相同(gnd—sek = 0V，中間)，次級側基準 電位為正(gnd_sek = 15V，右側)。其中，次級側基準電位gnd_pri 總是處於地電位(0V)。分別把相同的方波控制信號Um給到輸入端 IN。由圖中可以看到，當初級側和次級側的基準電位相同時(中間)， 在向上電位移位器支路UOUTp的輸出端處和向下電位移位器支路 UOUTn的輸出端處都出現所傳輸的信號，相反，當基準電位為負或正 時，只有在分別所屬的電位移位器支路上才出現所傳輸的信號，而與 之相應互補的電位移位器支路的輸出端則處於關斷狀態。在所有這三 種情況中，信號分析電路識別出至少有一個信號通過向上和或向下電 位移位器支路被傳輸，並給出一個有效的輸出信號UouT。這樣，電位 移位器70表現出其理想的性能。
權利要求
1.一種帶有底部電位移位器(70)的控制電路，用於將輸入信號(IN)從控制邏輯電路(20)傳輸到底部驅動器(52)，其中所述電位移位器(70)被實現為由一個向上電位移位器支路(72)和一個向下電位移位器支路(74)以及後接的信號分析電路(76)所組成的結構。
2. 根據權利要求l的控制電路(10)，其中在所述電位移位器 (70)中，向上電位移位器支路(72)被設計為基本上與向下電位移位器支路(74)互補。
3. 根據權利要求l的控制電路，其中向上電位移位器支路(72) 的輸出端和向下電位移位器支路(74)的輸出端與信號分析電路(76) 的輸入端相連接，信號分析電路(76)的輸出(OUT)形成了底部驅 動器(52)的輸入信號。
4. 根據權利要求l的控制電路，其中控制邏輯電路(20)、電 位移位器(70)和底部驅動器(52)被單片集成在一起。
5. 根據權利要求l的控制電路，其中向上電位移位器支路(72) 由兩個子支路構成，所述子支路又分別包括2個串聯的n溝道電晶體(Ml， M3或M2， M4)，其中輸入信號(IN)淨皮施加到M1，而經 過反相的輸入信號被施加到M2,所述子支路還分別包括一個二極體(Dl或D2)，並分別包括兩個p溝道電晶體(M5， M7或M6， M8 )， 並且向下電位移位器支路(74)由兩個子支路構成，所述子支路又分 別包括2個串聯的p溝道電晶體(Mll， M13及M12， M14)，其中 輸入信號(IN)被施加到M12，而經過反相的輸入信號,皮施加到Mll， 所述子支路還分別包括一個二極體(Dll或D12 )，並分別包括兩個 n溝道電晶體(M15， M17或M16， M18)。
6. 根據權利要求5的控制電路，其中通過電晶體(M7， M8) 的錯接形成了一個由向上電位移位器支路(72)中的元件(M1至M8， Dl， D2)所構成的觸發級，並且通過電晶體(M17， M18)的錯接形 成了一個由向下電位移位器支路(74)中的元件(M11至M18， Dll， D12)所構成的觸發級。
7. 根據權利要求5的控制電路，其中電晶體(M5， M6)的柵 極與底部驅動器(52)的基準電位(gncLsek)相連，而電晶體(M15, M16)的柵極與底部驅動器(52)的供電電位(vdd_sek)相連。
8. 根據權利要求1的控制電路，其中底部驅動器的基準電位 (gnd_sek)可以圍繞控制邏輯電路的基準電位波動到向上和向下電位移位器支路的最大可能的耐受電壓，而不會出現功能損失。
9. 一種用於在如權利要求1所述的帶有底部電位移位器(70 ) 的控制電路(10)中將輸入信號(IN)從控制邏輯電路(20)傳輸到 底部驅動器(52)的方法，其中當向上電位移位器支路(72)或向下 電位移位器支路(74)或者這兩個電位移位器支路都向各自所屬的信 號分析電路(76)的輸入端給出一個信號(OUTp， OUTn)時，信號 分析電路(76)向底部驅動器(52)給出一個輸出信號(OUT)。
10. 根據權利要求9的方法，其中當次級側基準電位 (gnd—sek)近似等於或高於初級側基準電位(gnd—pri)時，向上電位移位器支路(72)向信號分析電路(76)的相應輸入端給出一個信 號；當次級側基準電位(gnd一sek)近似等於或低於初級側基準電位 (gnd_pri)時，向下電位移位器支路(74)向信號分析電路(76)的 相應輸入端給出一個信號。
11. 根據權利要求9的方法，其中信號切換時橫穿電流流過電 位移位器支路(72， 74)的子支路的持續時間小於施加相應輸入信號(IN)的持續時間。
12. 根據權利要求9的方法，其中電晶體(M7, M8和M17， M18)的柵極-源極間電壓的絕對值被限制在一個小於或等於次級側工 作電壓(vdd—sek)的值，而且與初級側基準電位(gnd_pri)和次級 側基準電位(gnd_sek)之間的差無關。
全文摘要
本發明描述了一種功率電子系統中的控制電路，它帶有由兩個功率電路、相互串聯的第一個所謂的頂部開關和第二個所謂的底部開關所組成的半橋電路。該控制電路有一個底部電位移位器，用於將輸入信號從控制邏輯電路傳輸到底部驅動器。其中，底部電位移位器被實現為由向上和向下電位移位器支路以及後接信號分析電路(76)所組成的結構。在相應的用於傳輸輸入信號的方法中，當向上電位移位器支路或向下電位移位器支路或者這兩條支路都向相應的信號分析電路的輸入端給出信號時，信號分析電路向底部驅動器給出一個輸出信號。
文檔編號H02M1/08GK101170274SQ20071016780
公開日2008年4月30日 申請日期2007年10月26日 優先權日2006年10月28日
發明者巴斯蒂安·沃格勒, 瑞恩哈德·赫澤爾, 馬賽厄斯·羅塞伯格 申請人:塞米克朗電子有限及兩合公司