高壓半導體器件及其製造方法
2023-07-01 22:29:06 1
專利名稱：高壓半導體器件及其製造方法
技術領域：
本發明涉及一種半導體器件及其製造方法，更具體地，涉及一種具有低工作電阻(operation resistance)的高壓半導體器件及其製造方法。
背景技術：
圖1是示出傳統高壓半導體器件實例的剖視圖。
參照圖1，n型漂移區110配置在p型半導體襯底100上的預定區域。n+型源極區域121配置在半導體襯底100的表面上，並以預定間隔與n型漂移區110相隔。n+型漏極區域122配置在n型漂移區110上。溝道區域102配置在n型漂移區110與n+型源極區域121之間的半導體襯底100的表面上，並且反型層在預定條件下形成於溝道區域102中。矽的局部氧化(LOCOS)場板(field plate)130配置在溝道區域102與n+型漏極區域122之間的n型漂移區110上。
柵極層150配置於溝道區域102的上方，在所述柵極層150和所述溝道區域102之間插入柵極絕緣層140。柵極層150延伸到n型漂移區110上的場板130的頂表面。多個柵極間隔層160形成於柵極層150的兩個側壁。n+型源極區域121、n+型漏極區域122和柵極層150分別通過它們的互連結構連接至源極端子S、漏極端子D和柵極端子G。
在上述高壓半導體器件中，為了保證擊穿電壓(BV)，需要n型漂移區110，並且溝道的長度要較長。n型漂移區110和長溝道佔用了高壓半導體器件的大部分表面面積。另外，當採用場板130時，電流經過路徑沿場板130的底表面形成於n型漂移區110中，如圖1中箭頭所示。因此，相對變長的電流路徑和增高的半導體器件的導通電阻(Ron)降低了半導體器件的工作性能。
發明內容
根據本發明，提供一種高壓半導體器件，其可以通過降低半導體器件的導通電阻來改善半導體器件的工作性能。
根據本發明，還提供一種上述高壓半導體器件的製造方法。
根據本發明的優選實施例，提供一種高壓半導體器件，包括第一導電類型的半導體襯底，包括相對高的第一區域、相對低的第二區域、和在所述第一區域與所述第二區域之間的傾斜區域；第二導電類型的漂移區，形成於所述第二區域；第二導電類型的源極區域，配置於所述第一區域，並通過所述傾斜區域與所述漂移區相隔；第二導電類型的漏極區域，配置於所述漂移區上；場板，配置於所述第二區域中的漂移區上；柵極絕緣層，配置於所述源極區域與所述漂移區之間；和柵極層，其配置在所述柵極絕緣層上，並延伸至所述場板的頂表面。
所述第一導電類型可為p型，所述第二導電類型可為n型。
根據本發明的另一優選實施例，提供一種製造高壓半導體器件的方法，包括在第一導電類型的半導體襯底的預定區域上形成第二導電類型的漂移區；在與所述漂移區接觸的半導體襯底的表面上形成矽的局部氧化(LOCOS)場板，所述LOCOS場板的兩側是傾斜的；通過對所述場板進行圖案化而暴露出在場板一側的傾斜部分的半導體襯底；通過插入柵極絕緣層來形成柵極導電層圖案，其中以使柵極絕緣層與通過對場板進行圖案化而暴露出的半導體襯底一側的傾斜部分相疊置的方式來插入所述柵極絕緣層；和形成分別配置在半導體襯底和漂移區中的源極/漏極區域。
優選地，所述柵極導電層圖案可形成為延伸至所述場板的頂表面。
所述第一導電類型可為p型，所述第二導電類型可為n型。
根據結合附圖所給出的優選實施例的以下描述，本發明的特徵將變得清楚，其中圖1是示出傳統高壓半導體器件的實例的剖視圖；圖2是示出根據本發明實施例的高壓半導體器件的剖視圖；及圖3至圖5以結構剖視圖示出根據本發明實施例的高壓半導體器件的製造方法。
具體實施例方式
以下，將參照附圖詳細描述根據本發明的實施例，以使這些實施例可被所屬領域技術人員容易地實施。然而，本發明可以以多種不同形式來具體實施，並且不應被解釋為受限於這裡所述的實施例。
圖2是示出根據本發明實施例的高壓半導體器件的剖視圖。
參照圖2，第一導電類型半導體襯底、即p型半導體襯底200包括第一區域201、低於第一區域201的第二區域202、和連接第一區域201與第二區域202的第三區域203。第二導電類型漂移區、即n型漂移區210配置在半導體襯底200的第二區域202上方的預定位置。第二導電類型漏極區域、即具有高濃度的n+型漏極區域222配置在漂移區210上的預定位置。場板230配置在半導體襯底200的第二區域202的頂表面上。場板230可由氧化層形成，並包括開口232，以暴露出n+型漏極區域222的接觸形成區域。
n+型源極區域221配置在半導體襯底200的第一區域201。在n+型源極區域221與n型漂移區210之間形成連接第一區域201和第二區域202的臺階(step)243。n+型源極區域221配置為相對高於n型漂移區210。傾斜的第三區域203配置在n+型源極區域221與n型漂移區210之間，並變成在預定條件下(即，當施加柵極電壓時)形成反型層的溝道區域102。
柵極絕緣層240配置在溝道區域102上，柵極導電層圖案250配置在柵極絕緣層240上。柵極絕緣層240可以由氧化層形成，柵極導電層圖案250由多晶矽層形成。一部分柵極導電層圖案250配置在場板230的頂表面上。多個柵極間隔層260配置在柵極導電層圖案250的兩個側壁。柵極間隔層260可以由氮化層形成。n+型源極區域221、n+型漏極區域222和柵極導電層圖案250利用金屬線分別連接至源極端子S、漏極端子D和柵極端子G。
在根據本發明實施例的高壓半導體器件中，n+型源極區域221配置為高於n型漂移區210。溝道區域102在n+型源極區域221與n型漂移區210之間具有傾斜表面(profile)。因此，與圖1相比，電流沿水平方向經過場板230下方，而不需繞開場板230。因此，縮短了由圖2中箭頭所示的電流路徑，從而降低了半導體器件的導通電阻。
圖3至圖5以結構剖視圖示出根據本發明實施例的高壓半導體器件的製造方法。
參照圖3，通過使用預定掩模層圖案來執行離子注入工藝，將n型漂移區210形成在p型半導體襯底200上。通過使用抗氧化層(例如氮化層)執行一般的矽的局部氧化(LOCOS)工藝，將LOCOS隔離層(未示出)和LOCOS場板230形成在n型漂移區210上。作為這種工藝的結果，場板230的兩側具有傾斜表面。
參照圖4，通過使用掩模層圖案(例如光致抗蝕劑層圖案)執行蝕刻工藝來去除部分場板230。去除的部分包括在場板230的一側具有傾斜表面的一部分；以及待在後續工藝中形成漏極接點的鄰近於場板230另一側的一部分。
參照圖5，在襯底200的一部分表面上形成柵極絕緣層240，並且在柵極絕緣層240的整個表面上形成柵極導電層。所述柵極導電層可以由多晶矽層形成。對所述柵極導電層進行圖案化，以形成柵極導電層圖案250。柵極導電層圖案250疊置於由於對場板230圖案化而已暴露出的半導體襯底200的傾斜區域上方。對柵極導電層圖案250進行圖案化，以使其延伸至場板230的頂表面。然後，多個柵極間隔層260形成在柵極導電層圖案250的兩個側壁。
隨後，通過使用離子注入掩模層圖案執行一般的離子注入工藝，來形成n+型源極區域221和n+型漏極區域222，從而製造如圖2中所示的高壓半導體器件。
如上所述，在高壓半導體器件以及高壓半導體器件的製造方法中，源極區域被配置為高於漂移區。因此，在水平方向上縮短了柵極長度，而不降低擊穿電壓，從而減小半導體器件的面積。另外，縮短了電流路徑的長度，以減小導通電阻。
儘管參照優選實施例已示出和描述本發明，但所屬領域技術人員將理解的是，在不脫離所附權利要求所限定的本發明的精神和範圍的情況下，可以進行各種改變和修改。
權利要求
1.一種高壓半導體器件，包括第一導電類型的半導體襯底，包括第一區域、低於所述第一區域的第二區域、和在所述第一區域與所述第二區域之間的傾斜區域；第二導電類型的漂移區，形成於所述第二區域中；第二導電類型的源極區域，形成於所述第一區域中，並通過所述傾斜區域與所述漂移區相隔；第二導電類型的漏極區域，形成於所述漂移區上；場板，形成於所述第二區域中的漂移區上；柵極絕緣層，形成於所述源極區域與所述漂移區之間的半導體襯底上；和柵極層，其配置在所述柵極絕緣層上，並延伸至所述場板上方。
2.根據權利要求1所述的高壓半導體器件，其中所述第一導電類型為p型，所述第二導電類型為n型。
3.一種製造高壓半導體器件的方法，包括在第一導電類型的半導體襯底的預定區域上形成第二導電類型的漂移區；在與所述漂移區接觸的半導體襯底的表面上形成矽的局部氧化場板；通過對所述場板進行圖案化來暴露出半導體襯底的傾斜部分；在暴露出的半導體襯底的傾斜部分上方形成柵極導電層圖案，並且在所述柵極導電層圖案與半導體襯底之間形成柵極絕緣層；和分別在所述半導體襯底和漂移區上形成源極區域和漏極區域。
4.根據權利要求3所述的方法，其中所述柵極導電層圖案形成為延伸至所述場板上方。
5.根據權利要求3所述的方法，其中所述第一導電類型為p型，所述第二導電類型為n型。
全文摘要
本發明提供一種高壓半導體器件，包括第一導電類型的半導體襯底，包括第一區域、低於所述第一區域的第二區域、和在所述第一區域與所述第二區域之間的傾斜區域；第二導電類型的漂移區，形成於所述第二區域；第二導電類型的源極區域，配置於所述第一區域，並通過所述傾斜區域與所述漂移區相隔；第二導電類型的漏極區域，配置於所述漂移區；場板，位於所述第二區域中的漂移區上；柵極絕緣層，配置於所述源極區域與所述漂移區之間；和柵極層，其配置在所述柵極絕緣層上，並延伸至所述場板上方。
文檔編號H01L21/336GK1983635SQ200610164688
公開日2007年6月20日 申請日期2006年12月14日 優先權日2005年12月14日
發明者高光永 申請人:東部電子股份有限公司