電腦系統和其控制處理器的方法

2023-07-01 08:46:56 1

專利名稱：電腦系統和其控制處理器的方法
技術領域：
本發明是關於一種電腦系統和其控制處理器的方法，特別是關於一種電腦 系統，為避免處理器轉換操作模式時產生不可預期行為的方法。
背景技術：
當一電腦系統中的處理器要改變其操作模式時，通常該處理器的操作狀態 相對的必需被調整，且調整操作狀態的動作通常由另一個裝置來完成。舉例來
說，當一個現代的處理器沒有工作可以被執行時，通常會進入待機模式(Standby Mode)。此時處理器關閉大部份的電路，僅留小部份的電路來等待喚醒(Wake Up) 事件發生，然後回復到與先前一致(consistent)的操作狀態。當該處理器準備要 進入待機模式時，處理器會將它的新操作狀態告知一個處理器管理單元 (Processor Management Unit, PMU)，包括調整操作電壓及/或操作頻率。且處 理器管理單元會在處理器進入待機模式後開始調整那些操作狀態。
大部份現代的處理器都會將待機模式的告知信號送出至處理器管理單元， 來使處理器管理單元開始調整操作模式。但是處理器管理單元卻沒有可以告知 處理器操作模式的調整已經完成的信號。因此，如果於處理器正處於待機模式 而處理器管理單元還在調整其操作狀態時發生喚醒事件，例如中斷(interrupt)。 則該處理器會被過早喚醒然後被強迫工作在一個與狀態改變前後不一致 (inconsistent)的操作狀態下。不可預期的行為如競賽狀況(mcing condition)或不 穩定(instability)將會發生。
為了避免上述的不可預測的行為，傳統的解決方法是利用一種加於處理器 的外的特設的系統層次的邏輯電路，利用該電路來阻隔尚在調整操作狀態時期 的喚醒動作。然而，系統中有很多會送喚醒事件給處理器的資源，因此該系統 層次的邏輯電路就必需針對不同的資源用不同的方法來阻隔。此外，該系統層 次的邏輯電路就必需檢測操作狀態的調整是否已經完成。這將導致系統層次的邏輯電路的複雜度變高。再者，系統層次的邏輯電路的設計也會受限於處理器 及處理器管理單元現存的功能接口。必然的，阻隔喚醒事件的靈活度也會被限 制住。沒有一個整合性的機制來解決這個提早被喚醒的問題，不可預測的行為 就會發生，整個電腦系統的穩定度及可靠度將會被影響。

發明內容
因此，本發明的目的是在提供一種控制處理器的方法。此方法是在處理器 及處理器管理單元間相互交流信號，以避免處理器過早被喚醒而發生不可預測 的行為。
本發明還提供一種電腦系統，該系統使用一種握手(Handshaking)機制，用 以確定處理器會在其操作狀態改變穩定以後才會被喚醒。
本發明提出一種控制處理器的方法。此方法包括下面幾個步驟。首先，一 處理器或另一處理器依據該處理器所需要的新操作狀態的改變來編程(program) 處理器管理單元。接下來，該處理器在其進入待機模式的同時送出一個告知信 號給處理器管理單元。處理器管理單元在接到告知信號後，根據最新狀態的需
求，開始調整該處理器的操作狀態。最終，在操作狀態的變更穩定以後，處理 器管理單元送出一個完成信號給該處理器。
在本發明的控制處理器的方法的一實施例中，處理器經由執行待機指令進 入待機模式。且該待機指令有三個可選擇的模式。在第一個可選模式下，處理 器進入待機模式，送出告知信號給處理器管理單元，並在收到處理器管理單元 送達的完成信號後開始監控喚醒事件有無發生。在第二個可選模式下，處理器 進入待機模式，送出告知信號給處理器管理單元，並且在收到處理器管理單元 送來的完成信號時被喚醒。在第三個可選模式下，處理器進入待機模式並不送 出告知信號，並且開始監控喚醒事件有無發生。
在本發明的上述實施例中，處理器藉由對待機控制寄存器寫入一預先決定 的數值來進入待機模式。該預設值為一第一數值， 一第二數值或一第三數值。 若待機控制寄存器被寫入第一數值，則該處理器進入待機模式，送出告知信號 給處理器管理單元，並且於收到處理器管理單元送出的完成信號後開始監控喚 醒事件。若待機控制寄存器被寫入第二數值，則該處理器進入待機模式，送出告知信號給處理器管理單元，並且在收到處理器管理單元送出的完成信號時被 喚醒。若待機控制寄存器被寫入第三數值，則該處理器進入待機模式，但不送 出告知信號給處理器管理單元，並且開始監控喚醒事件。
在上述的實施例中，處理器的操作狀態至少包括下列其中之一處理器的 供應電源、處理器的操作頻率、處理器的一組寄存器值、以及處理器的操作參 數。而操作參數被儲存在該處理器中或另一處理器中或一儲存元件中。
在上述的實施例中，處理器包括多數個功能單元，且該處理器的操作狀態 包括這些功能單元的啟動和關閉狀態。
在上述的實施例中，處理器包括多數個獨立執行單元，且該處理器的操作 狀態包括這些獨立執行單元的啟動和關閉狀態。
本發明另提供一種電腦系統，此電腦系統包括了一個或一個以上的處理器 及一個處理器管理單元。處理器管理單元可根據處理器操作狀態的改變而被該 處理器或其它處理器編程。當即將改變操作狀態的處理器進入待機模式，並送 出一告知信號給處理器管理單元。處理器管理單元在接收到告知信號之後，根 據上述的操作狀態改變開始調整該處理器的操作狀態。並在處理器的操作狀態 變更完成穩定了以後，送出一完成信號給該處理器。
在本發明的電腦系統及處理器控制方法中，使用一處理器與處理器管理單 元間，於操作狀態變更期間使用的握手機制。此握手機制預防過早終止操作狀 態的調整，確保了處理器的喚醒在該處理器的新操作狀態調整穩定完成之後。


為讓本發明的上述目的、特徵和優點能更明顯易懂，以下結合附圖對本發 明的具體實施方式
作詳細說明，其中
圖1是依照本發明一實施例的電腦系統的方塊圖。
圖2 圖4是本發明的實施例的不同的處理器控制方法的流程圖。
主要元件符號說明 100:電腦系統 110:處理器120:處理器管理單元 130:另一處理器
210~250:流程圖的步驟 310~ 350:流程圖的步驟 410~420:流程圖的步驟
具體實施例方式
當電腦系統中處理器的操作模式需要被改變時，若該處理器在操作狀態穩 定後才恢復正常操作，不能預期的電腦系統的行為，例如競賽狀況，將可以被 避免。因此本發明提出一種電腦系統及其控制處理器的方法。為了使本發明的 內容更為明了，以下特舉實施例作為本發明確實能夠據以實施的範例。並且以 附圖加以說明。
圖1繪示為依照本發明一實施例的電腦系統方塊圖。請參照圖1，本實施
例的電腦系統100包括處理器110，處理器管理單元120及另一處理器130。 有時處理器IIO需要變更它的操作模式。舉例而言，處理器110可能要關閉它 的一部份電路以降低它的操作電壓及操作頻率，或處理器110需要新的操作參 數，如起始地址。當操作狀態需要被改變時，處理器IIO或另一處理器130依 據操作狀態的改變，對處理器管理單元120作編程，接下來處理器110進入待 機模式且送出一告知信號給處理器管理單元120。處理器管理單元120在接收 到告知信號後，依據上述的操作狀態改變，調整處理器110的操作狀態，接著 送出一個完成信號以告知處理器IIO此時被喚醒繼續正常工作是安全的。
在本發明的一個實施例中，處理器110的操作狀態可以包括處理器110的 電源電壓、處理器110的操作頻率、處理器IIO的寄存器的值、處理器110的 操作參數。其操作參數可以儲存在處理器IIO中、另一處理器130中、或儲存 在電腦系統100的存儲器中(圖中未繪示)。此外，處理器IIO可以包含多個功 能單元(如算數邏輯單元，Arithmetic and Logic Unit, ALU),且處理器110的 操作狀態可包括這些功能單元的啟動跟關閉狀態。或者處理器IIO可含有多個 獨立的執行單元。每一個獨立執行單元擁有自己的指令管線(pipeline)以進行並 行處理(parallelprocessing)。在這種情況下，處理器110的操作狀態可包括這些獨立執行單元的啟動和關閉狀態。
處理器110可藉由執行待機指令或寫入一預設值到待機控制寄存器來進入
待機模式。待機指令有三種可選擇的模式，而預設值可以在三種數值中作選擇。 三種預設值正好對應於待機指令的三種可選模式。執行待機指令的第一種可選 模式相當於對待機控制寄存器寫入第一數值。執行待機指令的第二種可選模式 相當於對待機控制寄存器寫入第二數值。執行待機指令的第三種可選模式相當 於對待機控制寄存器寫入第三數值。
在第一種可選模式中(或待機控制寄存器寫入第一數值)，處理器110進入 待機模式，送出告知信號給處理器管理單元120，並於接收到處理器管理單元 送達的完成信號後開始監控喚醒事件。在這個可選模式下，只有小部份處理器 110的電路會被用來監控喚醒事件，因此處理器110的操作狀態可以被調整到 最低的消耗功率。值得注意的是，在處理器110進入待機模式之後以及在處理 器110開始監控喚醒事件以前發生的任何喚醒事件(例如，鍵盤上因按鍵導致的 中斷或傳送來的網路封包)都會被忽略掉。也因此避免掉過早地喚醒處理器110 的可能。
在第二種可選模式中(或待機控制寄存器寫入第二數值)，處理器110進入 待機模式，送出告知信號給處理器管理單元120，並且在收到處理器管理單元 120送達的完成信號時立刻被喚醒。因此，處理器110可以在調整操作狀態完 成後立刻恢復運作。和第一可選模式相類似，在處理器IIO進入待機模式之後 以及在處理器IIO收到來自於處理器管理單元120送達的完成信號前所發生的 任何喚醒事件，都會被忽略掉。也因此避免掉過早地喚醒處理器IIO的可能。
在第三種可選模式中(或待機控制寄存器寫入第三數值)，處理器110進入 待機模式，並不送出告知信號給處理器管理單元120。接著處理器110便開始 監控喚醒事件。這個可選模式可用在當處理器IIO需要等待喚醒事件而不需要 改變操作狀態時。所以此第三種可選模式可用來取代為了節省功耗而由處理器 IIO執行的傳統的閒置等待迴路(idle waiting loop)。
為了闡明處理器110和處理器管理單元間120的握手機制，以下進一步說 明在電腦系統100中控制處理器110的方法。圖2是本實施例中，依待機指令 的第一種可選模式下的處理器110的控制方法流程圖。參照圖2，在步驟210
9中，處理器110或另一處理器130根據處理器110即將發生的操作狀態的變更 來編程處理器管理單元120。例如，處理器IIO或另一處理器130可經由一輸 入輸出總線，依新的操作狀態參數來編程處理器管理單元120。
緊接著，在步驟220中，處理器IIO儲存所有需要的狀態後進入待機模式， 並且送出一告知信號給處理器管理單元120。如之前所提及的，處理器110可 藉由執行第一種可選模式的待機指令或藉由寫入第一數值到待機控制寄存器 來進入待機模式。
在步驟230中，當處理器管理單元120接收到告知信號後，處理器管理單 元120開始依據處理器IIO或另一處理器130在步驟210中告知的操作狀態的 變更來調整處理器IIO的操作狀態。在步驟240中，處理器管理單元120在處 理器110的操作狀態變更穩定後，送出一完成信號給處理器110。值得一提的 是，處理器IIO在進入待機模式後到收到完成信號前，將忽略掉所有的喚醒事 件。
最後，在步驟250中，在處理器IIO收到完成信號之後，處理器110開始 監控喚醒事件。從現在開始，任何喚醒事件的發生，都將喚醒處理器110。處 理器110在被喚醒後，將以新的操作狀態工作。
圖3是本實施例中，依待機指令的第二種可選模式下的處理器110的控制 方法流程圖。參照圖3，在步驟310中，當處理器IIO需要在另一個不同的操 作模式下工作時，該操作模式的改變可以經由處理器IIO或另一處理器130編 程於處理器管理單元120。接著在步驟320，處理器110藉由執行第二種可選 模式的待機指令或藉由寫入第二數值到待機控制寄存器來進入待機模式，並且 送出一告知信號。
在步驟330中，處理器管理單元120在收到告知信號後，開始根據操作狀 態的變更來調整處理器110。如步驟340所描述的，在新操作狀態變更完成後， 處理器管理單元120發送一完成信號給處理器110。
在步驟350中，處理器IIO在收到完成信號後被喚醒，並且根據處理器管 理單元120設定的新操作狀態立刻重新正常運作。在這個可選模式下，處理器 IIO在進入待機模式後，即忽略所有的喚醒事件，直到被完成信號所喚醒。
如果處理器110不需要調整操作狀態，處理器110和處理器管理單元120間的信號交換就不需要。圖4是利用第三種可選模式的待機指令控制處理器110 的實施例的流程圖。參照圖4，在步驟410中，處理器IIO進入待機模式而不 送出任何信號給處理器管理單元120。在步驟420中，處理器110在進入待機 模式後立刻開始監控喚醒事件。
綜上所述，本發明提出一種電腦系統及其控制處理器的方法。根據以上的 實施例， 一種在處理器與處理器管理單元間的握手機制被用來避免於處理器調 整操作狀態期間，因過早的喚醒事件而導致的無法預期的行為。電腦系統的穩 定性和可靠度必然因此而提升。
雖然本發明已以較佳實施例揭示如上，然其並非用以限定本發明，任何本 領域技術人員，在不脫離本發明的精神和範圍內，當可作些許的修改和完善， 因此本發明的保護範圍當以權利要求書所界定的為準。
權利要求
1.一種控制處理器的方法，包括一處理器或另一處理器依據該處理器的操作狀態的改變對一處理器管理單元進行編程；該處理器進入一待機模式並發送一告知信號給該處理器管理單元；該處理器管理單元在收到該告知信號之後根據該操作狀態的改變開始調整該處理器的操作狀態；以及該處理器管理單元在該處理器的操作狀態改變穩定以後送出一完成信號給該處理器。
2. 如權利要求l所述的控制處理器的方法，其特徵在於，該處理器通過執 行一待機指令進入該待機模式。
3. 如權利要求2所述的控制處理器的方法，其特徵在於，該待機指令具有 三種可選模式；在該第一種可選模式中，該處理器進入該待機模式，送出該完成信號給該 處理器管理單元，並且於收到該處理器管理單元送出的該完成信號後開始監控 喚醒事件；在該第二種可選模式中，該處理器進入該待機模式，送出該告知信號給該 處理器管理單元，並且在收到該處理器管理單元送出的該完成信號時被喚醒；在該第三種可選模式中，該處理器進入該待機模式，但不送出該完成信號 給該處理器管理單元，然後開始監控喚醒事件。
4. 如權利要求l所述的控制處理器的方法，其特徵在於，該處理器藉由寫 入一預設值到一待機控制寄存器中來進入該待機模式。
5. 如權利要求4所述的控制處理器的方法，其特徵在於，該預設值為一第 一數值、 一第二數值、或一第三數值，而且若該待機控制寄存器被寫入該第一數值，則該處理器進入該待機模式，送 出該告知信號給該處理器管理單元，並且於收到該處理器管理單元送出的該完 成信號後開始監控喚醒事件；若該待機控制寄存器被寫入該第二數值，則該處理器進入該待機模式，送出該完成信號給該處理器管理單元，並且在收到該處理器管理單元送出的該完 成信號時被喚醒；若該待機控制寄存器被寫入該第三數值，則該處理器進入該待機模式，但 不送出該完成信號給該處理器管理單元，並且開始監控喚醒事件。
6. 如權利要求l所述的控制處理器的方法，其特徵在於，該處理器的操作 狀態至少包括下列其中之一該處理器的電源電壓、該處理器的操作頻率、該 處理器的一寄存器的值、以及該處理器的操作參數。
7. 如權利要求6所述的控制處理器的方法，其特徵在於，該操作參數被儲 存在該處理器中或該另一處理器中或一儲存元件中。
8. 如權利要求l所述的控制處理器的方法，其特徵在於，該處理器包括多 數個功能單元，且該處理器的操作狀態包括該些功能單元的啟動和關閉狀態。
9. 如權利要求l所述的控制處理器的方法，其特徵在於，該處理器包括多 數個獨立執行單元，且該處理器的操作狀態包括該些獨立執行單元的啟動和關 閉狀態。
10. —種電腦系統，包括 至少一處理器；以及一處理器管理單元；其中當該處理器即將改變操作狀態時，該處理器或另一處理器根據該操作狀態 的改變編程該處理器管理單元，該處理器進入一待機模式，並送出一告知信號 給該處理器管理單元；該處理器管理單元在收到該告知信號後根據該操作狀態的改變而開始調 整該處理器的操作狀態，接著在該處理器的操作狀態穩定後送出一完成信號給 該處理器。
11. 如權利要求IO所述的電腦系統，其特徵在於，該處理器藉由執行一待 機指令進入該待機模式。
12. 如權利要求ll所述的電腦系統，其特徵在於，該待機指令具有三種可 選模式，在該第一種可選模式中，該處理器進入該待機模式，送出該告知信號給該 處理器管理單元，並且於收到該處理器管理單元送出的該完成信號後開始監控喚醒事件；在該第二種可選模式中，該處理器進入該待機模式，送出該告知信號給該 處理器管理單元，並且在收到該處理器管理單元送出的該完成信號時被喚醒；在該第三種可選模式中，該處理器進入該待機模式，但不送出該告知信號 給該處理器管理單元，並且開始監控喚醒事件。
13. 如權利要求IO所述的電腦系統，其特徵在於，該處理器藉由寫入一預 設值到一待機控制寄存器中來進入該待機模式。
14. 如權利要求13所述的電腦系統，其特徵在於，該預設值為一第一數值、 一第二數值、或一第三數值；而且若該待機控制寄存器被寫入該第一數值，則該處理器進入該待機模式，送 出該告知信號給該處理器管理單元，並且於收到該處理器管理單元送出的該完 成信號後開始監控喚醒事件；若該待機控制寄存器被寫入該第二數值，則該處理器進入該待機模式，送 出該告知信號給該處理器管理單元，並且在收到該處理器管理單元送出的該完 成信號時被喚醒；若該待機控制寄存器被寫入該第三數值，則該處理器進入該待機模式，但 不送出該告知信號給該處理器管理單元，並且開始監控喚醒事件。
15. 如權利要求IO所述的電腦系統，其特徵在於，該處理器的操作狀態至 少包括下列其中之一該處理器的電源電壓、該處理器的操作頻率、該處理器 的一寄存器的值、以及該處理器的操作參數。
16. 如權利要求15所述的電腦系統，其特徵在於，該操作參數被儲存在該 處理器中或該另一處理器中或一儲存元件中。
17. 如權利要求IO所述的電腦系統，其特徵在於，該處理器包括多數個功 能單元，且該處理器的操作狀態包括該些功能單元的啟動和關閉狀態。
18. 如權利要求IO所述的電腦系統，其特徵在於，該處理器包括多數個獨 立執行單元，且該處理器的操作狀態包括該些獨立執行單元的啟動和關閉狀 態。
全文摘要
本發明涉及一種電腦系統和其控制處理器的方法。此方法是關於當一處理器改變操作狀態時，處理器管理單元會被此處理器或另一處理器根據此改變作編程。接著該處理器將會在其進入待機模式時送出一告知的信號給處理器管理單元。處理器管理單元將在接受到該告知信號後根據上述改變而調整該處理器的操作狀態。在處理器的改變穩定後，一個完成信號將由處理器管理單元發送給該處理器。因此可避免由於處理器狀態調整時因太早作喚醒動作而發生的不可預期的行為。
文檔編號G06F11/34GK101320347SQ20081000979
公開日2008年12月10日 申請日期2008年2月14日 優先權日2007年6月4日
發明者張傳華, 張李鴻, 蘇泓萌 申請人:晶心科技股份有限公司