組合式大容量u盤的製作方法

2023-07-01 18:06:11

專利名稱：組合式大容量u盤的製作方法
技術領域：
本實用新型涉及一種大容量U盤，尤其是由多個快閃記憶體(Flash)組合成的大容量U盤。
背景技術：
目前，公知的U盤內為一個快閃記憶體，快閃記憶體目前最大容量為IOGbit左右，製造更大容量快閃記憶體技術上遇到困難
實用新型內容
為了克服現有快閃記憶體容量不足問題，本實用新型提出用多個NAND型快閃記憶體組合成大
容量U盤。本實用新型解決其技術問題所採用的技術方案U盤主要由串並轉換器、NAND型快閃記憶體、頁面寄存器和讀寫控制器等組成。NAND型快閃記憶體的讀取步驟為發送命令和尋址信息一串並轉換器將命令和尋址信息串並轉換一將數據傳向頁面寄存器一串並轉換器將數據並串轉換傳出；NAND型快閃記憶體的寫步驟為發送尋址信息和數據一串並轉換器將尋址信息和數據串並轉換一將數據傳向頁面寄存器一發送命令信息一串並轉換器將命令信息串並轉換一數據從頁面寄存器寫入頁面。U盤與電腦仍需串並轉換器連接。為了擴大U盤容量，將多個NAND型快閃記憶體、頁面寄存器和讀寫控制器用以下兩種方式之一組合成大容量U盤。方式一頁面寄存器使能控制型一個頁面寄存器輸出端與一個NAND型快閃記憶體地址和數據線連接，一個頁面寄存器與一個NAND型快閃記憶體之間連接一個讀寫控制器，全部頁面寄存器輸入端、地線和電源線分別並聯，全部NAND型快閃記憶體的地線和電源線分別並聯；在多個頁面寄存器與串並轉換器之間增加解碼器，解碼器輸入端接串並轉換器並口線，解碼器每一條輸出線與一個驅動電路輸入端連接，一個驅動電路輸出端與一個頁面寄存器使能端連接；串並轉換器並口線數量多於頁面寄存器輸入端數量，將串並轉換器並口線分為基本線和附加線兩部分，基本線數量與頁面寄存器輸入端數量相同；基本線與頁面寄存器輸入端連接，附加線與解碼器輸入端連接；電腦的尋址指令中包括頁面寄存器尋址，數據線頁面寄存器尋址指令通過解碼器和驅動電路僅使一個頁面寄存器工作，電腦的讀寫指令通過使能有效的頁面寄存器和其所控制的讀寫控制器對一個NAND型快閃記憶體讀寫操作；若每個頁面寄存器具有獨立使能端，將多個頁面寄存器的電源線端、地線端分別並聯；若每個頁面寄存器的使能端為電源線端，一條解碼-驅動電路輸出線與一個頁面寄存器的電源線端連接，電腦發出的頁面寄存器尋址指令僅使一個驅動電路輸出為高電平，其餘都為低電平，將全部頁面寄存器地線端並聯；若每個頁面寄存器的使能端為地線端，一條解碼-驅動電路輸出線與一個頁面寄存器地線端連接，電腦發出的頁面寄存器尋址指令僅使一個驅動電路輸出為低電平，其餘都為高電平，將全部頁面寄存器的電源線端並聯。方式一中若串並轉換器並口線中附加線數量不少於頁面寄存器數量，可將附加線直接與驅動電路輸入端連接，一條附加線直接與一個驅動電路輸入端連接，一個驅動電路輸出端與一個頁面寄存器使能端、或者電源線端、或者地線端連接。方式二 NAND型快閃記憶體使能控制型將多個NAND型快閃記憶體的相同編號地址和數據線、地線、電源線分別並聯；頁面寄存器輸入端接串並轉換器並口線，頁面寄存器輸出端數量多於NAND型快閃記憶體地址和數據線數量；將頁面寄存器輸出端分為基本和附加兩部分，頁面寄存器基本輸出端數量與NAND型快閃記憶體數據輸入端數量相同；頁面寄存器基本輸出端與NAND型快閃記憶體數據輸入端連接，頁面寄存器附加輸出端接解碼器輸入端，解碼器每一個輸出端通過一個驅動電路與一個NAND型快閃記憶體使能端連接，頁面寄存器與各NAND型快閃記憶體之間連接一個公用讀寫控制器；電腦尋址指令中包括NAND型快閃記憶體尋址，電腦發出的NAND型快閃記憶體尋址指令通過串並轉換器、頁面寄存器、解碼器和驅動電路僅使一個NAND型快閃記憶體使能有效，電腦發出的讀寫指令通過串並轉換器、頁面寄存器和公用讀寫控制器對使能有效NAND型快閃記憶體讀寫操作；若每個NAND型快閃記憶體具有獨立使能端，將多個NAND型快閃記憶體的電源線、地線分別並聯； 若每個NAND型快閃記憶體的使能端為電源線端，一條解碼-驅動電路輸出線與一個NAND型快閃記憶體電源線端連接，電腦發出的發出的NAND型快閃記憶體尋址指令僅使一個驅動電路輸出為高電平，其餘都為低電平，將全部NAND型快閃記憶體地線端並聯；若每個NAND型快閃記憶體使能端為地線端，一條解碼-驅動電路輸出線與一個NAND型快閃記憶體地線端連接，電腦發出的發出NAND型快閃記憶體尋址指令僅使一個驅動電路輸出低電平，其餘都為高電平或開路，將全部NAND型快閃記憶體的電源線端並聯。方式二中若頁面寄存器附加輸出端數量不少於NAND型快閃記憶體數量，可將頁面寄存器附加輸出端直接與驅動電路輸入端連接，一個頁面寄存器附加輸出端直接與一個驅動電路輸入端連接，一個驅動電路輸出端與一個NAND型快閃記憶體使能端、或者電源線端、或者地線端連接。本實用新型的有益效果可在一個U盤內由多個NAND型快閃記憶體組合成大容量U盤，比用集線器將多個NAND型快閃記憶體組合成大容量U盤成本低、操作速度快。
以下結合附圖
和實施例對本實用新型進一步說明。圖I是本實用新型的頁面寄存器使能控制型大容量U盤之一示意圖。圖2是本實用新型的頁面寄存器使能控制型大容量U盤之二示意圖。圖3是本實用新型的NAND型快閃記憶體使能控制型大容量U盤之一示意圖。圖4是本實用新型的NAND型快閃記憶體使能控制型大容量U盤之二示意圖。在圖I中，I.串並轉換器並口基本線，2.串並轉換器並口附加線，3.解碼器，4.驅動電路輸出線，5.頁面寄存器1，6.頁面寄存器I使能端，7.頁面寄存器I輸出線，8. NAND型快閃記憶體1，9.頁面寄存器2，10.頁面寄存器2使能端，11.頁面寄存器2輸出線，12. NAND型快閃記憶體2，13.驅動電路，14.讀寫控制器1，15.讀寫控制器2。在圖2中，I.串並轉換器並口基本線，2.串並轉換器並口附加線，4.驅動電路輸出線，5.頁面寄存器1，6.頁面寄存器I使能端，7.頁面寄存器I輸出線，8. NAND型快閃記憶體1，9.頁面寄存器2，10.頁面寄存器2使能端，11.頁面寄存器2輸出線，12. NAND型快閃記憶體2，13.驅動電路，14.讀寫控制器1，15.讀寫控制器2。在圖3中，I.串並轉換器並口線，2.頁面寄存器，3.頁面寄存器附加輸出線，4.解碼器，5.驅動電路輸出線，6. NAND型快閃記憶體I，7. NAND型快閃記憶體I使能端，8.頁面寄存器基本輸出線，9. NAND型快閃記憶體2，10. NAND型快閃記憶體2使能端，11.驅動電路，12.公用讀寫控制器。在圖4中，I.串並轉換器並口線，2.頁面寄存器，3.頁面寄存器附加輸出線，5.驅動電路輸出線，6. NAND型快閃記憶體I，7. NAND型快閃記憶體I使能端，8.頁面寄存器基本輸出線，9. NAND型快閃記憶體2，10. NAND型快閃記憶體2使能端，11.驅動電路，12.公用讀寫控制器。
具體實施方式
在圖I中，串並轉換器並口基本線⑴與頁面寄存器1(5)輸入端連接，頁面寄存器I (5)輸入端與頁面寄存器2 (9)輸入端連接，串並轉換器並口附加線(2)與解碼器(3)輸入端連接，解碼器輸出端與驅動電路(13)輸入端連接，驅動電路(13)輸出端(4)分別與頁面寄存器I (5)和頁面寄存器2 (9)使能端(6)和(10)連接，頁面寄存器I (5)輸出端(7)與·NAND型快閃記憶體I⑶連接；若頁面寄存器I (5)使能有效，接在頁面寄存器I (5)與NAND型快閃記憶體I (8)之間的讀寫控制器I (14)控制將NAND型快閃記憶體I (8)內數據傳入頁面寄存器I (5)或將頁面寄存器I (5)內數據寫入NAND型快閃記憶體1(8);頁面寄存器2 (9)輸出端(11)與NAND型快閃記憶體2 (12)連接，若頁面寄存器2 (9)使能有效，接在頁面寄存器2 (9)與NAND型快閃記憶體2 (12)之間的讀寫控制器2 (15)控制將NAND型快閃記憶體2 (9)內數據傳入頁面寄存器2 (12)或將頁面寄存器2 (9)內數據寫入NAND型快閃記憶體2 (12)。在圖2中，串並轉換器並口基本線⑴與頁面寄存器1(5)輸入端連接，頁面寄存器I (5)輸入端與頁面寄存器2(9)輸入端連接，串並轉換器並口附加線(2)與驅動電路
(13)輸入端連接，驅動電路(13)輸出端(4)分別與頁面寄存器I (5)和頁面寄存器2 (9)的使能端(6)和(10)連接，頁面寄存器1(5)的輸出端(7)與NAND型快閃記憶體1(8)連接；若頁面寄存器I (5)使能有效，接在頁面寄存器I (5)與NAND型快閃記憶體I (8)之間的讀寫控制器I (14)控制將NAND型快閃記憶體I (8)內數據傳入頁面寄存器I (5)或將頁面寄存器I (5)內數據寫入NAND型快閃記憶體I (8);頁面寄存器2 (9)輸出端(11)與NAND型快閃記憶體2 (12)連接，若頁面寄存器2(9)使能有效，接在頁面寄存器2 (9)與NAND型快閃記憶體2 (12)之間的讀寫控制器2(15)控制將NAND型快閃記憶體2 (9)內數據傳入頁面寄存器2 (12)或將頁面寄存器2 (9)內數據寫入NAND型快閃記憶體2 (12)。在圖3中，串並轉換器並口線(I)與頁面寄存器(2)輸入端連接，頁面寄存器(2)基本輸出端⑶與NAND型快閃記憶體I (6)輸入端連接，NAND型快閃記憶體I (6)輸入端與NAND型快閃記憶體2(9)輸入端連接，頁面寄存器(2)附加輸出端(3)與解碼器(4)輸入端連接，解碼器輸出端與驅動電路(11)輸入端連接，驅動電路(11)輸出端(5)分別與NAND型快閃記憶體1(6)使能端(7)和NAND型快閃記憶體2 (9)使能端(10)連接，接在頁面寄存器(2)與NAND型快閃記憶體之間的公用讀寫控制器(12)控制將使能有效的NAND型快閃記憶體內數據傳入頁面寄存器(2)或將頁面寄存器(2)內數據寫入使能有效的NAND型快閃記憶體。在圖4中，串並轉換器並口線(I)與頁面寄存器(2)輸入端連接，頁面寄存器(2)基本輸出端⑶與NAND型快閃記憶體I (6)輸入端連接，NAND型快閃記憶體I (6)輸入端與NAND型快閃記憶體2(9)輸入端連接，頁面寄存器(2)附加輸出端(3)與驅動電路(11)輸入端連接，驅動電路(11)輸出端(5)分別與NAND型快閃記憶體I (6)使能端(7)和NAND型快閃記憶體2(9)使能端(10)連接，接在頁面寄存器(2)與NAND型快閃記憶體之間的公用讀寫控制器(12)控制將使能有效的NAND型快閃記憶體內數據傳入頁面寄存器(2)或將頁面寄存器(2)內數據寫入使能有效的NAND 型快閃記憶體。
權利要求1.一種組合式大容量U盤，其特徵之一是u盤內串並轉換器並口線數量大於頁面寄存輸入端數量，U盤內串並轉換器並口線分為基本線(I)與附加線(2);—個頁面寄存輸出端與一個NAND型快閃記憶體地址和數據線連接，一個頁面寄存器與一個NAND型快閃記憶體之間接一個讀寫控制器，全部頁面寄存器相同編號輸入端並聯連接，基本線(I)與頁面寄存器輸入端連接，附加線(2)與解碼器(3)輸入端連接，解碼器(3)輸出端與驅動電路(13)輸入端連接，驅動電路(13)輸出端(4)分別與各頁面寄存器使能端連接；若附加線(2)數量不少於頁面寄存器數量，附加線⑵直接與驅動電路(13)輸入端連接，驅動電路(13)輸出端(4)分別與各頁面寄存器使能端連接；其特徵之二是頁面寄存器輸出端數量大於NAND型快閃記憶體地址和數據線數量，全部NAND型快閃記憶體相同編號地址和數據線並聯連接，U盤內串並轉換器並口線⑴與頁面寄存器⑵輸入端連接，頁面寄存器⑵基本輸出端⑶與NAND型快閃記憶體地址和數據線連接，公用讀寫控制器(12)接在頁面寄存器(2)與各NAND型快閃記憶體之間，頁面寄存器⑵附加輸出端⑶與解碼器⑷輸入端連接，解碼器⑷輸出端與驅動電路(11)輸入端連接，驅動電路(11)輸出端(5)分別與各NAND型快閃記憶體使能端連接；若頁面寄存器(2)附加輸出端(3)數量不少於NAND型快閃記憶體數量，頁面寄存器(2)附加輸出端(3)與驅動電路(11)輸入端連接，驅動電路(11)輸出端(5)分別與各NAND型快閃記憶體使能端連接。
2.根據權利要求I所述的一種組合式大容量U盤，其特徵是所述各頁面寄存器使能端為其電源線端或地線端之一，所述驅動電路(13)輸出端(4)分別與各頁面寄存器電源線端或地線端之一連接。
3.根據權利要求I所述的一種組合式大容量U盤，其特徵是所述各NAND型快閃記憶體使能端為其電源線端或地線端之一，所述驅動電路(11)輸出端(5)分別與各NAND型快閃記憶體電源線端或地線端之一連接。
專利摘要一種組合式大容量U盤，串並轉換器並口基本線(1)與頁面寄存器(5)輸入端連接，附加線(2)與解碼器(3)輸入端連接，解碼器(3)輸出端與驅動電路(13)輸入端連接，驅動電路(13)輸出端(4)分別與各頁面寄存器使能端連接；或者數據線(1)與頁面寄存器(2)輸入端連接，頁面寄存器(2)基本輸出端(8)與NAND型快閃記憶體數據線連接，頁面寄存器(2)附加輸出端(3)與解碼器(4)輸入端連接，解碼器(4)輸出端與驅動電路(11)輸入端連接，驅動電路(11)輸出端(5)分別與各NAND型快閃記憶體使能端連接。
文檔編號G11C7/10GK202677852SQ20122028190
公開日2013年1月16日 申請日期2012年6月15日 優先權日2012年6月15日
發明者魏明 申請人:魏明