能抑制位線間漏電流的相變存儲器電路結構的製作方法
2023-07-01 08:09:36
專利名稱：能抑制位線間漏電流的相變存儲器電路結構的製作方法
技術領域：
本發明涉及一種相變存儲器電路結構，特別涉及一種能抑制位線間漏電流的相變存儲器電路結構。
背景技術：
相變存儲器技術是基於Ovshinsky在20世紀60年代末70年代初提出的相變薄 膜可以應用於相變存儲介質的構想建立起來的，是一種價格便宜、性能穩定的存儲器件。相 變存儲器可以做在矽晶片襯底上，其關鍵材料是可記錄的相變薄膜、加熱電極材料、絕熱材 料和引出電極材的研究熱點也就圍繞其器件工藝展開器件的物理機制研究包括如何減小 器件料等。相變存儲器的基本原理是利用電脈衝信號作用於器件單元上，使相變材料在非 晶態與多晶態之間發生可逆相變，通過分辨非晶態時的高阻與多晶態時的低阻，可以實現 信息的寫入、擦除和讀出操作。相變存儲器由於具有高速讀取、高可擦寫次數、非易失性、元件尺寸小、功耗低、抗 強震動和抗輻射等優點，被國際半導體工業協會認為最有可能取代目前的快閃記憶體存儲器而成 為未來存儲器主流產品和最先成為商用產品的器件。相變存儲器的讀、寫、擦操作就是在器件單元上施加不同寬度和高度的電壓或電 流脈衝信號對於擦操作(RESET)，是加一個短且強的脈衝信號使器件單元中的相變材料 溫度升高到熔化溫度以上後，再經過快速冷卻從而實現相變材料多晶態到非晶態的轉換， 艮Γ1」態到「0」態的轉換；對於寫操作(SET)，是施加一個長且中等強度的脈衝信號使相變 材料溫度升到熔化溫度之下、結晶溫度之上後，並保持一段時間促使晶核生長，從而實現非 晶態到多晶態的轉換，即「0」態到「1」態的轉換；對於讀操作，是加一個對相變材料的狀態 不會產生影響的很弱的脈衝信號後，通過測量器件單元的電阻值來讀取它的狀態。相變存儲器的單元結構主要有ITlR和IDlR兩種。IDlR由於具有更高的集成密度 而受到廣泛的關注。圖1為IDlR相變存儲器單元結構示意圖，即連接在一位線BL和一字 線WL上的一個相變存儲單元包括相變電阻R和二極體。這種結構的相變存儲單元所構成 的相變存儲器中，相鄰的相變存儲單元之間會形成寄生的PNP三極體，如圖2所示，當選中 中間的相變存儲單元加載電流I進行操作時，在其相鄰的兩個相變存儲單元會因為寄生的 PNP三極體的存在而形成漏電流Ileak。經過研究發現，正是由於這個寄生的PNP三極體的存 在，使得當選中一個相變存儲單元進行操作時，相鄰的相變存儲單元會有1 %左右的漏電流 存在。由於相變電阻對電流和電壓極為敏感，這些漏電流會對相鄰未被選中的單元造成數 據破壞，從而降低了相變存儲器的可靠性。因此，如何有效抑制位線間的漏電流，實已成為本領域技術人員亟待解決的技術課題。
發明內容
本發明的目的在於提供一種能抑制位線間漏電流的相變存儲器電路結構。
為了達到上述目的及其他目的，本發明提供的能抑制位線間漏電流的相變存儲器 電路結構，其包括多條字線和多條位線；由多個各自連接在一條位線和一條字線上的相 變存儲單元形成的存儲陣列，其中，每一相變存儲單元包括由相變材料形成且一端連接相 應位線的相變電阻以及連接在所述相變電阻另一端和相應字線之間的選通管；以及多個控 制單元，其數目和位線數目相同，各控制單元的輸入端分別連接一條位線，各輸出端分別連 接在相應位線上的各相變存儲單元的相變電阻和選通管的公共連接點，分別用於拉低相應 位線上未被選中的相變存儲單元的相變電阻和選通管的公共連接點的電位，從而避免漏電 流流經未被選中的相變存儲單元的相變電阻。 較佳的，控制單元可以包括連接在公共連接點和低電位之間的受控開關管；以 及用於將位線電流信號轉換為控制所述受控開關管開閉的控制信號的轉換電路。其中，所 述開關管可以是NMOS管或PMOS管等；所述轉換電路可以包括將位線電流轉換為電壓的 電阻網絡和連接在所述電阻網絡輸出端且輸出信號作為控制信號的反相器。綜上所述，本發明的能抑制位線間漏電流的相變存儲器電路結構通過在每一位線 設置一控制單元來控制相應位線上的各相變存儲單元，以使位線上未被選中的相變存儲單 元的相變電阻上無漏電流流過，由此來提高相變存儲器的可靠性。
圖1為現有IDlR型相變存儲單元結構示意圖。圖2為現有由IDlR型相變存儲單元構成的相變存儲器存在漏電流的示意圖。圖3為本發明的能抑制位線間漏電流的相變存儲器電路結構示意圖。圖4為本發明的能抑制位線間漏電流的相變存儲器電路所採用的控制單元結構 示意圖。
具體實施例方式請參閱圖3，本發明的能抑制位線間漏電流的相變存儲器電路結構包括多條字 線和多條位線、存儲陣列、以及多個控制單元等。如圖3所示，圖中僅示出3條位線(即BL0、BL1、BL2)和2條字線(即WLO和WLl)， 此並非是對位線和字線數目的限定，只是為了更好的說明本發明的方案，事實上，相變存儲 器所包含的字線和位線的數目可以視實際需要而定。所述存儲陣列由多個各自連接在一條位線和一條字線上的相變存儲單元形成，其 中，每一相變存儲單元包括由相變材料形成且一端連接相應位線的相變電阻以及連接在 所述相變電阻另一端和相應字線之間的選通管。在本實施例中，由於僅示出了 3條位線和 2條字線，故圖2中相應也就示出了 6個相變存儲單元，即連接在字線WLO和位線BLO上的 相變存儲單元、連接在字線WLl和位線BLO上的相變存儲單元、連接在字線WLO和位線BLl 上的相變存儲單元、連接在字線WLl和位線BLl上的相變存儲單元、連接在字線WLO和位線 BL2上的相變存儲單元、連接在字線WLl和位線BL2上的相變存儲單元。各相變存儲單元採 用IDlR結構，即各自包含一相變電阻及作為選通管的二極體，其中，相變電阻的一端連接 位線，而另一端連接二極體的正極，二極體的負極連接字線。所述多個控制單元的數目和位線數目相同，在本實施例中，由於僅示出3條位線，故相應也就僅示出3個控制單元，即控制單元AO、Al和A2，其中，控制單元AO的輸入端連 接位線BL0，輸出端SLO連接位線BLO上的各相變存儲單元的相變電阻和二極體之間的公共 連接點DOO和D10，控制單元Al的輸入端連接位線BLl，輸出端SLl連接位線BLl上的各相 變存儲單元的相變電阻和二極體之間的公共連接點DOl和D11，控制單元A2的輸入端連接 位線BL2，輸出端SL2連接位線BL2上的各相變存儲單元的相變電阻和二極體之間的公共連 接點D02和D12，各控制單元分別用於拉低相應位線上未被選中的相變存儲單元的相變電 阻和選通管的公共連接點的電位，從而避免漏電流流經未被選中的相變存儲單元的相變電 阻。再請參見圖4，其是控制單元AO的一種優選電路結構示意圖。如圖所示，控制單元 可包括連接在公共連接點和低電位之間的受控開關管Trl ；以及用於將位線BLO電流信號 轉換為控制所述受控開關管Trl開閉的控制信號的轉換電路。其中，所述受控開關管Trl 可以是NMOS管或PMOS管等。而所述轉換電路可以包括將位線BLO電流轉換為電壓的電 阻網絡和連接在所述電阻網絡輸出端且輸出信號作為控制信號的反相器INVl等。在本實 施例中，所述電阻網絡包括連接在位線BLO和地電位之間的兩串聯電阻Rl和R2，其中，電阻 Rl和R2的公共連接點與所述反相器INVl相連，且電阻Rl的阻值遠小於電阻R2的阻值，所 述受控開關管Trl採用NMOS管 ，其柵極連接反相器INVl的輸出端，漏極作為輸出端SL0，源 極接地。上述控制單元AO的工作原理如下當位線BLO有電流時，電阻Rl把電流轉換成電壓，由於電阻Rl的阻值遠小於電阻 R2的阻值，電壓降基本都落在電阻R2上，也即反相器INVl的輸入端為高電平，NMOS電晶體 Trl的柵端為低電平。NMOS電晶體Trl處於截止狀態，因此，NMOS電晶體Trl漏極SLO連 接在公共連接點DOO和D10，顯然，公共連接點DOO和DlO的電位不會受到影響，相應的，連 接在公共連接點DOO和DlO的各二極體和相變電阻處在正常狀態，從而保證正常的讀寫。而當位線BLO上沒有電流通過時，反相器INVl的輸入端為低電平，NMOS電晶體 Trl的柵端為高電平。NMOS電晶體Trl處於導通狀態，NMOS電晶體Trl漏極SLO的電位接 近源極電位，即地電位，由此，公共連接點DOO和DlO的電位被拉到低電平，這樣就抑制了漏 電流Ileak,使得未被選中相變存儲單元的相變電阻上沒有電流通過，從而保證了相變存儲 器的可靠性。雖然上述僅僅描述了控制單元AO的結構和工作原理，但控制單元Al和A2都可以 採用如控制單元AO同樣的結構，故在此不再一一詳述。此外，本領域技術人員應該理解，上述實施例僅為了更好的說明本發明的技術方 案，而非用於限定本發明，事實上，相變存儲器所包含的字線和位線數目可根據實際情況來 確定，例如，N條字線，M條位線，其中，N和M大於或等於1，相應的，相變存儲器所包含的相 變存儲單元的數目為N*M個，包含的控制單元的數目為M個，每一控制單元控制一條位線上 的所有相變存儲單元，控制單元的結構也不以上述所示為限。綜上所述，本發明的能抑制位線間漏電流的相變存儲器電路結構採用控制單元來 強行拉低未被選中的相變存儲單元中的相變電阻和二極體的公共連接點的電位，避免漏電 流流經相變電阻，由此可有效提高了相變存儲器的可靠性。上述實施例僅列示性說明本發明的原理及功效，而非用於限制本發明。任何熟悉此項技術的人員均可在不違背本發明的精神及範圍下，對上述實施例進行修改。因此，本發 明的權利保護範圍，應如權利要求書所列
權利要求
一種能抑制位線間漏電流的相變存儲器電路結構，其特徵在於包括多條字線和多條位線；由多個各自連接在一條位線和一條字線上的相變存儲單元形成的存儲陣列，其中，每一相變存儲單元包括由相變材料形成且一端連接相應位線的相變電阻以及連接在所述相變電阻另一端和相應字線之間的選通管；多個控制單元，其數目和位線數目相同，各控制單元的輸入端分別連接一條位線，各輸出端分別連接在相應位線上的各相變存儲單元的相變電阻和選通管的公共連接點，分別用於拉低相應位線上未被選中的相變存儲單元的相變電阻和選通管的公共連接點的電位，從而避免漏電流流經未被選中的相變存儲單元的相變電阻。
2.如權利要求1所述的能抑制位線間漏電流的相變存儲器電路結構，其特徵在於控 制單元包括連接在公共連接點和低電位之間的受控開關管；以及用於將位線電流信號轉 換為控制所述受控開關管開閉的控制信號的轉換電路。
3.如權利要求2所述的能抑制位線間漏電流的相變存儲器電路結構，其特徵在於所 述開關管為NMOS管或PMOS管。
4.如權利要求2所述的能抑制位線間漏電流的相變存儲器電路結構，其特徵在於所 述轉換電路包括將位線電流轉換為電壓的電阻網絡和連接在所述電阻網絡輸出端且輸出 信號作為控制信號的反相器。
5.如權利要求4所述的能抑制位線間漏電流的相變存儲器電路結構，其特徵在於所 述電阻網絡包括連接在位線和地電位之間的兩串聯電阻，其中，兩串聯電阻的公共連接點 與所述反相器相連，且與位線連接的電阻的阻值小於與地電位連接的電阻的阻值。
6.如權利要求1所述的能抑制位線間漏電流的相變存儲器電路結構，其特徵在於所 述選通管為二極體。
全文摘要
本發明提供一種能抑制位線間漏電流的相變存儲器電路結構，其包括多條字線和多條位線；由多個各自連接在一條位線和一條字線上的相變存儲單元形成的存儲陣列，其中，每一相變存儲單元包括由相變材料形成且一端連接相應位線的相變電阻以及連接在所述相變電阻另一端和相應字線之間的選通管；以及多個控制單元，各控制單元的輸入端分別連接一條位線，各輸出端分別連接在相應位線上的各相變存儲單元的相變電阻和選通管的公共連接點，分別用於拉低相應位線上未被選中的相變存儲單元的相變電阻和選通管的公共連接點的電位，從而避免漏電流流經未被選中的相變存儲單元的相變電阻，如此抑制位線間的漏電流，有效提高存儲器的可靠性。
文檔編號G11C16/24GK101968973SQ201010289979
公開日2011年2月9日 申請日期2010年9月21日 優先權日2010年9月21日
發明者宋志棠, 蔡道林, 陳後鵬 申請人:中國科學院上海微系統與信息技術研究所