基於共面帶線的方法和設備的製作方法

2023-06-21 21:35:11

專利名稱：基於共面帶線的方法和設備的製作方法
技術領域：
本發明總的涉及牽涉到基於共面帶線(CPS)的半導體器件的各種方法和設備。在某些示例性實施例中，正弦信號源(更具體地，駐波正弦振蕩器)是基於共面帶線結構而被實施的。
背景現在作為日常生活的常規部分的現代通信應用(諸如蜂窩電話、無線網、衛星廣播和光纖通信)依賴於電子學和相關的技術在提高速度和減小體積方面的不斷的進步；即提高信息傳輸速度和使得執行各種不同的與通信有關的功能的集成電路小型化。然而，隨著系統設計者期待使用在幾十GHz的範圍內的更高的頻率以及趨於原子尺度的集成電路的小型化，傳統的集成電路技術的多個方面不斷變得不可應用並被廢棄。因此，一個共同的設計挑戰牽涉到尋找在更小的空間中實施用於更快速運行的熟知的電路構建塊的新的方法。在某些例子中，這樣的實施方案可以利用基於電磁波的概念，並且牽涉到在半導體基片上製作的傳輸線或波導結構。
傳輸線理論在技術上是熟知的。一般來說，傳輸線提供一種可以藉其以受導引的方式傳送功率或信息的手段(例如連接信號源到負載)。傳輸線典型地包括通過電介質材料分隔開的兩個平行導體。信號沿給定的傳輸線作為電磁波傳播，並且與傳輸線有關的各種物理參數以及與在線上的信號的源和在線上的任何負載有關的參數影響波傳播。


圖1a-1e顯示傳輸線的典型的例子，其包括同軸電纜(圖1a)，雙線傳輸線(圖1b)，平行平板或平面線(圖1c)，導電面上的線(圖1d)，和微帶線(圖1e)。另外，值得注意的是，這些例子當中的每個例子由兩個平行的導體組成。同軸電纜通常在電實驗室和幾種通常的消費者應用中被使用來互聯各種電設備(例如，連接電視機到電視天線或有線電視饋源)。微帶線在基於各種半導體製造技術的集成電路中是特別重要的，其中在電介質基片上製造的平行金屬帶(即，由電介質分開)連接電子元件。
傳輸線常常被看作為更廣的「波導」類別的特殊的情形。波導總的涉及被配置成把電磁輻射從一點導引到另一點的系統。然而，在幾個通常的應用中，波導更具體地被看作為有邊界的導管(conduit)，通過該導管，電磁輻射以比起通常結合傳輸線考慮的略微更受限制的方式進行傳播。例如，在微波領域，不像雙導體傳輸線，波導可被形成為空心的金屬管道，其截面可以是長方形、橢圓形或圓形。在傳輸線完全不支持的光學領域，波導常常被形成為固體電介質絲(例如，光纖)，或者被形成為以較低折射率環境為界限的電介質薄膜。
正如傳統上在許多應用中所處理的那樣，傳輸線常常被表徵為在某些重要方面與更廣的波導類別多少有所不同。例如，首先，傳輸線通常可被配置成工作在從DC(頻率f＝0)到非常高的頻率(例如，在毫米波和微波範圍，從約1GHz到100GHz)的範圍內；然而，波導只能在由它的具體的結構和尺寸確定的某個頻率(「截止頻率」)以上工作，所以一般用作為高通濾波器。另一方面，在約50GHz到300GHz的更高數量級的頻率上，傳輸線在傳統上由於在傳輸線導體中熟知的趨膚效應以及與分隔開導體的材料有關的電介質損耗而通常被看作為低效的；相反，波導在傳統上在這個頻率範圍中被看作為得到較大的帶寬和較低的信號衰減(即，具有較低信號功率損耗的較寬範圍的頻率響應)。然而，在這個頻率範圍的低端和以下的頻率，波導傳統上被認為對於某些應用(特別是對於其中典型地不斷小型化是目標的集成電路應用)在尺寸上是過大的。傳輸線與波導之間的另一個差別在於，傳輸線只能支持橫電磁(TEM)波(即，其中電場與磁場對于波傳播方向橫向地取向的波)，而波導通常可支持許多可能的場結構(即模式)。
在微電子電路的半導體製造中，用於載送高頻電子信號的波導和傳輸線傳統上以各種各樣的方式被實施。兩個這樣的實施方案分別被稱為共面波導(CPW)和共面帶線(CPS)。圖2A和2B顯示共面波導的不同的視圖，而圖3A和3B顯示共面帶線的不同的視圖。
具體地說，圖2A顯示由被布置在半導體基片103上的電介質層101上的三個平行導體20A、40和20B形成的共面波導50的截面圖。圖2B顯示向下看示例性共面波導器件的頂視圖，其中中心導體40的各端端接在焊盤42A和42B上，導體20A和20B被顯示為電連接，以便完全包圍在平面上的導體40(圖2A的截面圖是沿圖2B的虛線I-I』取的)。如圖2A和2B所示，導體20A和20B的寬度W1可以大大地大於中心導體40的寬度W2。
在正常工作期間，共面波導50的導體20A和20B一起被電連接到地或參考電位，要被傳輸的信號被施加到中心導體40。在這方面，特別值得注意的是，在共面波導中各個地和信號導體是不對稱的，因為組合的地導體20A和20B比起中心導體40覆蓋大得多的面積。這種結構通常被稱為「非平衡」結構。包圍中心信號導體40的大的地或參考電位的安排用來把電場限制在中心導體與地或參考導體之間，由此創建「導管」，電磁波可以通過它傳播。
與共面波導相反，共面帶線是對稱的或平衡的雙導體器件。圖3A和3B顯示由間隔開一個距離S的兩個基本上相同的平行導體100A和100B組成的理想化的無限大長度共面帶線100的一個例子的不同的透視圖。具體地，圖3A顯示導體100A和100B的截面圖，它們例如可以是布置在基片103上的電介質層101上面的金屬線。圖3B顯示向下看布置在基片103上的導體的頂視圖(圖3A的截面圖是沿圖3B的虛線II-II』取的)。
正如在圖3A和3B上容易看到的那樣，共面帶線100的幾何關係與圖2A和2B上所示的共面波導50的幾何關係顯著不同。具體地，共面波導50在截面內包括三個導體，而共面帶線100隻包括兩個導體。而且，不像共面波導50的、可以分別具有不同的寬度的地導體20A和20B與中心信號導體40，共面帶線的導體100A和100B具有基本上相同的寬度W3，如圖3A和3B所示。另外，在共面帶線中基本上相同的平行導體的這種安排通常被稱為對稱的或「平衡的」結構。這樣的對稱的或平衡的雙導體結構容易支持在共面帶線上的差分信號，正如下面進一步討論的；相反，共面波導的非對稱的或非平衡的結構不支持差分信號，而僅僅支持「單端的」信號(即，以地電位為參考的信號)。
對於許多傳統的微波應用，由於主要單端的或非平衡微波器件的流行，共面波導實施方案通常優選地作為電路互聯結構。另外，共面波導通常被看作為比起共面帶線具有小得多的損耗，特別是在微波頻率下到基片的信號損耗。因此，從歷史上看，在高頻微電子器件方面許多相關的文獻更多地集中在共面波導而不是共面帶線。共面波導通常被看作為容易與串聯和並聯的有源和無源電路元件集成。而且，共面波導導體的長度可以容易地變化，以匹配於電路元件引線寬度，由此易於實行與其它器件的互聯，而同時保持與互聯的器件兼容的共面波導的想要的特性阻抗。然而，一個折衷在於，由於側翼包圍中心信號導體的相對較寬的、多個地導體，共面波導佔用很大的空間。
共面波導和共面帶線的各種特性可以通過使用與電路理論有關的共同的概念(諸如電阻、電感、電導、和電容)而至少在某種程度上被建模。然而，基于波的結構通常在一個基本特徵上不同於普通的電網絡，即相對於工作頻率的尺寸。例如，雖然電網絡的物理尺寸比起相應於工作頻率的波長小得多，但基于波導和傳輸線的器件的尺寸通常是相應於器件的工作頻率的波長的相當大的分數，它甚至可以是許多個波長。因此，雖然與電阻、電感、電導、和電容有關的元件可以在通常的電路中被描述為具有集中參數的分立元件，但傳輸線和波導必須通過在傳輸線/波導的整個長度內分布的電路參數被描述。
鑑於上述的內容，圖4A和4B顯示與基於電路概念的分布的「線參數」有關的、兩個不同的理論傳輸線/波導模型。具體地，圖4A顯示「單端的」模型30(它可被應用於圖2A和2B所示的共面波導50)，以及圖4B顯示「差分」模型32(它可被應用於圖3A和3B所示的共面帶線100)。
在圖4A和4B的模型中，參數z表示在波傳播方向上沿傳輸線/波導的長度的距離(其中dz表示差分長度)。基於電路的線參數在圖4A和4B上被表示為每個單位長度的電阻R，每個單位長度的電感L，每個單位長度的電導G，和每個單位長度的電容C，其中R和L是串聯元件以及G和C是並聯元件。在圖4B上，起因於串聯元件R和L的數值在模型32的兩個相同的電導中間進行劃分(例如，Rdz/2和Ldz/2)，以同樣表示模型的「差分」特性。
可被使用來表徵共面波導或共面帶線的線參數R、L、G和C直接得自被使用來製造共面帶線或共面波導材料的類型(例如，電介質、基片和金屬組件)和與共面帶線或共面波導安排相關的各種尺寸(例如，導體的寬度和厚度、在導體之間的空間、電介質層的厚度等等)。更具體地，在給定的結構中牽涉到的材料和尺寸通常確定與結構有關的各種物理特性，諸如有效介電常數εeff、導磁率μ和各種損耗因子，而線參數R、L、G和C是基於這些參數的。
另外，如圖4A和4B所示，應當看到，線參數R、L、G和C不是分立的或集中參數的，而是沿共面帶線或共面波導的整個長度均勻地分布。另外，應當看到，R是導體的每個單位長度的AC電阻(即，「串聯」電阻)，而G是由於把導體互相分隔開的電介質介質和基片造成的、每個單位長度的電導(即，「並聯」電阻)。
共面帶線或共面波導的分布電阻、電導、電感和電容自然導致給定的實施方案的特定的頻率特性。例如，電感和電容的通常的能量貯存功能具有基於與電感/電容有關的任何電阻/電導的頻率依賴性。用於表徵包括給定的傳輸線(或波導)結構的依賴於頻率的系統的頻率特性的一個共同的參數被稱為「品質因數」，在文獻中典型地表示為Q。
依賴於頻率的系統的品質因數Q通常被定義為系統的峰值或諧振頻率與系統的頻帶寬度(即在系統的總的頻率響應的半功率點之間的頻率範圍)的比值。品質因數Q替換地可被看作為被存儲在系統中的最大能量與在給定的時間周期內由系統損耗的總的能量的比值。鑑於上述的內容，具有相對較大的Q的系統通常被看作為是「頻率選擇性」，它們以相對較小的能量損耗支持接近於給定的諧振頻率的頻率。相反，具有相對較小的Q的系統不一定具有顯著的頻率偏好，因此常常被看作為或多或少的有損系統。
給定的共面波導或共面帶線安排的品質因數可以通過與波沿共面波導或共面帶線的傳播有關的各種參數來表示。再次參考圖3B所示的共面帶線100，示例的依賴於位置的電壓V(z)是表示在導體之間的，以及示例的依賴於位置的電流I(z)被顯示為流過導體的，其中z表示沿波傳播的方向的距離。作為沿共面帶線的位置z的函數的V(z)可被表示為V(z)＝Voe-αzcos(2πft-βz)，其中V0是波的幅度，以及量(2πft-βz)代表波的相位(以弧度計)，它取決於時間t和空間z。當然，f是波的頻率，以及β是波的相位常數，被定義為β＝2π/λ；實際上，相位常數β表示對於行進的每個波長的距離，波經受2π的弧度的相位改變。最後，α是代表當波傳播時的損耗的衰減因子，它影響波的總的幅度；即當α增加時，表示更大的損耗，波的幅度V0因此按e-αz的因子減小。如上所述，對於相對較低損耗的依賴於頻率的系統，品質因數Q也可以用相位常數β和衰減因子α表示為Q≈β/2α。
傳輸線和波導的另一個重要的特徵參數涉及到波沿傳輸線或波導傳播的速度。具體地，傳輸線或波導傳播的相位速度通常被表示為v，按照v＝fλ，提供在頻率f與波在給定的介質中的波長λ之間的關係，它代表介質中波傳播的速度。因此，對於給定的頻率f，較小的相位速度v導致較短的波長λ。相位速度v得自於器件的特定的物理特性，諸如有效介電常數εoff和導磁率μ。對於圖4A和4B所示的模型，相位速度可以通過單位長度的電感值L和單位長度的電容值C被表示為v=1/LC.]]>由於電路尺寸的減小通常是改進微電子器件製造技術的重要的目標，在文獻中集中在基於有利於相位速度減小的特徵的微波器件的尺寸減小上。另外，相位速度減小導致在給定的工作頻率下波長的相應的減小。諸如諧振器、振蕩器、阻抗匹配網絡、信號分離器和組合器、濾波器、放大器、和延時器那樣的器件可以根據傳輸線或波導結構被實施。通常如上所述，在給定想要的工作頻率範圍後，這樣的器件的尺寸是與波長λ可比較的。因此，通過降低相位速度，可以實現更小的器件。
記住這一點，自從1970年代以來，一直在研究微波領域中的各種「慢波」結構。另外，許多這些研究涉及單塊微波集成電路(MMIC)，它包括合併了被設計成在給定的工作頻率或頻率範圍下減小相位速度和波長從而減小器件尺寸的特徵的共面波導。用於實現慢波結構的一個這樣的特徵包括「周期加載的」共面波導，其中把浮動金屬帶周期地放置在三個共面波導導體下面並且是相對於導體橫向地取向的。浮動金屬帶的存在通常被看作為空間分隔開傳播的波的電能和磁能，這導致共面波導的增加的單位長度的電容值C。按照關係式v=1/LC,]]>這樣的增加的單位長度的電容值C導致給定頻率f下的較小的相位速度，從而導致較小的波長λ。因此，這些慢波特徵有助於製造更小的器件。
在傳統的基於共面波導的慢波結構中，按照關係式β＝2π/λ，波長λ的減小導致相位常數β的相應的增加。然而，按照關係式Q≈β/2α，增加的相位常數β對品質因數Q的影響從所述文獻中還沒有完全清楚；雖然從β的增加可以預期Q的增加，但慢波特徵對共面波導的損耗α的影響是不清楚的。在某些報告中，已經提出合併了浮動金屬帶的共面波導慢波結構的Q值由於由慢波特徵的存在造成的增加的損耗，實際上可能從不具有慢波結構的共面波導的Q值降低。因此，看來在某些共面波導慢波結構中可能在品質因數與相位速度之間存在有折衷；即，雖然可以減小相位速度來便於實現較小的器件，但這還導致較大的損耗，由此惡化器件的品質因數。
發明概要本公開內容總的涉及牽涉到基於共面帶線(CPS)的半導體器件的各種方法和設備。
雖然共面波導(CPW)在過去在諸如微波電路器件和結構的領域中或許受到更大的注意，但申請人看到和認識到各種共面帶線(CPS)結構可以易於製造幾種有用的高速微電子器件，以用於各種各樣的應用。
共面波導與共面帶線之間的幾個差別已在上面結合圖2A、2B、3A和3B討論過。例如，共面帶線在截面上是雙導體結構，而共面波導在截面上是三導體結構，典型地比起共面帶線需要大得多的空間。共面帶線的雙導體結構由於導體的對稱性，是「平衡的」結構；相反共面波導的三導體結構由於三個波導導體(即，兩個寬導體和一個窄導體)之間的重大的非對稱性，是「非平衡的」結構。
對於許多電路應用，在共面帶線與共面波導之間的最重大的差別或許是，主要由於其平衡結構，共面帶線可以支持差分信號，而共面波導不能支持差分信號。
差分信號在其中信號可能易於被「拾取物(pickup)」和其它各種噪聲所汙染的應用中是重要的。例如，通過相對較長距離和或其中可能存在幾個信號或其它輻射的環境，所傳送的信號可能受到不想要的失真，所述失真破壞信號的完整性。通過使用兩個導體以不同的方式輸送信號，通常沿兩個導體拾取的任何噪聲在差分信號被恢復時可被抵銷(通過觀察在兩個導體上各自的信號之間的差值)；具體地，在導體上的共模噪聲通過從另一個導體上的信號中減去一個導體上的信號(優選地只留下差分信號)而被「抑制」。這個概念通常稱為「共模抑制」。
共面帶線容易支持差分信號並由此對不想要的噪聲實現共模抑制的能力可以通過再次參考圖3A和3B清楚地看到。具體地，在這些圖上所示的共面帶線100中，兩個實際上相同的導體100A和100B的任一個都不需要處在信號地或其它參考電位；相反，兩個共面帶線導體可以各自地和同時地載送不同的信號，每個都以地或某個其它電位為參考。而且，因為導體實際上是相同的並且互相靠近，它們在噪聲拾取方面基本上相同地響應於它們的環境。
相反，共面波導(如圖2A和2B所示)只支持「單端的」電信號，即以地電位為參考的信號。而且，共面波導由於它的組合的地導體比起它的信號導體的更大的尺寸，固有地是非平衡的。因此，共面波導的導體在噪聲拾取方面不同地響應於它們的環境。所以，共面波導不容易支持差分信號，並且基於共面波導的器件沒有利用由共面帶線提供的噪聲減小能力。當然，共面帶線還可被配置成使得它的兩個導體之一處在地電位或某個其它參考電位；然而，共面帶線的支持差分信號的能力使得共面帶線結構比起共面波導結構對於許多電路應用是更為理想的。
鑑於上述的內容，下面公開的幾個實施例涉及合併了便於實現許多不同的微電子器件的各種特徵的共面帶線結構。可以合併按照本公開內容的各種共面帶線結構的器件的例子包括但不限於阻抗匹配器件、用於功率組合和分離的器件、延時器、諧振器、振蕩器、濾波器、放大器、混頻器等等，包括這樣的器件的基於CMOS的實施方案。在某些示例性實施例中，正弦信號源(更具體地說是駐波正弦振蕩器)是根據按照本公開內容的各種共面帶線結構被實施的。
下面進一步討論的某些實施例涉及大大地提高最終得到的器件的品質因數Q的共面帶線實施方案的各種特徵。例如，在這樣的實施例的各個方面，對於在矽基片以及其它基片上製造的共面帶線器件可以實現約20或更高的品質因數Q的提高。這樣的提高大大有助於改進基於這樣的實施方案的各種電路器件(例如，諧振器、振蕩器)的性能。在一個實施例中，在減小一個或多個在器件中傳播的波的相位速度的同時，達到品質因數Q的提高，由此易於製造出更小的器件。在再一個實施例中，變尖的(tapered)共面帶線結構導致依賴於位置的線參數，其可被利用來得到很高Q的器件。
例如，本發明的一個實施例針對包括共面帶線(CPS)的設備，該共面帶線只包括基本上互相平行並基本上沿第一方向取向的第一導體和第二導體。這個實施例的設備還包括被布置在靠近共面帶線的多個直線導電帶。所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。在本實施例的一個方面，該設備還包括矽基片，其上放置至少一個電介質材料、多個直線導電帶和共面帶線。在另一個方面，該設備被配置成支持在共面帶線上的、具有在從約1GHz到60GHz或更高的範圍中的頻率的至少一個信號。在再一個方面，共面帶線和多個直線導電帶被安排成使得該設備對於在從約1GHz到60GHz的範圍中的至少一個頻率具有至少30的品質因數Q。
本發明的另一個實施例針對一種用於輸送至少一個差分信號的方法，包括通過基本上沿第一方向取向並被放置在多個直線導電帶附近的共面帶線輸送至少一個差分信號的步驟，其中所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。
本發明的再一個實施例針對一種被配置成單位長度的電阻R與單位長度的電導G是沿共面帶線的位置的離散的或連續的函數的共面帶線。在這個實施例的一個方面，實施變尖的共面帶線結構，其中在共面帶線導體之間的空間和導體本身的寬度是沿共面帶線的長度變化的。在這個實施例的一個方面，這樣的變尖的結構沿共面帶線的長度有效地改變線參數R和G，而同時基本上保持共面帶線的均勻的阻抗特性，以避免局部反射。
本發明的另一個實施例針對一種包括變尖的共面帶線的設備，該共面帶線包括第一導體和第二導體，其中第一導體和第二導體基本上沿第一方向取向，以及其中在第一導體和第二導體之間的空間與第一導體和第二導體的寬度沿共面帶線的長度變化。這個實施例的設備還包括被布置在變尖的共面帶線附近的多個直線的導電帶。所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。
本發明的其它實施例總的針對用於實施基於共面帶線的駐波正弦振蕩器的各種方法和設備。
例如，本發明的一個實施例針對一種被配置成生成具有頻率f0的至少一個電壓駐波的四分之一波長(λ/4)共面帶線駐波振蕩器(SWO)。這個實施例的SWO包括共面帶線，該共面帶線包括兩個導體和具有等於或近似等於四分之一波長(λ/4)的長度L，其中λ是通過構成至少一個電壓駐波的波的相位速度與頻率f0相聯繫的。該SWO還包括在共面帶線的第一個端被布置在導體之間至少一個放大器，其中兩個導體在共面帶線的第二端處被連接在一起，以形成短路。
在本實施例的一個方面，所述SWO被配置成通過利用模式控制技術，而使得在高頻下具有低的功率耗散的正弦性能最佳化。具體地，在本實施例的一個方面，該SWO被配置為基本上單模器件，其通過利用具有沿共面帶線的長度的不同的增益的多個放大器而採用定製的分布式放大方案。在本實施例的再一個方面，放大器的不同的增益是「依賴於幅度的」，這樣，它們至少部分地基於在沿共面帶線的放大器的各個位置處的想要的模式的預期幅度。
更一般地，本發明的一個實施例針對一種用於在共面帶線上生成至少一個電壓駐波的方法，包括沿共面帶線以變化的方式分布放大以便克服共面帶線損耗的步驟。本發明的另一個實施例針對一種用於在共面帶線上生成至少一個電壓駐波的方法，包括控制該至少一個電壓駐波的振蕩模式的步驟。在這些實施例的各種方面，依賴於幅度的分布式放大可被利用來實行低損耗單模操作。
本發明的另一個實施例針對一種利用共面帶線結構的SWO，包括多個被布置在共面帶線附近的直線導電帶。所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。在本實施例的一個方面，共面帶線導體和多個直線導電帶互相相對地排列，以便實現品質因數增強和在共面帶線導體上的電壓駐波分量的相位速度減小。
本發明的另一個實施例針對一種利用變尖的共面帶線結構的SWO，以便通過SWO大大地減小功耗。在本實施例的一個方面，該SWO被配置成使得低的單位長度電導值(低G)的共面帶線區域被放置在、或接近其中預期最大電壓幅度的點，以便減小到基片的功率耗散。此外，另一個方面，低的單位長度電阻值(低R)的共面帶線區域被放置在、或接近其中預期最大電流的點，以便減小來自傳輸線本身的功率耗散(即，串聯損耗)。
本發明的另一個實施例針對一種利用一個或多個定製的分布式放大方案的共面帶線SWO、多個被布置在共面帶線附近的直線導電帶和變尖的共面帶線結構，以便實施模式控制和減小振蕩器的總的功率耗散。
在再一個實施例中，所述SWO被配置成使得頻率可調節能力再次被最佳化，以便減小功率耗散而同時易於很大地調節振蕩器頻率。例如，本發明的一個實施例針對一種用於控制在共面帶線上至少一個電壓駐波的頻率，包括把至少一個頻率控制裝置沿共面帶線放置在近似在至少一個電壓駐波的最大幅度與該至少一個電壓駐波的零電壓節點之間的中點的位置。
本發明的另一個實施例針對一種基於環形諧振器共面帶線實施方案的閉環(例如，圓形)SWO。具體地，本實施例的SWO包括包括兩個導體的閉環共面帶線，和在第一位置處被布置在兩個導體之間的至少一個放大器。兩個導體在不同於第一位置的第二位置處被連接在一起，以便為該至少一個電壓駐波提供零電壓節點。在本實施例的各種方面，一個或多個定製的分布式放大方案、多個被布置在共面帶線附近的直線導電帶和變尖的共面帶線結構可以連同閉環結構一起被使用。在另一個方面，包括共面帶線導體的交叉耦合的特定的放大器結構被利用來通過使用特定的諧振器拓撲來便於單模運行，以避免引起振蕩器中的重大的損耗。
應當看到，上述的概念和下面更詳細地討論的附加的概念的所有的組合被看作為這裡公開的本發明的主題的一部分。具體地，在本公開內容的末尾出現的權利要求書的主題的所有的組合被看作為這裡公開的本發明主題的一部分。
附圖簡述不打算把附圖按比例畫出。在附圖中，在各個圖上顯示的每個相同的或接近相同的部件用相同的附圖標記表示。為了清晰起見，在每個圖上不是每個部件都加標號，在圖上圖1顯示傳統的傳輸線的各種例子；圖2A和2B顯示傳統的共面波導(CPW)的不同的視圖；圖3A和3B顯示傳統的共面帶線(CPS)的不同的視圖；圖4A顯示對於圖2A和2B的共面波導的分布式線參數的「單端」模型；圖4B顯示對於圖3A和3B的共面帶線的分布式線參數的「差分」模型；圖5A和5B分別是顯示按照本發明的一個實施例的、基於共面帶線結構的設備的例子的透視圖和截面圖；圖6A、6B和6C是顯示按照本發明的各種實施例的、對於圖5A和5B的設備的不同的配置的仿真的品質因數Q對信號頻率的三條曲線；圖7A、7B和7C是顯示按照本發明的各種實施例的、對於在圖6A、6B和6C上表示的不同的配置的仿真的減慢因子或相位速度減小對信號頻率的三條曲線；圖8是按照本發明的再一個實施例的、示例性的基於共面帶線結構的設備的截面圖；圖9A和9B是按照本發明的各種實施例的、分別比較對於基於圖5A和5B以及圖8所示的結構不同的設備的品質因數Q和減慢因子或相位速度減小的兩條曲線；圖10顯示按照本發明的另一個實施例的、示例性的基於共面帶線結構的設備的截面圖；圖11顯示按照本發明的另一個實施例的、示例性的基於共面帶線結構的設備的透視圖12顯示基於共面帶線實施方案的傳統的駐波振蕩器的例子；圖13A顯示按照本發明的一個實施例的、四分之一波長共面帶線駐波振蕩器的例子；圖13B顯示對於圖13A所示的振蕩器的電壓和電流波形；圖14A顯示按照本發明的一個實施例的、利用多個放大器的四分之一波長共面帶線駐波振蕩器的例子；圖14B顯示對於圖14A所示的振蕩器的電壓波形；圖15A顯示按照本發明的一個實施例的、利用變尖的共面帶線結構的四分之一波長駐波振蕩器的例子；圖15B是相對於圖15A定位的、圖13B的電壓和電流波形的再現，以便顯示與按照本發明的一個實施例的變尖的共面帶線結構有關的各種概念；圖16顯示按照本發明的一個實施例的、用於改變沿變尖的共面帶線的R和G而不改變帶線的特性阻抗Z0的方法；圖17進一步顯示按照本發明的一個實施例的、結合逐段變尖的共面帶線的、圖16的方法；圖17A顯示按照本發明的一個實施例的、在圖17的示例性結構中加載的電晶體的影響；圖17B顯示按照本發明的一個實施例的、用於設計逐段變尖的共面帶線結構的方法流程圖；圖18A、18B和18C顯示按照本發明的各種實施例的、三個不同的(λ/4)共面帶線駐波振蕩器設計方案的照片；圖19A和19B顯示按照本發明的一個實施例的、用於駐波振蕩器的頻率可調節性部件的不同表示；圖20A和20B顯示按照本發明的一個實施例的、閉環駐波振蕩器的例子；圖21顯示按照本發明的另一個實施例的、閉環駐波振蕩器的例子；以及圖22A和22B顯示從圖21的閉環駐波振蕩器的仿真得到的示例性信號。
詳細說明正如在發明概要中討論的那樣，本公開內容的各種實施例針對牽涉到基於共面帶線(CPS)的半導體器件的各種方法和設備。申請人看到和認識到各種共面帶線結構可以形成用於許多應用的、幾種有用的高速微電子器件的基礎。合併了按照本公開內容的各種概念的基於CPS的器件的例子包括但不限於阻抗匹配裝置、用於功率組合和分離的裝置、延時器、諧振器、振蕩器、濾波器、放大器、混頻器等等，包括這樣的器件的基於CMOS的實施方案。
一般地，按照本發明的各種實施例的、基於共面帶線實施方案的高速微電子器件可以支持在從約1GHz到約100GHz的範圍內的差分信號，但是應當看到，本公開內容不限於這些方面。例如，在基於這裡公開的概念的某些實施方案中，器件可被配置成運行在各種頻率範圍內，以支持單端或差分信號。
在下面進一步討論的實施例中，基於CPS的器件可合併大大地提高最終得到的器件的品質因數Q的各種特徵。另外，在達到品質因數Q的增強的同時減小在器件中傳播的一個或多個波的相位速度，由此也易於製造相對較小的器件。
在緊接在下面章節中，首先給出通常可以在各種各樣的器件中利用的、涉及按照本公開內容的不同的共面帶線結構的實施例。本公開內容的以後的章節提供包括駐波振蕩器(SWO)的具體的例子的、基於各種共面帶線結構的器件的某些具體的例子。應當看到，這裡討論的例子主要被提供來說明構成本公開內容的基礎的某些突出的概念，以及本發明不限於這裡討論的實施方案的任何具體的方式或任何具體的例子。
I.具有浮動導體陣列的共面帶線圖5A和5B分別是顯示按照本發明的一個實施例的、基於共面帶線結構的設備60的例子的透視圖和截面圖。在圖5A的左上角，包括x軸36、y軸38、和z軸34的坐標系提供用於設備60的透視圖的總的取向；類似地，在圖5B上，在左上角的y軸38和z軸34表示截面圖是沿平行於z軸36的方向的。
如圖5A所示，所述設備包括共面帶線100，其具有基本上互相平行並基本上沿平行於z軸34的第一方向取向的第一導體100A和第二導體100B。設備60還包括被布置在靠近共面帶線100的基本上直線的導電帶的陣列62。構成陣列62的直線導電帶基本上互相平行，並且陣列62基本上沿與第一方向垂直的第二方向取向。在本實施例的一個方面，如圖5A所示，第二方向可以基本上平行於x軸36，即與共面帶線100沿其取向的第一方向正交。應當看到，在圖5A和5B所示的陣列中畫出的導電帶的數目主要用於說明，以及本發明不限於在陣列62中導電帶的任何具體的數目。
如圖5A和5B所示，設備60還包括至少被放置在共面帶線100與導電帶陣列62之間的至少一個電介質材料101，和其上放置電介質材料、導電帶陣列及共面帶線的基片103。在本實施例的一個方面，電介質材料101可以是氧化矽，但是本發明在這方面不加以限制，因為在各種實施方案中可以利用其它電介質材料。在本實施例的另一個方面，基片103可以是矽；然而，再次地，本發明在這方面不加以限制，因為在各種實施方案中可以利用其它基片(例如，GaAs、SiGe等等)。參考圖5B，可以看到，按照本實施例的另一個方面，共面帶線100(其中只有導體100B在圖5B的圖上是可看見的)被布置在第一平面64，並且直線導電帶陣列62被布置在基本上平行於第一平面64的第二平面66，這樣，第一平面和第二平面的法線65穿過共面帶線的一個導體和陣列62的至少一個導電帶。
按照圖5A和5B所示的實施例的設備60的其它方面，該設備通常被配置成支持在共面帶線上的、具有在從約1GHz到100GHz的範圍中的頻率的至少一個信號。更具體地，該設備可被配置成支持在共面帶線上的、具有在從約10GHz到60GHz的範圍中的頻率的至少一個信號。在各種實施方案中，差分信號(或單端信號)可以沿共面帶線的導體100A和100B被輸送，而同時直線導電帶的陣列相對於導體100A和100B被保持在浮動電位。正如下面進一步討論的，浮動導體陣列62靠近共面帶線100，導致設備的品質因數Q相對於通常在不帶有陣列62的傳統的共面帶線中(例如，參照圖3A和3B)觀察到的設備品質因數Q值的增加。
例如，在圖5A和5B的實施例的一個方面，共面帶線100和直線導電帶的陣列62被安排成使得設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少30的品質因數Q。在再一個方面，共面帶線和直線導電帶的陣列被安排成使得設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少50的品質因數。在再一個方面，共面帶線和直線導電帶的陣列被安排成使得設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少70的品質因數。正如下面進一步討論的，上述的特性至少部分地經由設備的各種部件的特定的尺寸、在部件之間的特定的間隔和在設備中利用的材料類型的選擇而達到。
按照本實施例的再一個方面，在圖5A和5B的設備60中浮動導體陣列62的存在也可導致在器件中傳播的一個或多個波的相位速度的減小，由此也易於製造相對較小的器件。浮動導體陣列的這個「慢波」效應在其它結構中是已知的，其中由這樣的浮動導體對波導或傳輸線的周期加載通常被認為用來空間分離傳播的波中的電能和磁能。電能和磁能的這樣的分離導致所述結構的增加的單位長度的電容C。按照關係式v=1/LC,]]>這樣的增加的單位長度的電容C又導致較小的相位速度v，從而在給定的信號頻率f下的較小的波長λ。
為了易於討論在設備60中Q增強和相位速度減小效應，在圖5A和5B上表示用於各種部件的多個尺度和在部件之間的間隔，以及對於在設備中利用的材料的某些物理特性(例如介電常數ε和導磁率σ)。
例如，對於共面帶線100，沿平行於x軸36的方向的第一和第二導體100A和100B的每個導體的寬度68在圖5A上用符號W表示。同樣地，在第一和第二導體之間的間隔70或距離用符號S表示。因此，對於共面帶線100的總的寬度的尺寸在圖5A上用符號D表示，其中D＝2W+S。對於沿平行於y軸38的方向的第一和第二導體100A和100B的每個導體的厚度74在圖5A和5B上用符號tcps表示。最後，在設備60中沿平行於z軸34的方向的共面帶線100的總的長度96在圖5A和5B上用符號LCPS表示。
對於直線導電帶的陣列62，沿平行於x軸36的方向的每個帶的長度76在圖5A上用符號ls表示。同樣地，沿平行於z軸34的方向的每個帶的寬度78在圖5A和5B上用符號dA表示，而沿著這個方向在陣列的相鄰的帶之間的間隔80(如圖5A和5B所示)用符號dB表示。對於陣列62的每個帶沿平行於y軸的方向的厚度84在圖5A和5B上被表示為tstrip，而沿這個方向在第一平面64(共面帶線100位於其上)與第二平面66(陣列62位於其上)之間的距離82被表示為dS。
對於圖5A和5B所示的設備60的電介質材料101和基片103，沿平行於y軸的方向、在第二平面66與基片103的上邊界之間的電介質厚度或距離86在圖5A和5B上用符號ddie表示，以及電介質材料的介電常數90用εdie表示。同樣地，沿平行於y軸的方向的基片厚度或距離88被表示為dsub，基片的介電常數92被表示為εsub以及基片的導電率94被表示為σsub。
通常，正如上面討論的，申請人看到和認識到設備60的各種部件的特定的尺度、在部件之間的特定的間隔、和在設備中利用的材料類型的選擇不單確定其中設備能夠有效地載送信號的信號的頻率範圍，而且也確定設備中實現的Q增強和相位速度減小的程度。具體地，在仿真和實驗過程中，建立了關於設備60的總的結構的多種有用的推廣，更具體地，相對於Q增強和相位速度減小的一項或二者，陣列62的導電帶的長度ls、寬度dA和間隔dB。
例如，按照圖5A和5B的實施例的一個方面，通常，對於顯著的Q增強的有利的條件可以包括其中陣列的導電帶的長度ls與共面帶線100的總的寬度D近似相等的結構。更具體地，在一個方面，在其中導電帶的長度ls略大於(例如，約大10％)共面帶線的總的寬度D的結構中可以觀察到很大的Q增強。
在其它方面，對於很大的Q增強的有利的條件還可包括其中每個導電帶的寬度dA與在相鄰的導電帶之間的間隔dB二者當中的至少一項大大地小於共面帶線的總的寬度D的結構。更具體地，有利的Q增強結構可包括其中找到以下的條件中的一個或多個條件的結構寬度dA和間隔dB比起共面帶線的總的寬度至少小一個量級；導電線的寬度dA和在導電線之間的間隔dB比起共面帶線的總的寬度約小一個量級；以及寬度dA和間隔dB是近似相等的。
按照又一個方面，有利的Q增強結構可包括其中找到以下的條件中的一個或多個條件的結構每個導電帶的寬度dA和在相鄰的導電帶之間的間隔dB二者當中的至少一項大大地小於共面帶線的總的長度LCPS；寬度dA和間隔dB比起共面帶線的總的長度LCPS至少小一個量級；導電線的寬度dA和在導電線之間的間隔dB比起共面帶線的總的長度LCPS約小一個量級；以及寬度dA和間隔dB是近似相等的。
圖6A、6B和6C是顯示對於以上討論的各種尺寸和間隔(例如，陣列62的導電帶的長度ls、每個導電帶的寬度dA、和在相鄰的導電帶之間的間隔dB)的各種各樣不同的數值的、對於圖5A和5B所示的設備60所仿真的品質因數Q(曲線圖的垂直軸)對以GHz計的信號頻率(曲線圖的水平軸)的多個圖的三條曲線。應當看到，被仿真來提供圖6A、6B和6C的曲線的具體的結構僅僅是示例性的，與本公開內容有關的各種設備不限於仿真的例子。仿真的器件和由此生成的結果在這裡主要是為了說明緊接在上面對於Q增強的示例性的有利條件所討論的某些概念而討論的。
在圖6A、6B和6C的曲線圖上反映的仿真中，圖5A和5B所示的設備60的基片103是具有250微米的厚度dsub、11.9的介電常數εsub和10西門子/米的導電率σsub的矽。電介質材料101是具有5.155微米的厚度ddie和4.0的介電常數εdie的氧化矽。共面帶線100的導體100A和100B的每個導體的寬度W是80微米，以及在導體之間的間隔S是60微米，這樣，共面帶線的總的寬度D是220微米。每個導體100A和100B的厚度tcps是0.925微米，在共面帶線與陣列62之間的間隔ds是1.0微米以及每個導電帶的厚度tstrip是0.64微米。最後，仿真的設備的長度LCPS是400微米。
對於用於導致圖6A、6B和6C的曲線的所有的仿真的常數的上述的數值，陣列62的導電帶的長度ls、每個導電帶的寬度ds、和在相鄰的導電帶之間的間隔dB都分別被獨立地變化，以觀察它們對於設備的品質因數Q的影響。下面的表1概述對於在得到圖6A、6B和6C的曲線的仿真中使用的這些參數的不同數值，並接著對於曲線進行更詳細的討論。表1上參考的並在圖6A、6B和6C上顯示的每個曲線代表不同的仿真的設備。
表1圖6A顯示分別代表對於導電帶具有三個不同的長度ls同時寬度dA和間隔dB每個都不變地保持為5微米的設備的三條曲線150、152和154。具體地，曲線150反映240微米的長度ls(稍微長於共面帶線的寬度D)，曲線152反映400微米的長度ls(大大地長於共面帶線的寬度D)，和曲線154反映180微米的長度ls(小於共面帶線的寬度D)。
從圖6A的曲線可以容易地看到，在接近30GHz的頻率下，在其中長度約等於和稍微長於共面帶線的寬度D的仿真的設備中得到最高的、約65的品質因數Q。然而，正如下面結合圖9A進一步討論的，應當看到，圖6A中的每個仿真器件相對於基於使用相同的尺度和材料的共面帶線、但不帶有導電金屬帶的陣列62的設備，得到很大的Q增強。具體地，不帶有陣列62的這樣的器件的品質因數Q在從約5-60GHz的頻率範圍中保持在小於10(見圖9A的曲線176)。因此，把陣列62加到這樣的設備(例如，如圖5A和5B所示)通常導致對於導電帶的各種各樣不同的長度ls在這個頻率範圍內得到很大的Q增強。
圖6B顯示分別代表對於導電帶具有四個不同的寬度dA同時所述帶的長度ls不變地保持為240微米以及各帶之間的間隔dB不變地保持為5微米的設備的四條曲線156、158、160和162。具體地，曲線156反映5微米的寬度dA(即等於間隔dB)；因此，這個曲線等同於圖6A上顯示的曲線150。圖6B中的曲線158反映1微米的寬度dA(大大地小於間隔dB)，曲線160反映10微米的寬度dA(間隔dB的兩倍)，和曲線162反映20微米的寬度dA(大大地大於間隔dB)。
從圖6B的曲線可以容易地看到，在接近30GHz的頻率下，在其中寬度dA與間隔dB都是5微米(大大地小於共面帶線100的總的寬度D和長度LCPS)的仿真的設備中得到最高的、約65的品質因數Q。然而，同樣應當看到，圖6B中的每個仿真器件，除了由曲線162代表的器件(其中寬度dA大大地大於間隔dB)以外，相對於基於使用相同尺寸和材料的共面帶線、但不帶有導電金屬帶的陣列62的設備(見圖9A的曲線176)，得到很大的Q增強(Q＞10)。在圖6B的曲線162的情形下，相對於間隔dB而言大得多的寬度dA可以使得導電帶開始類似於在共面帶線的下面的導電板而不是陣列，因此削弱陣列62對於減小設備中的損耗和增強品質因數Q的作用。
圖6C顯示分別代表在相鄰的導電帶之間具有四個不同的間隔dB同時所述帶的長度ls不變地保持為240微米並且每個帶的寬度dA不變地保持為5微米的設備的四條曲線164、166、168和170。具體地，曲線164反映5微米的間隔dB(即等於寬度dA)，曲線166反映10微米的間隔dB(寬度dA的兩倍)，曲線168反映20微米的間隔dB(大大地大於寬度dA)，和曲線170反映0.5微米的寬度dB(大大地小於寬度dA)。
應當看到，圖6C的曲線164等同於圖6B的曲線156和圖6A的曲線150，即寬度dA與間隔dB都是5微米，對於這種情形在約30GHz的頻率下在圖6A和6B的仿真中得到最高的65的Q。然而，從圖6C的曲線166有趣地看到，在約30GHz的頻率下，在其中間隔dB是10微米而寬度dA是5微米的仿真設備中得到稍微更高的約70的品質因數Q。另外，從曲線166值得指出的是，在約35GHz的頻率下，對於這個結構，得到對於圖6C的仿真的75的最高的Q。
總之，在圖6C的仿真中，寬度dA和間隔dB的尺寸都大大地小於共面帶線100的總的寬度D和長度LCPS。另外，圖6C的每個仿真器件相對於基於使用相同尺寸和材料的共面帶線、但不帶有導電金屬帶的陣列62的設備(例如，見圖9A的曲線176)，得到很大的Q增強(Q＞10)。在圖6C的曲線170的情形下，從相對於間隔dB(0.5微米)大得多的寬度dA(5微米)得到的略微較小的Q增強同樣可能是由於導電帶開始類似於在共面帶線的下面的導電板而不是陣列，由此削弱陣列62對於減小設備中的損耗和增強品質因數Q的作用。
圖7A、7B和7C是顯示分別相應於圖6A、6B和6C的曲線圖所示的仿真的、「減慢因子」或相位速度減小(曲線圖的垂直軸)對以GHz計的信號頻率(曲線圖的水平軸)的三個曲線圖。具體地，圖7A的曲線150』、152』和154』相應於與圖6A的曲線150、152和154相同的仿真條件(見表1)，而圖7B和7C具有與圖6B和6C的曲線的類似對應性。在圖7A、7B和7C的曲線圖上以及正如在本文中的別處討論的那樣，「減慢因子」被定義為c/v，其中c代表空氣中的波速(例如，c=1/oo),]]>以及v代表在給定的基於共面帶線的仿真設備中的相位速度。
正如可以在圖7A、7B和7C的曲線圖上容易看到的，根據在表1給出的尺寸的所有的仿真設備呈現某種很大程度的相位速度減小。然而，有趣的是，表示圖7A、7B和7C的曲線圖上最大程度的相位速度減小的曲線(即曲線152』、156』和170』)在所有情形下不一定相應於表示圖6A、6B和6C的曲線圖上的最大程度的Q增強的曲線(例如，比較圖6A的曲線150與圖7A的曲線150』)。因此，這些曲線圖顯示在設計按照本公開內容的各種基於CPS的設備和對於特定應用使設備「最佳化」時的相當大的自由度。換句話說，按照本公開內容的設備的各種部件的具體的尺寸至少可以部分地根據尺寸減小(這涉及到相位速度減小)和損耗(這涉及到品質因數Q)在給定應用中的各自的重要性來進行選擇。
另外，應當看到，為了提供圖6A、6B、6C、7A、7B和7C的曲線圖而仿真的具體的結構僅僅是示例性的，按照本公開內容的各種設備不限於在這些例子中採用的具體的材料和尺寸。然而，總而言之，這些仿真總的表明在按照本發明的各種實施例的基於共面帶線的設備中可以實現很大的Q增強和相位速度減小。這些仿真也提供對於其中可以觀察到Q增強和相位速度減小的這樣的設備的結構的值得注意的指南。
圖8是按照本發明的再一個實施例的、設備60A的截面圖(類似於圖5B的截面圖)。在圖8上，設備60A包括基本上是直線導電帶的兩個陣列62A和62B，其中一個陣列62A被布置在第二平面66上，而另一個陣列62B被布置在基本上平行於第一平面64和第二平面66的第三平面67上。按照圖8所示的實施例的一個方面，陣列62A和62B的導電帶以交替的方式排列，以使得第一、第二和第三平面的法線不同時穿過陣列62A的導電帶和陣列62B的導電帶。在圖8的設備60A中採用的多個陣列62A和62B通常比起在圖5A和5B所示的設備60A實現進一步的相位速度減小，同時與不帶有任何導電帶陣列的、基於共面帶線的設備相比較保持相當大程度的Q增強。
圖9A和9B分別顯示品質因數Q對頻率和減慢因子或相位速度減小對頻率的兩個曲線圖，其中比較基於圖8的多陣列設備60A、圖5A和5B的單陣列設備60和不帶有任何導電帶陣列的相同尺寸的共面帶線設備(見圖3A和3B)的仿真結果相位速。具體地，在圖9A上，曲線172代表對於單陣列設備60的Q對頻率的仿真結果；曲線174代表對於多陣列設備60A的Q對頻率的仿真結果；曲線176代表對於不帶有任何導電帶陣列的共面帶線設備的Q對頻率的仿真結果。在圖9B上，曲線172』代表對於單陣列設備60的減慢因子對頻率的仿真結果；曲線174』代表對於多陣列設備60A的減慢因子對頻率的仿真結果；曲線176』代表對於不帶有任何導電帶陣列的共面帶線設備的減慢因子對頻率的仿真結果。
在圖9A和9B上，在所有的仿真設備上採用矽基片和氧化矽電介質材料，其材料參數(εdie、εsub、σsub)和基片厚度dsub與以上結合在圖6A、6B和6C上表示的仿真所討論的那些參數相同。另外，共面帶線尺寸W、S、D、LCPS和tcps是以上結合圖6A、6B和6C討論的那些參數相同。對於圖9A和9B的單陣列和多陣列設備仿真，每個導電帶的長度ls是240微米，每個帶的寬度dA是5微米，在同一個陣列的相鄰帶之間的間隔dB是5微米，以及每個導電帶的厚度tstrip是0.64微米。對於多陣列設備，參考圖8，在第一和第二平面之間以及在第二和第三平面之間的距離ds是1.0微米，在第三平面67與基片103的邊界之間的電介質厚度ddie是3.515微米。
正如在圖9A容易看到的，雖然如曲線174表示，多陣列設備沒有達到與單陣列設備(由曲線圖172表示)一樣高的品質因數Q，但多陣列和單陣列設備與如曲線176表示的、不帶有任何陣列的基於共面帶線的設備相比較，得到很大程度的Q增強。更具體地，曲線176(基本上代表在矽基片上的共面帶線)對於在約5GHz和60GHz之間的大多數頻率範圍保持大大地低於10的Q，而曲線172和174對於這個頻率範圍的大多數頻率保持大大高於10的Q。
在圖9B上容易看到，如曲線174』代表的多陣列設備比起由曲線172』代表的單陣列設備得到高得多的減慢因子或相位速度減小。然而，單陣列和多陣列設備與如曲線176』表示的、不帶有任何陣列的基於共面帶線的設備相比較，得到很大的相位速度減小。
在再一個實施例中，多陣列的導電帶的不同數目和安排可以連同共面帶線一起被利用來實現Q增強和相位速度減小的其中之一或二者。例如，圖10顯示採用三個陣列62A、62B和62C的基本上直線的導電帶的、按照本發明的一個實施例的設備60B的截面圖(類似於圖5B和圖8的圖)。圖10的設備60B基本上類似於圖8所示的設備，除了在圖10上加上被布置在平行於第一平面64、第二平面66和第三平面67的第四平面69內的陣列62C以外。圖11顯示採用兩個陣列62A和62D的導電帶的、按照本發明的一個實施例的再一個設備60C的透視圖(類似於圖5A的圖)，其中陣列62A和62D被分別布置在共面帶線100的下方和上方。按照圖11的實施例的不同方面，陣列62A和62D的其中之一的各個導電帶可以與陣列62A和62D中的另一個陣列的相應的導電帶垂直對準地(即，沿y軸)排列，或替換地，所述陣列的各個帶可以以交替的方式排列(例如，類似於圖8和10所示的多陣列安排)。在又一個實施例中，一個或多個陣列的導電帶可以以各種方式被安排在共面帶線100的上面和/或下面。
II.共面帶線駐波振蕩器在討論了與按照本公開內容的、可以在各種各樣不同的器件中使用的共面帶線結構有關的各種概念後，現在給出基於駐波振蕩器的、按照本發明的其它實施例的示例性共面帶線器件。應當看到，按照下面詳細地討論的不同的實施例，按照本發明的駐波振蕩器可以或不一定被配置成具有如以上在第一節中討論的一個或多個陣列的導電帶。
a.背景通信系統以及許多其它應用的最基本的和普遍存在的構建塊之一是振蕩器。基本上所有的通信系統在某一時刻都需要參考振蕩器來實現各種各樣的與通信有關的功能。結果，在高頻領域中的振蕩器設計是令人感興趣的工作領域。具體地，當系統頻率很大地增加時所需要考慮的電磁波效應導致對各種基於傳輸線的高頻振蕩器設計的重大的興趣。
基於傳輸線實施方案的各種類型的振蕩器傳統上被利用來生成在GHz範圍中的高頻時鐘信號。許多這些傳統方法的最終目的是實際上生成方波時鐘信號，其可被全局地分布到不帶有重大的傳播延遲引起的相移的整個集成電路系統。更具體地，這些方法通常針對生成具有低時鐘偏移和低時鐘抖動的全局時鐘信號，它可以以保留整個系統中事件的正確排序的方式在整個系統上傳播。基於傳輸線實施方案的行波振蕩器(TWO)和駐波振蕩器(SWO)已被利用於這樣的目的。
由於駐波的獨特的特性，駐波在本公開內容方面是特別感興趣的。當沿相反的方向行進的、具有相同的幅度和頻率的兩個波互動時，形成駐波。不像行波(其在沿傳輸線的給定的位置上具有隨時間變化的幅度和相位)，駐波在沿傳輸線的給定的位置上具有恆定的幅度和相位，其中幅度隨沿線的位置正弦地變化。生成電壓駐波的一種通常的方法是發送一個入射波到傳輸線，並且從諸如短路的無損端接把波反射回來。然而，來自傳輸線導體本身的損耗(例如，由於R的「串聯」損耗和由於G的「並聯」損耗)典型地造成在入射波與反射波之間的幅度不匹配，導致殘餘行波，它使得駐波失真。因此，為了有效地實施自保持的駐波振蕩器，必須利用某種類型的補償方案(即，放大)來克服在傳輸線中固有的損耗。
使用共面帶線的駐波振蕩器的一個傳統的實施方案顯示於圖12。在圖12上，具有導體100A和100B的共面帶線100(類似於圖3A和3B所示的共面帶線)被配置成通過短路共面帶線的長度的兩端而在共面帶線的兩端處強迫一個電壓駐波節點(即，在導體100A和100B之間的零電位)，從而形成半波(λ/2)諧振器200。理論上，諧振器200支持具有與λ有關的頻率的至少一個駐波，其中波的幅度沿諧振器的長度變化，如圖12的底部示意地顯示的那樣。
在圖12的振蕩器結構中，共面帶線導體損耗對信號幅度的影響通過提供沿諧振器的長度間隔開的分布式放大器(即跨導器)以提供分布式跨導而被補償。具體地，圖12顯示由三個各自的電流源106A、106B和106C供電的多個NMOS交叉耦合的對跨導器104A、104B和104C。這些跨導器當中的每個跨導器在沿共面帶線的不同的位置處被耦合到共面帶線100的導體100A和100B。多個PMOS二極體連接的負載108A、108B和108C也被耦合到共面帶線100，以建立在導體100A和100B之間的共模電壓。
值得注意的是，在圖12的結構中，跨導器104A、104B和104C被配置成具有相同的增益。給定的跨導器的增益和由與跨導器有關的電流源(電流源106A、106B和106C之一)提供的電流乘以組成跨導器的電晶體的寬度相關(即，電晶體增益隨寬度和/或電流增加而增加)。在圖12所示的振蕩器結構中，一個交叉耦合對的每個電晶體具有相同的寬度，以及每個跨導器被提供以相同的電流；因此，跨導器都具有相同的增益。使用多個具有相同增益的跨導器來補償共面帶線上的導體損耗，允許作出用於這樣的共面帶線的等價的集中參數模型，它易於相對直接地確定對於支持在給定頻率下的振蕩所需要的諧振器參數。
然而，在圖12的結構中由於採用具有相同增益的多個跨導器而引起的一個問題是，可論證地，由於過放大而浪費很大量能量。更具體地，再次參考在圖12的底部的波形圖，應當容易看到，對於所顯示的波模式，靠近諧振器結構的中心的波的幅度具有最大值，並且隨著向諧振器的任一端遠離該中心而穩定地減小。因此，為了支持所顯示的模式，跨導器104A和104C被配置成具有與位於諧振器中心處的跨導器104B具有相同的增益，它們可論證地被配置成比必須的更大的放大；具體地，這些跨導器利用比起必須的更多的電流，由此浪費寶貴的功率資源。
由圖12的振蕩器結構引起的另一個問題是，諧振器不利用任何模式控制機制(例如，抑制更高階模式)。結果，該結構具有激勵強的高頻模式的趨勢。在這種結構中，模式控制的缺乏將最終惡化所生成的正弦信號的質量，因為多個較高的頻率模式的存在使得基波諧振頻率下的正弦波形失真。
例如，沿圖12所示的諧振器結構的長度均勻分布的相等增益放大器理論上可支持如圖12所示的λ/2下的模式，以及其它奇次諧波，諸如λ、(3/2)λ、(5/2)λ、3λ等等；具體地，每個放大器能夠作為一個能夠支持更高頻率模式的電開路節點工作。這樣，圖12的諧振器對於正弦波形生成沒有被最佳化。這個條件對於許多應用是非常不希望的。然而，應當指出，由於圖12所示的諧振器的最終使用是用於一個基本上的方波時鐘生成器，因此某些更高階模式的存在可能不會顯著影響諧振器在生成這樣的時鐘信號方面的總的性能。
申請人看到和認識到傳統的基於共面帶線實施方案的駐波振蕩器(SWO)可被修改和改進來生成高質量的高頻正弦信號。由本公開內容考慮的SWO生成的正弦信號的一般頻率範圍包括從約1GHz到100GHz的頻率，但是應當看到，本公開內容不限於這一方面。按照下面進一步討論的本發明的各種實施例，單模SWO可以特別被配置成在這些示例性頻率範圍內以低功率耗散和低相位噪聲生成正弦信號。對於這樣的振蕩器的多個預期的應用包括但不限於包括無線通信的通信系統、雷達、用於各種應用的鎖相環(PLL)等等。
b.四分之一波長共面帶線駐波振蕩器圖13A和13B顯示作為按照本發明的一個實施例的共面帶線駐波振蕩器的基礎的某些基本概念。具體地，圖13A顯示一個基本上四分之一波長(λ/4)共面帶線SWO 300，它包括形成差分共面帶線(即，類似於圖3A和3B的共面帶線100)的導體300A和300B。SWO 300由長度為L的共面帶線(標號301)形成，該共面帶線的一端由短路(Short)302端接，以及線的另一端被由用作放大器304的一對交叉耦合反相器端接。在本實施例的另一方面，放大器304可以通過由電流源驅動的NMOS交叉耦合的跨導器對以類似於圖12所示的方式被實施(為了清晰起見，在圖13A上沒有明顯顯示NMOS電晶體和電流源，而是由交叉耦合反相器示意地代表)。這樣的放大器形成有源正反饋網絡，其把DC能量變換成RF能量並且把這個能量注入到電路，以補償與共面帶線有關的損耗。
圖13A所示的SWO 300被配置成支持在共面帶線的兩個末端處滿足邊界條件的駐波，即在共面帶線的放大器端處具有最大電壓幅度擺動和在線的短路端處具有零電壓節點。因此，基於長度L的共面帶線的可能的激勵模式理論上相應於L＝λ/4+n(λ/2)(對於n＝0，1，2，3...)。在實際的實施方案中，出於下面進一步討論的任何的各種各樣原因，支持激勵模式的實際的長度L可以稍微不同於理論長度。振蕩的基波頻率f0相應於n＝0，即f0＝v/(4L)，其中v是由包圍和構成共面帶線的材料確定的波的相位速度。
圖13B示意地顯示對於由SWO 300支持的基波模式沿SWO 300的長度的電壓和電流波形，在圖上分別被表示為V(z)和I(z)。圖13B的曲線圖被顯示為沿著相應於SWO的長度的z軸，其中z＝0相應於放大器304的位置，z＝L相應於短路端的位置。從圖13可以容易地看到，雖然電壓幅度擺動V(z)在圖上的左面是最大值(z＝0)，並且向右移動到短路端(z＝L)時減小到零，但電流I(z)以相反的方式變化；即電流在圖上的左面是最小值，並且向右移動時增加，在共面帶線的短路端處是最大值。按照本實施例的一個方面，SWO的輸出可以在放大器304上導出(即，最大電壓幅度擺動的點)，其中該輸出被適當緩存，以減小SWO上的任何負荷。
c.具有分布式/定製的增益單元的駐波振蕩器基於圖13A所示的(λ/4)共面帶線SWO 300的、本發明的另一個實施例被顯示於圖14A，它涉及到分布式放大。然而，應當看到，結合本實施例討論的概念可以以正如這裡討論的、按照本發明的各種各樣的其它SWO結構被實施。因此，緊接在下面討論的、與四分之一波長SWO有關的具體的例子主要被提供來用於說明的目的。
為了便於解釋本實施例，圖13B所示的電壓波形被重現於圖14B。在圖14A的實施例中，多個放大器或「增益單元」304A，304B，304C，...304D沿共面帶線的長度布置。雖然圖14A明確地顯示四個這樣的放大器，但應當看到，本發明不限於這一方面，因為在按照本發明的SWO中可以利用不同數目的放大器。另外，雖然放大器在圖14上被示意地表示為沿共面帶線等間隔地放置，但本發明不限於這一方面，因為用於放大器的各種各樣的位置按照不同的實施例是可能的。一般來說，應當看到，按照本發明的各種實施例的放大器的數目和放置以及放大器的對應增益，可以至少部分依賴於由振蕩器激勵的一個或多個想要的模式，正如下面進一步討論的那樣。
例如，按照如圖14A所示的實施例的一個方面，在放大器的各個增益之間的關係可被定製成近似為在沿共面帶線的、在其上布置放大器的不同位置處的想要的駐波模式的預期電壓幅度之間的關係。例如，參照圖14B，由於所顯示的駐波模式的電壓幅度沿共面帶線的長度從左到右減小，因此放大器的各個增益G1，G2，G3...Gn也沿共面帶線從左到右減小(即，從z＝0到z＝L)。這樣，在本例中，放大器的增益是「依賴於幅度」的。
在圖14A所示的實施例中，得到分布式放大的某些熟知的好處(例如，增加的頻率響應)，同時通過定製各放大器的增益而節省寶貴的功率資源。回想起在圖12所示的傳統的SWO實施方案中，多個分布式放大器被配置成具有相同的增益，而不管在放大器布置位置處的不同的電壓幅度；因此，在這個傳統的結構中，由於過放大，可論證地浪費相當大的能量。相反，按照本發明的、使用定製增益的放大器的圖14A的SWO實施方案比起使用多個相同增益的放大器的類似的實施方案來說，需要較小的總的運行電流，由此節省寶貴的功率資源。
而且，圖14A所示的實施例的多個定製增益的放大器另外用作為模式控制機制，以確保基本上在單模式下的振蕩(例如相應於λ/4)。另外，這與使用如圖12所示的多個相同增益的放大器的傳統結構相反，後者在理論上可以支持多個其它模式，由此惡化由振蕩器生成的信號的正弦質量。
為了比較和對照圖13A(一個集中參數放大器)與圖14A(分布式放大器)的實施例，分析了利用具有約1500微米的長度的共面帶線的這些SWO的示例性實施方式。在相應於圖14A的示例性實施方式中，沿共面帶線使用被放置在z＝0、z＝L/4、z＝L/2和z＝3L/4處的相等間隔處的四個放大器。回想起如以上討論的那樣，給定放大器的增益正比於電晶體尺寸與所抽取的電流的乘積的平方根。在放大器中使用的所有的電晶體具有0.18微米的長度。確定放大器增益的電晶體寬度與由每個放大器抽取的電流，分別為如下
在這個實施方案中，SWO以12.19GHz振蕩，其具有在z＝0處的2.09伏的最大電壓幅度。
在相應於圖13A的示例性實施方案中，單個放大器304的增益被選擇為等於在相應於圖14A的實施方案中使用的分布式放大器的總的集中參數增益。更具體地，放大器304的各電晶體的長度同樣是0.18微米，以及電晶體寬度被給出為22.5[1+sin(3π/8)+sin(π/4)+sin(π/8)]微米。類似地，由放大器傳導的總的電流是12[1+sin(3π/8)+sin(π/4)+sin(π/8)]毫安。這個SWO以9.76GHz振蕩，其具有在z＝0處的2.27伏的最大電壓幅度。因此，雖然基於圖13A的示例性集中參數放大器SWO達到更高的幅度，但基於圖14A的示例性分布式放大器SWO達到明顯更高的工作頻率。
e.利用變尖的共面帶線的駐波振蕩器圖15A顯示按照本發明的(λ/4)共面帶線SWO 500的另一個實施例，其中該SWO是基於具有依賴於位置的線參數的變尖的共面帶線結構。為了便於說明利用變尖的結構的SWO 500的、圖15所示的實施例，在圖15B上重現對於(λ/4)共面帶線SWO的、在圖13B上顯示的電壓和電流。然而，應當看到，結合本實施例討論的概念可以以正如這裡討論的、按照本發明的各種其它SWO結構被實施。因此，涉及到基本上四分之一波長SWO的、緊接在下面討論的具體的例子主要被提供來用於說明的目的。另外，正如下面討論的那樣，應當看到，按照本發明的變尖的共面帶線結構不限於在SWO中使用的應用，而是可以在其它基於CPS的器件中採用。
1.具有依賴於位置的參數的共面帶線本發明的一個實施例針對被配置成使得單位長度電阻R與單位長度電導G是沿共面帶線的位置的離散或連續函數(即，R(z)和G(z))的共面帶線。在本實施例的一個方面，該共面帶線可被進一步配置成不管R和G的變化，基本上保持均勻的特性阻抗，以避免局部反射。
在本實施例的一個示例性實施方案中，例如在圖15A上顯示的SWO500所示的那樣，利用變尖的共面帶線結構，其中在共面帶線導體500A與500B之間的間隔504和/或每個導體500A與500B的寬度502作為沿共面帶線的位置z的函數離散地或連續地變化。圖15A是變尖的結構500的頂視圖(類似於圖3B的視圖)，其中在圖15A上的間隔504相應地用符號S(z)表示，以及寬度502相應地用符號W(z)表示。在其它方面，變尖的結構500可以類似於在圖3A的截面圖上顯示的結構；即，導體500A和500B可被布置在基片上面的電介質材料上。在圖15A上導體500A和500B的變尖的結構實際上改變沿共面帶線的長度的共面帶線參數R和G從而使得它們是依賴於位置的，而同時保持共面帶線的均勻的特性阻抗。
具體地，單位長度電阻R總的涉及到熟知的趨膚效應，其中在較高的頻率下，載荷子更接近於邊緣行進，並且遠離給定導體的核心。當組成共面帶線的兩個導體互相更靠近時(即，當距離S減小和/或導體寬度W增加時)，靠近導體的邊緣或「皮膚」流動的各個電荷互相更靠近在一起，由此阻礙電荷流動。因此，當導體互相更靠近時，通常單位長度電阻R增加。
單位長度電導G總的涉及在導體與其上布置共面帶線的基片之間的電磁場損耗。再次具體地參照圖3A所示的共面帶線截面，當共面帶線的導體移動成互相遠離時(即，當距離S增加和/或導體寬度W減小時)，由於流過導體的電流而產生的場有更多的機會與其上布置共面帶線的基片相互作用；因此，單位長度電導G增加。相反，當導體互相更靠近時(即，當距離S減小和/或導體寬度W增加時)，到基片的損耗通常減小，因此單位長度電導G減小。
總之，從以上內容應當看到，在以上的例子中的共面帶線參數R和G通常與導體分離度相反地變化；即當導體互相更靠近時，R增加而G減小；相反，當導體分離更大的距離時，R減小而G增加。
2.用於SWO的依賴於位置的參數的推論對於在共面帶線上的信號傳播，通常R可被看作為與電流波相耦合，而G可被看作為與電壓波相耦合，以便引入各自的串聯和並聯損耗；因此，較小的R相應於較小的串聯損耗，以及較小的G相應於較小的並聯損耗。在串聯損耗R與並聯損耗G之間的這種折衷，由於它們隨導體分離度的相反的變化，可以對於在載送行波的共面帶線中的損耗最小化施加主要的約束條件。然而，當共面帶線上呈現駐波時，如圖15B所示，可以經由圖15A所示的變尖結構500來利用R-G折衷，以便利用依賴於位置的駐波幅度，以便大大地減小損耗(並相應地增強最終得到的器件的品質因數Q)。
例如，從圖15B可以看到，在z＝0處，其中圖15A的SWO 500的電壓幅度擺動是最大值，較低的單位長度電導G導致較小的到基片的功率損耗，因為到基片的功率損耗正比於電壓(在z＝0處相對較高的)的平方乘以單位長度電導。因此，即使在這個點處具有相對較高的電壓，通過具有低的單位長度電導G的共面帶線結構，到基片的損耗仍可被減小。另一方面，在z＝0處，圖15B顯示在共面帶線的導體中流過的電流處在最小值；因此，由於共面帶線導體(即，由於單位長度電阻R)造成的任何功率損耗不太成問題，因為這個功率損耗正比於電流(在z＝0處相對較低)的平方乘以單位長度電阻。因此，即使在這個點處R是高的，由於低的電流，它仍舊不一定引起很大的損耗。
相反的情形適合於z＝L(即，在圖15A上顯示的共面帶線的短路端)。具體地，如圖15B所示，在這個點，電壓是零，而電流處在最大值。因此，在共面帶線的這個點處具有很大的單位長度電阻R將導致由於高的電流而造成的大的損耗，而單位長度電導G由於低的電壓是不太成問題的(即，零電壓節點)。
鑑於上述的內容，本發明的一個實施例針對包括具有變化的單位長度電阻R(z)和變化的單位長度電導G(z)的共面帶線的四分之一波長SWO，其中低的單位長度電導(低G)的區域被放置在其中預期最大電壓幅度的點z＝0，以便減小到基片的功率耗散。另外，SWO被配置成使得低的單位長度電阻(低R)的區域被放置在其中預期最大電流的點z＝L。圖15A的SWO 500提供這樣的安排的一個例子。一般地，按照本實施例，由駐波造成的、依賴於位置的電壓和電流幅度易於通過根據固定的位置幅度適當地定製參數R和G來減小器件損耗(和相應的Q增強)。
在本實施例(以及其它實施例)中利用的變尖的共面帶線結構可以以許多不同的方法被實施。例如，按照一個方面，共面帶線的總長度可被分成離散數目的相等長度或變化長度的各分段，每個分段具有不同的R和G，其中L和C保持為常數，以保持基本上均勻的特性阻抗，從而有效地避免局部反射。替換地，共面帶線結構可以被實施為具有逐漸變尖的導體間隔和寬度，以使得R和G隨沿共面帶線的位置逐漸變化，同時保持基本上均勻的特性阻抗。
圖16包括顯示按照本發明的一個實施例的、用於沿帶線改變R和G而不很大地改變帶線的特性阻抗Z0的方法的曲線圖和相應的示例性變尖的共面帶線結構505。按照本實施例的一個方面，圖16的曲線圖可以從通過基於改變帶線導體的寬度W和沿帶線長度的、在帶線導體之間的間隔S的計算機仿真(例如，Sonnet EM)得到的數據而被編輯。因此，圖16的曲線圖的水平軸代表寬度W，曲線圖的垂直軸代表帶線導體之間的間隔S。
圖16的曲線圖包括三個示例的「恆定的特性阻抗輪廓線」Z0，1、Z0，2和Z0，3的曲線；具體地，每個這些輪廓線代表用於改變W和S的數值的一個不同的恆定的特性阻抗，其中Z0，3＞Z0，2＞Z0，1。圖16還包括三個示例的「損耗輪廓線」(R1，G1)、(R2，G2)和(R3，G3)的曲線，其中每個損耗輪廓線反映用於改變W和S數值的對於R的恆定數值和對於G的相應恆定數值。雖然圖16的曲線圖把每個損耗輪廓線表示為代表R和G的相同的恆定數值的單線，但實際上沿給定的損耗輪廓線的R和G的各個值是不相同的，不過無論如何是互相相當接近的。因此，在圖16的曲線圖上，假設對於每個損耗輪廓線的R和G的數值實際上是相同的，這是出於實際設計目的的合理的近似。
如圖16所示，由於以上討論的R-G折衷，增加W或S導致減小的R和增加的G(即，R3＞R2＞R1＞和G3＜G2＜G1)。然而，特性阻抗Z0隨增加S而增加，但隨增加W而減小。因此，為了達到在接近於z＝0處的低的G和在z＝L處的低的R以便減小損耗而不很大地影響Z0，按照圖16所示的一個Z0輪廓線，共面帶線導體從z＝0到z＝L可以同時被加寬以及互相遠離。
為了說明上述的概念，從圖16的曲線圖的、具有基本上恆定的特性阻抗Z0，2的變尖的共面帶線結構被看作為一個例子。應當看到，這個例子的基礎方法正如下面討論的那樣可以類似地被應用於代表用於最終得到的器件的想要的特性阻抗的其它特性阻抗輪廓線。
具體地，參照圖16上的恆定的特性阻抗輪廓線Z0，2，三個點A、B和C沿Z0，2輪廓線被標識在這個輪廓線與損耗輪廓線(R3，G3)、(R2，G2)和(R1，G1)的對應交叉點處。正如在圖16的例子中顯示的那樣，相應於點A(即高的R，低的G)的尺寸WA和SA被使用於變尖的帶線505圍繞z＝0的部分，相應於點B的尺寸WB和SB被使用於圍繞帶線的中部的部分，以及相應於點C(即低的R，高的G)的尺寸WC和SC被使用於圍繞z＝L的帶線部分。
雖然上述的例子利用沿特性阻抗輪廓線Z0，2的三個參考點A、B和C來確定沿變尖的共面帶線結構505的相應的尺寸，但是應當看到，本發明不限於這一方面；即沿給定的特性阻抗輪廓線的任何數目的點理論上都可被使用來確定沿變尖的共面帶線的相應的尺寸。具體地，隨著所述點的數目增加，最終得到的變尖的共面帶線越來越像其中R和G基本上是沿帶線的位置z的連續函數的共面帶線。然而，應當看到，對於實際上沿給定的阻抗輪廓線的任何有限數目的點，逐段變尖的結構導致R和G沿帶線離散地(即，以逐段的方式)變化。
圖17進一步顯示這樣的逐段變化的概念。具體地，圖17包括顯示代表恆定的特性阻抗Z0的示例性阻抗輪廓線的曲線的W-S空間內的曲線圖(應當指出，在圖17的曲線圖上的W-S軸從圖16的軸被交換)。五個點(1，2，3，4和5)沿這個輪廓線被選擇，相應於對於逐段變尖的共面帶線結構505的五個不同部分或分段的各個W和S尺寸，其被直接顯示在圖17的曲線圖下面(在圖17上表示對分段5的示例的尺寸W5和S5)。雖然在圖17的例子中選擇五個點，但還應當看到，在其它的實施例中可以選擇不同數目的點。正如在圖17上定性地顯示的那樣，沿逐段變尖的共面帶線的每個分段1-5的z軸的長度可以或不一定與該帶線的一個或多個其它分段相同；具體地，按照各種實施例，相對於變尖的共面帶線的每個分段1-5的最佳分配可以通過數學程序被確定(下面詳細地討論)，以及可選地通過實驗確定來調節。
更具體地，在圖16和17所示的逐段變尖的結構的某些實施例中，損耗因素可以支配在逐段結構中每個分段的特定的對應長度和位置。例如，在一個實施例中，為了使得變尖的結構的總的損耗最小化，每個分段可被放置在給定的位置z，在給出該位置處的駐波電壓和電流幅度的情況下，這將產生在z處的最小局部損耗。
然而，由於在z域中的駐波幅度(即，V(z)和I(z))取決於變尖的共面帶線結構本身(因此在構建帶線之前是未知的)，從z域的觀點看來，損耗最佳化的變尖的帶線的設計和構建通常多多少少是富有挑戰性的，需要費時的和或許代價高的迭代方法。鑑於上述的內容，申請人看到和認識到，可以通過從θ域的觀點考慮設計而極大地便利對於變尖的帶線結構的設計和構建，其中θ是波的相位。
具體地，正如下面詳細地討論的那樣，出於實際的目的，在θ域中的駐波電壓和電流幅度可被看作為簡單的正弦(假設弱損耗)；因此，施加從z域到θ域的變換會很大地簡化用於設計的損耗分析。在θ域中設計了逐段變尖結構後，可以施加逆變換，以呈現在z域中的設計參數，這對於得到用於變尖的結構的物理布局的實際的尺寸(即，沿z軸的分段長度)是必須的。在以下討論中，逐個步驟地詳細闡述這個過程。
在其上呈現單個駐波模式的、具有恆定的特性阻抗的通常的變尖的(依賴於位置的)共面帶線中的總的時間平均的損耗Pdiss被給出為Pdiss=0L{12R(z)I2(z)+12G(z)V2(z)}dz---(1)]]>其中L是線的水平跨距，I(z)和V(z)是在位置z處的駐波模式的電流和電壓幅度，以及R(z)和G(z)是在z處的單位長度串聯電阻和並聯電導。為了得到最小損耗的變尖線，需要在以上討論的R-G折衷的約束條件下找到使得公式(1)中的Pdiss最小化的R(z)和G(z)。然而，非常難估計公式(1)中的積分，因為I(z)和V(z)事先是未知的，這是因為它們依賴於還沒有被確定的帶線的物理結構。因此，在z域的設計過程中出現某種循環論證；具體地，需要費時的迭代方法，使得最佳化過程非常複雜並且可能代價高昂。
按照本發明的一個實施例，通過其中用波的相位θ代替積分變量z的變換，對公式(1)的估計被大大地簡化。首先，考慮具有無窮小數目的均勻的分段的逐段變尖的結構。該逐段結構的每個均勻分段具有長度dz和相同的特性阻抗Z0。行進位於z和z+dz之間的無窮小的均勻線分段，波經受dθ的無窮小的相位改變，其中dθ和dz通過dθ＝β(z)dθ相聯繫。這裡β(z)是該無窮小的均勻分段中的行波的傳播常數，並由熟悉的公式給出(z)=/v(z)=L(z)C(z),---(2)]]>其中v(z)=1/L(z)C(z)]]>是在該無窮小的均勻線段中的波的相位速度，L(z)和C(z)是在該無窮小的均勻線段中的單位長度電感和電容，以及ω是模態頻率。在以上的關係式中代入β(z)＝dθ/dz，我們得到在θ和z之間的以下的關係式d=L(z)C(z)dz,]]>或(3)(z)=0zL(z)C(z)dz---(4)]]>同樣，在均勻線的情形下，θ(z)減小到熟悉的LCz=z,]]>其中β是相位常數2π/λ。但在非均勻線中，波相位速度v(z)=1/L(z)C(z)]]>可以隨z變化，所以θ(z)不是線性函數。
從z映射到θ(z)是有用的，因為在具有恆定的特性阻抗Z0的任何通常的傳輸線中，若假設弱的損耗，則用於駐波模式的電壓和電流幅度常常是相位θ(z)的正弦。因此，這些幅度可被重寫為V(z)＝V0cos(θ(z)) (5)I(z)＝I0sin(θ(z)). (6)通過θ的參數化，來自公式(1)的功率耗散公式可被重寫為Pdiss=0/2{12(I0sin)2R+12(V0cos)2G}d---(7)]]>假設線長度被選擇為產生π/2相移(對於基本上四分之一波長SWO)。這裡Rθ(θ)和Gθ(θ)被定義為在θ處的單位弧度相移的串聯和並聯損耗，它們可以通過下式與R(z)和G(z)相聯繫Rθ(θ)dθ＝R(z)dz (8)Gθ(θ)dθ＝G(z)dz (9)其中在dz和dθ之間的關係可以從公式(3)或(4)得到。在公式(7)中的積分是相對較容易的，因為電流和電壓駐波波形在θ域常常是已知的正弦，而不管具體的變尖的帶線結構。
鑑於上述的內容，基於以上結合圖17討論的概念的逐段結構的具體的例子可被使用來說明按照本發明的一個實施例的、用於使用z域到θ域的變換的最佳化過程。再次參考圖17所示的特性阻抗輪廓線，根據Z0＝25歐姆的示例性特性阻抗，對於沿輪廓線的五個點(點1-5)進行損耗參數的仿真。下面的表2提供這個仿真的結果，其顯示對於每個分段的帶線的相關的W-S尺度以及相應的損耗參數Rθ和Gθ。
表2一旦對於五個分段當中的每個分段得到θ域的損耗參數，就可以確定每個分段應當為變尖的結構的總的損耗最小化貢獻的相位改變量。按照一個實施例，這可以通過在θ域中(即，0≤θ≤π/2)的每個點處估計五個分段當中的哪個分段使得在該局部點處的單位相移的損耗最小化而完成。單位相移的損耗是公式(7)中的損耗積分的被積函數dPdissd=12(Iosin)2R+12(Vocos)2G.---(10)]]>參考圖17，為了說明z-θ變換，z軸也被標記為θ軸，以及過渡點(θ1，z1)、(θ2，z2)、(θ3，z3)和(θ4，z4)被表示在各分段之間的邊界處。在各分段之間的過渡點θ1、θ2、θ3和θ4可以藉助於公式(10)通過使得一個分段的單位相移的損耗等於下一個分段的單位相移的損耗而被計算出來。例如θ1可被計算為12(Iosin1)2R,1+12(IoZocos1)2G,1=12(Iosin1)2R,2+12(IoZocos1)2G,2]]>其中Rθ，1和Rθ，2分別是對於分段1和2的單位相移的串聯電阻(從表2)，而Gθ，1和Gθ，2分別是對於分段1和2的單位相移的並聯電導(再次從表2)。對於表2中給定的具體的例子，這個計算產生θ1＝22.9°。所以，對於θ＜θ1＝22.9°，分段1比起分段2具有更低的單位相移的損耗，以及對於θ＞θ1＝22.9°，分段2比起分段1具有更低的單位相移的損耗。因此，在一個示例性設計中，分段1應當大約覆蓋變尖的帶線結構的頭一個22.9°，以及在22.9°點，應當過渡到分段2。其它分段的相位跨距和相應的過渡點θ2、θ3和θ4可被類似地確定；例如，如以上對於θ2應用公式(10)，找到θ2是39.8°，所以分段2的相位跨距大約是17°(即，θ2-θ1。
按照公式(10)得到在θ域中的每個分段之間的過渡點(因此，得到每個分段的跨距)，這些數值然後被變換到z域，以產生相應的過渡點z1、z2、z3和z4(見圖17)，以及從而產生逐段設計的不同分段的各個物理長度。為此，參考圖17，第i分段的物理長度(i＝1，2，3，4，5)通過在z域中的Δzi＝zi-zi-1而被給出，這相應於在θ域中的相位跨距Δθi＝θi-θi-1。通過使用以上的公式(3)，這兩個量由下式給出i=LiCizi---(11)]]>其中Li和Ci是對於第i分段的單位長度電感和電容，它們是從EM仿真獲知的。因此，公式(11)可被使用來確定在z域中每個分段的長度，並且完成從θ域到z域的設計的變換。
按照本實施例的另一個方面，作為在以上概述的過程中的另一個可選步驟，一旦按照以上的程序確定了每個分段的物理長度，靠近過渡點z1、z2、z3和z4的實際的帶線布局可被平滑化，以使得帶線進一步近似或成為基本上連續的變尖的結構。W和S的數值因此變為被仿真的原始選擇的點的內插。如上所述，應當看到，對於逐段設計選擇和仿真的點/分段越多，這些內插的數值就變得越為最佳化。
在這時，對於使用變尖的帶線的SWO設計，逐段變尖的設計可被示意地仿真，以確定設計中所需要的任何調節，從而考慮如圖15A所示的、與放大器304有關的邊界條件。放大器的電晶體實際上在共面帶線本身的相移中引入附加相移。所以，如果SWO是使用覆蓋相應於目標頻率的四分之一波長的共面帶線來仿真的，則實際的振蕩頻率可能低於這個目標。
因此，在本實施例的一個方面，為了補償放大器的加載效應，帶線結構可被縮短，直至仿真的振蕩頻率達到目標頻率為止。例如，如果目標振蕩頻率是20GHz，以及如果仿真的振蕩頻率在從帶線去除15°大小的相移之前沒有達到20GHz，則這個15°可以在布局中從帶線的開頭被消除。在以上結合圖17和表2討論的具體的例子中，為了考慮放大器加載的影響，分段1的相位跨距參數Δθ1可以從22.9°縮短到7.9°。這個修改顯示於圖17A，其中從帶線去除以打陰影線和交叉的「X」表示的分段1的部分507。
總之，應當看到，如以上結合圖17和表2給出的具體的例子概述的那樣，按照本發明的一個實施例的、用於逐段變尖共面帶線結構的設計程序過程主要被提供來用於說明的目的，本公開內容不限於這個例子。具體地，參考圖17B所示的方法流程圖，作為這個設計程序的基礎的突出概念通常可被規定為如下1)選擇逐段變尖結構的特性阻抗Z0；2)選擇要被包括在逐段變尖結構中的分段的數目(即，選擇與圖16和17所示的類似的輪廓線曲線圖中的點的數目)；3)對於每個分段，根據公式(8)和(9)確定在θ域中的損耗參數Rθ和Gθ；4)根據公式(10)確定在θ域中的各分段之間的過渡點；以及5)根據公式(11)把θ域中的過渡點(或相位跨距)變換到z域，以便確定不同的分段的各個物理長度。作為可選的附加步驟，一旦確定每個分段的物理長度，就可經由對於寬度W和間隔S的內插來平滑過渡點。作為另一個選項，對於基於逐段變尖結構的SWO設計，可以通過縮短帶線的總的長度來補償放大器加載效應(例如，如圖17A所示)。
應當看到，雖然圖15A、16、17和17A顯示的示例性變尖共面帶線結構是基於基本上(λ/4)共面帶線SWO的，但本發明不限於這一方面。具體的，具有各種尺寸分布的變尖傳輸線結構可被實施，以用於其中不同的R和/或G數值在沿器件的不同點處是想要的、不同的類型的器件。通常，按照本發明的各種實施例的變尖的傳輸線結構可被設計成具有作為沿傳輸線的位置z的函數的R和/或G的任意數值，以用於各種各樣的應用。
f.具有Q增強和相位速度減小特徵的(λ/4)共面帶線SWO圖18A、18B和18C顯示按照本發明的各種實施例的三個不同的(λ/4)共面帶線駐波振蕩器的照片。具體地，圖18A顯示均勻共面帶線SWO 510的電路管芯的頂視圖(至少部分基於圖13A所示的實施例)，而圖18B和18C顯示不同的變尖共面帶線SWO 512和514的電路管芯的對應頂視圖(至少部分基於圖15A所示的實施例)。在每個這些(λ/4)共面帶線SWO中，在位置z＝L處的在帶線的導體之間的短路302被顯示在圖的頂部，而對於一個或多個放大器(類似於圖13A和15A所示的放大器304)，在位置z＝0處的連接點被表示在圖的底部。
圖18A、18B和18C所示的每個SWO通過使用0.18微米CMOS技術被製造，並且在截面圖上，每個SWO還包括一個或多個導電帶陣列62，其類似於以上結合圖5A、5B、8、10和11討論的那些導電帶陣列(在作為頂視圖的圖18A、18B和18C上，陣列62總的被表示為在共面帶線的導體下面的陰影區域)。正如以上結合這些較早的圖討論的那樣，導電帶的陣列的存在易於在SWO中實現Q增強和相位速度減小。在另一方面，由圖18B和18C的變尖的結構實現的損耗減小在這些實施例中有助於進一步的Q增強。
在圖18A、18B和18C所示的每個SWO中，在短路302處的很大的導體塊在其中想要相對較低的R的結構中的一個點處往往會增加串聯電阻。因此，在一個實施例中，每個SWO還可包括在與一個或多個陣列62相同的平面上的導電金屬板63(例如，在短路302下面，如圖上的實線白區域表示)，其中短路302通過多個通孔被連接到平板63。這個安排實際上增大在短路302的區域中的導體塊，由此減小在這個區域中的串聯電阻。
在圖18B的變尖的實施例中，與圖18A的均勻實施例相比較，在z＝L處更大的導體間隔導致成比例的更長的短路302。這個更長的短路302相對於圖18A所示的結構往往會增加串聯電阻，由此潛在地部分損害變尖的結構的好處。鑑於上述的內容，圖18C的實施例提供替換的變尖的結構，其中帶線導體的變尖錐度被修改成使得短路302的長度類似於圖18A所示的均勻結構的長度。
為了比較地測量均勻的和變尖的結構的性能，圖18A、18B和18C所示的SWO被製造成使得每個SWO具有約25歐姆的特性阻抗Z0，以便工作在約15GHz。每個器件具有約420微米的總的帶線長度L。對於圖18A的均勻實施例，帶線的每個導體的寬度大約是85微米，而在導體之間的間隔大約是50微米。對於圖18B的變尖的結構，導體寬度的範圍為從在z＝0附近的約75微米到在z＝L附近的約90微米，而在導體之間的間隔的範圍為從在z＝0附近的約20微米到在z＝L附近的約120微米(例如，見表2)。實驗測量值證實，在圖18的變尖的器件中實現相對於圖18A的均勻器件的約50％的Q增強(例如，均勻的器件具有約39的品質因數Q，而變尖的器件具有約59的品質因數Q)。
g.低損耗頻率可調諧的駐波振蕩器在本發明的再一個實施例中，SWO的共面帶線實施方案可被配置成具有可被最佳化來減小損耗從而減小功耗的頻率調節能力。例如，按照一個實施例，SWO可以用用來改變共面帶線的單位長度電容C並從而改變振蕩頻率(涉及頻率和波長的相位速度v反比於乘積LC的平方根)的一個或多個可變電容器(「變容管」)來實施。在這個實施例的一個方面，共面帶線上一個或多個變容管的放置被最佳化，以保持顯著的頻率可調節能力，同時減小由變容管引起的任何損耗。
圖19A和19B顯示可被利用於按照本發明的一個實施例的SWO的變容管的不同表示。具體地，圖19A顯示被連接在共面帶線的兩個導體300A和300B之間的變容管400，其中該變容管被實施為一對NMOS電晶體，它們的柵極被耦合到共面帶線的對應導體，它們的源極和漏極被耦合在一起並被連接到偏壓Vbias。圖19B顯示變容管400的另一個等效的示意表示，其中可變電容400A被顯示為串聯連接到代表與變容管400相關的固有損耗的電阻400B。
再次參考顯示示例性(λ/4)共面帶線SWO的圖13A和13B，應當看到，在按照本發明的各種實施例的SWO中實施一個或多個變容管400，會影響由於與變容管電阻400B有關的損耗而引起的功耗。具體地，如果變容管被放置在SWO中的最大電壓幅度擺動點(例如，在圖13A中的z＝0)處，則頻率可調節能力是很大的，但由於在變容管電阻上的相對較高的電壓引起的損耗可能是相當大的。另一方面，把變容管放置在靠近SWO的短路端(例如，在圖13A中的z＝L)，由於在變容管電阻上只有很少或沒有電壓，將導致低的損耗，但是同時僅有很小或者沒有頻率調諧能力。
然而，申請人看到和認識到，在至少某些製造工藝方面，雖然由於變容管電阻引起的損耗從最大電壓幅度(即，z＝0)移動到電壓節點(即，z＝L)時基本上線性地減小，但同樣的情形對於頻率調諧能力不成立；即，基於變容管位置的頻率調諧能力在從最大電壓幅度點直到約電壓節點的一半路程(即，0＜z≤L/2)時基本上保持恆定。在半程點以後(即，L/2＜z≤L)，當接近電壓節點時，頻率調諧能力開始明顯地下降，在電壓節點時沒有頻率調諧能力。因此，在某些處理過程中，雖然已指出，在沿諧振器的變容管位置與由於變容管電阻的損耗之間有基本上線性的關係，但在沿諧振器的變容管位置與頻率調諧能力之間有很大的非線性關係。
鑑於上述的內容，按照本發明的一個實施例，通過把變容管放置在最大電壓幅度與電壓節點(零電壓)之間的半程點附近(例如，在圖13A上z≈L/2)，這種現象在共面帶線SWO中被利用。在本實施例的一個方面，通過把變容管放置在半程點附近但在半程點與電壓節點之間(例如，在圖13A上L/2＜z＜＜L)，變容管位置可被最佳化。這樣，很大的頻率調諧能力被保持，同時顯著減小起因於變容管電阻的損耗。在各種實施例中，如上所述的變容管可以結合這裡討論的均勻或非均勻(例如，變尖的)共面帶線SWO以及不同於這裡討論的(λ/4)共面帶線SWO的SWO結構而被利用。在又一個實施例中，沿共面帶線的變容管的分布可被使用來提供頻率可調諧性，同時緩和與由於集中參數變容管加載造成的損耗有關的任何潛在的影響。
h.閉環駐波振蕩器本發明的另一個例子針對一種基於環形諧振器共面帶線實施方案的閉環(例如圓形)駐波振蕩器。在本實施例的一方面，正如下面更詳細地討論的那樣，交叉耦合放大器結構被利用來通過使用特定諧振器拓撲來便於單模式操作，以避免在振蕩器中引起很大的損耗。
更具體地，圖20A顯示按照本發明的一個實施例的閉環SWO 700，其示意地被表示為圓環。SWO 700利用至少兩個放大器702A和702B(即，兩對交叉耦合逆變器)，其抵消電路中的損耗，以及一個閉環共面帶線704(包括導體704A和704B)，其具有總的路徑長度L，在其上形成滿足邊界條件V()＝V(+2π)的駐波，其中是從環形結構的給定的參考半徑r計的任意參考角。該邊界條件導致在L＝2πλ＝nλ(對於n＝1，2，3...)處的可能的能量模式，其中r是環的半徑。相應於n＝1的振蕩的基波頻率f0然後由v/L給出，其中v是相位速度。
圖20A所示的SWO 700的放大器702A和702B的互聯有效地實施一種用于振蕩器的模式控制技術。具體地，通過連接點T1到點B2和點T2到點B1，確保埠T1-T2和B1-B2處在相反相位(180°)，由此抑制所有的偶模諧波。這種偶數節點抑制使得埠L1-L2總是保持「安靜」，即零電壓節點。通過把用於放大器的電源抽頭到這個埠以作為共模電壓，埠R1-R2被強迫成為零電壓節點。
圖20B顯示用於在圖20A示意地表示的環形諧振器的物理布局的一個例子。在圖20B的布局中，在用於實施偶模抑制的放大器702A與702B之間的互聯被放置成互相靠近，以便引入比起在環形共面帶線中故意的延遲而言可忽略的延遲。具體地，環形共面帶線的形狀被失真，同時保持它的拓撲不變，這樣，埠T1-T2和B1-B2在物理上互相接近，以減小在埠之間的互聯損耗。圖21顯示與圖20B的概念有關的、具有「四葉形」形狀的閉環SWO的另一個布局，這樣，放大器702A和702B再次被放置成互相靠近。在圖21所示的實施例的一個方面，共面帶線的四個λ/4分段被耦合在一起，以形成完整的環。
圖22A和22B顯示通過使用利用fT約為50GHz的電晶體的矽-鎵(Si-Ge)工藝實施的10GHz閉環SWO的仿真結果。如圖22A所示，每個「響的埠」(例如，圖20A的T1-T2和B1-B2)當振蕩器從1.5伏電源抽取約5mA直流電流時具有1.2伏的差分電壓擺動。如圖22B所示，在某一初始振鈴後，「安靜埠」(例如，圖20A的L1-L2)保持安靜，正如預期的那樣。
按照本實施例的各方面，以上結合四分之一波長SWO實施方案討論的多個概念也可被利用來實現各種各樣的閉環共面帶線SWO結構。例如，在本實施例的各方面，定製的分布式放大方案和可變參數共面帶線結構(例如，變尖的共面帶線)的其中之一或二者可被利用於閉環結構。在其它方面，變尖的共面帶線結構(即，具有依賴於位置的R和G)和導電帶陣列的其中之一或二者可被利用來便於Q增強和相位速度減小。在再一個方面，低損耗頻率調諧能力可以在使用一個或多個適當地放置的變容管的這樣的SWO中被實施。
III.結論這樣描述幾個說明性實施例後，應當看到，本領域技術人員將容易地想到各種改變、修改和改進。這樣的改變、修改和改進打算作為本公開內容的一部分，並且打算屬於本公開內容的精神和範圍內。雖然這裡給出的某些例子牽涉到功能或結構性單元的具體的組合，但應當看到，這些功能和單元可以按照本發明以其它方式被組合，以完成相同的或不同的目的。具體地，結合一個實施例討論的步驟、元件和特徵不打算從其它實施例的類似作用或其它作用中被排除。因此，上述的說明和附圖僅僅作為例子，而不打算用來限制本發明。
權利要求
1.一種駐波振蕩器，用來生成具有頻率f0的至少一個電壓駐波，該振蕩器包括一個共面帶線，包括兩個導體並且具有等於或近似等於四分之一波長(λ/4)的長度L，其中λ是通過構成該至少一個電壓駐波的波的相位速度與頻率f0相聯繫的；以及在該共面帶線的第一末端被布置在導體之間的至少一個放大器，其中所述兩個導體在該共面帶線的第二端處被連接在一起，以形成短路。
2.權利要求1的振蕩器，其中該至少一個放大器包括至少一個對交叉耦合的反相器。
3.權利要求1的振蕩器，其中該至少一個放大器包括用於以沿共面帶線的長度變化的方式分布該至少一個放大器的增益的裝置。
4.權利要求1的振蕩器，還包括用於控制振蕩器的振蕩模式的裝置。
5.權利要求1的振蕩器，其中該至少一個放大器包括沿共面帶線的長度布置的多個放大器。
6.權利要求5的振蕩器，其中所述多個放大器包括被配置成具有不同增益的至少兩個放大器。
7.權利要求6的振蕩器，其中所述多個放大器當中的每個放大器被配置成具有與所述多個放大器當中的另一個放大器不同的增益。
8.權利要求6的振蕩器，其中所述多個放大器的各個增益被配置成與該至少一個電壓駐波的幅度有關。
9.權利要求8的振蕩器，其中所述多個放大器當中的每個放大器的增益與該至少一個電壓駐波在一個地點的幅度有關，所述放大器沿共面帶線被布置在該地點。
10.權利要求5的振蕩器，其中所述多個放大器沿共面帶線的長度基本上是相等間隔的。
11.權利要求10的振蕩器，其中所述多個放大器當中的每個放大器被配置成具有與所述多個放大器當中的另一個放大器不同的增益。
12.權利要求10的振蕩器，其中所述多個放大器的各個增益被配置成與該至少一個電壓駐波的幅度有關。
13.權利要求12的振蕩器，其中所述多個放大器當中的每個放大器的增益與該至少一個電壓駐波在一個地點的幅度有關，所述放大器沿共面帶線被布置在該地點。
14.權利要求1的振蕩器，其中所述共面帶線被配置成具有沿該共面帶線的長度變化的單位長度電阻R和單位長度電導G。
15.權利要求14的振蕩器，其中所述共面帶線被配置成具有沿該共面帶線的長度的基本上均勻的特性阻抗。
16.權利要求14的振蕩器，其中所述共面帶線被配置成多個分段，其中所述多個分段當中的每個分段具有不同的單位長度電阻R和不同的單位長度電導G。
17.權利要求14的振蕩器，其中所述共面帶線被配置成使得單位長度電阻R和單位長度電導G沿該共面帶線的長度基本上連續地變化。
18.權利要求14的振蕩器，其中在所述兩個導體之間的間隔與導體的寬度沿共面帶線的長度變化。
19.權利要求14的振蕩器，其中所述共面帶線被配置成使得單位長度電導G在該共面帶線的第一端處比起在該共面帶線的第二端處更小，以及使得單位長度電阻R在該共面帶線的第二端處比起在該共面帶線的第一端處更小。
20.權利要求19的振蕩器，其中所述至少一個放大器包括沿共面帶線的長度布置的多個放大器。
21.權利要求20的振蕩器，其中所述多個放大器的各個增益被配置成與該至少一個電壓駐波的幅度有關。
22.權利要求21的振蕩器，其中所述多個放大器當中的每個放大器的增益與該至少一個電壓駐波在一個地點的幅度有關，所述放大器沿共面帶線被布置在該地點。
23.權利要求22的振蕩器，其中所述多個放大器沿共面帶線的長度基本上是相等間隔的。
24.權利要求1的振蕩器，其中所述兩個導體包括基本上互相平行並且基本上沿第一方向取向的第一導體和第二導體，以及其中該振蕩器還包括被布置成靠近共面帶線的多個基本上直線的導電帶，所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。
25.權利要求24的振蕩器，其中所述共面帶線被配置成具有沿共面帶線的長度變化的單位長度電阻R和單位長度電導G。
26.權利要求1的振蕩器，還包括至少一個頻率調節部件，用來調節該至少一個電壓駐波的頻率f0。
27.權利要求26的振蕩器，其中該至少一個頻率調節部件包括被近似布置在共面帶線的第一端和第二端之間的中點處的至少一個變容管。
28.權利要求27的振蕩器，其中該至少一個變容管被布置在共面帶線的中點和第二端之間。
29.一種駐波振蕩器，用來生成至少一個電壓駐波，包括一個閉環共面帶線，其包括兩個導體；和在第一位置處被布置在兩個導體之間的至少一個放大器，其中所述兩個導體在不同於第一位置的第二位置處被連接在一起，以提供對於該至少一個電壓駐波的零電壓節點。
30.權利要求29的振蕩器，其中該至少一個放大器包括用於以沿共面帶線變化的方式分布該至少一個放大器的增益的裝置。
31.權利要求29的振蕩器，還包括用於控制振蕩器的振蕩模式的裝置。
32.權利要求29的振蕩器，還包括用於控制振蕩器的振蕩頻率的裝置。
33.權利要求29的振蕩器，其中該至少一個放大器至少包括位於第一位置的第一放大器，第一位置是在離第二位置在第一方向上圍繞閉環共面帶線的距離的四分之一處，以及第二放大器位於離該第二位置在第二方向上圍繞閉環共面帶線的距離的四分之一的第三位置處，這樣，第一和第二放大器在閉環共面帶線中是互相相對的。
34.權利要求33的振蕩器，其中在第一位置處的所述兩個導體當中的第一導體被連接到在第三位置處的所述兩個導體當中的第二導體；以及在第一位置處的第二導體被連接到在第三位置處的第一導體。
35.權利要求34的振蕩器，其中所述閉環共面帶線被成形為使得第一位置物理地靠近第三位置。
36.一種共面帶線，包括第一導體和第二導體，其中該共面帶線被配置成具有沿該共面帶線的長度變化的單位長度電阻R和單位長度電導G。
37.權利要求36的共面帶線，其中該共面帶線被配置成具有沿該共面帶線的長度的基本上均勻的特性阻抗。
38.權利要求37的共面帶線，其中該共面帶線被配置成多個分段，其中所述多個分段當中的每個分段具有不同的單位長度電阻R和不同的單位長度電導G。
39.權利要求37的共面帶線，其中該共面帶線被配置成使得單位長度電阻R和單位長度電導G沿該共面帶線的長度基本上連續地變化。
40.權利要求37的共面帶線，其中在所述第一和第二導體之間的間隔與所述導體的寬度沿共面帶線的長度變化。
41.一種用於在共面帶線上生成至少一個電壓駐波的方法，包括以下步驟A)以沿該共面帶線的長度變化的方式來分布放大，以便克服共面帶線損耗。
42.權利要求41的方法，其中步驟A)包括以下步驟沿共面帶線來分布放大，以使得分布式放大是與該至少一個電壓駐波的幅度有關的。
43.權利要求41的方法，其中步驟A)包括以下步驟B)沿共面帶線布置多個放大器，所述多個放大器當中的至少兩個放大器具有不同的增益。
44.權利要求43的方法，其中所述多個放大器當中的每個放大器的增益與該至少一個電壓駐波在一個地點的幅度有關，所述放大器沿共面帶線被布置在該地點。
45.權利要求44的方法，其中步驟B)包括以下步驟沿共面帶線的長度基本上相等間隔地放置所述多個放大器。
46.一種用於在共面帶線上生成至少一個電壓駐波的方法，包括以下步驟A)控制該至少一個電壓駐波的振蕩模式。
47.權利要求46的方法，其中步驟A)包括以下步驟B)沿共面帶線放置至少一個放大器，以便激勵該至少一個電壓駐波的至少一個想要的振蕩模式。
48.權利要求47的方法，其中步驟B)包括以下步驟沿共面帶線在不同位置處放置多個放大器，以便激勵該至少一個電壓駐波的至少一個想要的振蕩模式。
49.權利要求46的方法，其中步驟A)包括以下步驟沿共面帶線來分布放大，以使得分布式放大是與該至少一個電壓駐波的想要的振蕩模式的幅度有關的。
50.一種用於控制在共面帶線上至少一個電壓駐波的頻率的方法，包括以下步驟A)沿共面帶線在接近於該至少一個電壓駐波的最大幅度與該至少一個電壓駐波的零電壓節點之間的中點的位置處放置至少一個頻率控制裝置。
51.權利要求50的方法，其中步驟A)包括以下步驟B)沿共面帶線在所述中點與零電壓節點之間的一個位置處放置該至少一個頻率控制裝置。
52.權利要求51的方法，其中步驟B)包括以下步驟把該至少一個頻率控制裝置放置成使其與所述中點的距離比與零電壓節點的距離更近。
53.一種設備，包括一個共面帶線(CPS)，它只包括基本上互相平行並且基本上沿第一方向取向的第一導體和第二導體；以及被布置成靠近該共面帶線的多個基本上直線的導電帶，所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。
54.權利要求53的設備，還包括被布置在至少所述共面帶線與多個導電帶之間的至少一個電介質材料。
55.權利要求54的設備，還包括一個矽基片，其上放置所述至少一個電介質材料、多個直線導電帶和共面帶線。
56.權利要求53的設備，其中該設備被配置成支持在共面帶線上的、具有在從約1GHz到至少60GHz的範圍中的一個頻率的至少一個信號，以及其中該共面帶線和多個直線導電帶被安排成使得該設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少30的品質因數Q。
57.權利要求53的設備，其中該共面帶線和多個直線導電帶被安排成使得該設備的品質因數Q對於在從約1GHz到至少60GHz的範圍中的至少一個頻率至少是50。
58.權利要求53的設備，其中該共面帶線和多個直線導電帶被安排成使得該設備的品質因數Q對於在從約1GHz到至少60GHz的範圍中的至少一個頻率至少是70。
59.權利要求53的設備，其中第二方向與第一方向正交；該共面帶線被布置在第一平面內；所述多個直線導電帶當中的至少一些導電帶被布置在基本上平行於第一平面的第二平面上；以及第一平面和第二平面的至少一個法線同時穿過該共面帶線的一個導體和所述多個直線導電帶當中的至少一個導電帶。
60.權利要求59的設備，其中第一和第二導體當中的每個導體在沿共面帶線的一個給定點處具有沿第二方向的寬度W；第一和第二導體在沿共面帶線的該給定點處沿第二方向以第一距離S被間隔開；該共面帶線在沿共面帶線的該給定點處具有沿第二方向的第一尺寸D，其中D＝2W+S；所述多個直線導電帶當中的每個導電帶具有沿第二方向的長度ls；以及該長度ls和第一尺寸D近似相等。
61.權利要求60的設備，其中所述長度ls比起第一尺寸D大約大10％。
62.權利要求60的設備，其中所述多個直線導電帶當中的每個導電帶具有沿第一方向的寬度dA；以及該寬度dA顯著地小於第一尺寸D。
63.權利要求62的設備，其中所述多個直線導電帶的相鄰的直線導電帶沿第一方向被間隔開一個距離dB；以及該距離dB顯著地小於第一尺寸D。
64.權利要求63的設備，其中所述直線導電帶的寬度dA和間隔開相鄰的直線導電帶的距離dB近似相等。
65.權利要求63的設備，其中所述直線導電帶的寬度dA小於間隔開相鄰的直線導電帶的距離dB，並約達到該距離dB的一半。
66.權利要求63的設備，其中所述直線導電帶的寬度dA與間隔開相鄰的直線導電帶的距離dB二者之中的每一個比起第一尺寸D近似小一個量級。
67.權利要求66的設備，其中所述直線導電帶的寬度dA和間隔開相鄰的直線導電帶的距離dB近似相等。
68.權利要求63的設備，其中所述直線導電帶的寬度dA與間隔開相鄰的直線導電帶的距離dB二者之中的每一個比起第一尺寸D至少小一個量級。
69.權利要求68的設備，其中所述直線導電帶的寬度dA和間隔開相鄰的直線導電帶的距離dB近似相等。
70.權利要求60的設備，其中該共面帶線具有沿第一方向的長度LCPS；所述多個直線導電帶當中的每個導電帶具有沿第一方向的寬度dA；以及該寬度dA顯著地小於共面帶線的長度LCPS。
71.權利要求70的設備，其中所述多個直線導電帶的相鄰的直線導電帶沿第一方向被間隔開一個距離dB；以及該距離dB顯著地小於共面帶線的長度LCPS。
72.權利要求71的設備，其中所述直線導電帶的寬度dA和間隔開相鄰的直線導電帶的距離dB近似相等。
73.權利要求71的設備，其中所述直線導電帶的寬度dA與間隔開相鄰的直線導電帶的距離dB二者之中的每一個比起共面帶線的長度LCPS近似小一個量級。
74.權利要求73的設備，其中所述直線導電帶的寬度dA和間隔開相鄰的直線導電帶的距離dB近似相等。
75.權利要求71的設備，其中所述直線導電帶的寬度dA與間隔開相鄰的直線導電帶的距離dB二者之中的每一個比起共面帶線的長度LCPS至少小一個量級。
76.權利要求75的設備，其中所述直線導電帶的寬度dA與間隔開相鄰的直線導電帶的距離dB近似相等。
77.權利要求59的設備，其中所述多個直線導電帶包括第一多個直線導電帶，其被布置在第二平面中；以及第二多個直線導電帶，其被布置在基本上平行於第一平面和第二平面的第三平面中。
78.權利要求77的設備，其中該第一平面位於第二平面與第三平面之間。
79.權利要求78的設備，其中所述第一多個直線導電帶和第二多個直線導電帶以交替方式排列，以使得第一、第二和第三平面的法線不同時穿過第一多個直線導電帶當中的一個導電帶和第二多個直線導電帶當中的一個導電帶。
80.權利要求77的設備，其中該第二平面位於第一平面與第三平面之間。
81.權利要求80的設備，其中所述第一多個直線導電帶和第二多個直線導電帶以交替方式排列，以使得第一、第二和第三平面的法線不同時穿過第一多個直線導電帶當中的一個導電帶和第二多個直線導電帶當中的一個導電帶。
82.權利要求77的設備，其中所述多個直線導電帶包括至少第三多個直線導電帶，其至少被布置在基本上平行於第一、第二和第三平面的第四平面中。
83.一種輸送至少一個差分信號的方法，包括以下步驟A)通過基本上沿第一方向取向並且被放置成靠近多個直線導電帶的共面帶線輸送至少一個差分信號，其中所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向。
84.權利要求83的方法，其中該共面帶線只包括用來輸送該至少一個差分信號的第一導體和第二導體，以及其中該方法還包括以下步驟B)將所述多個直線導電帶保持在相對於第一導體和第二導體的浮動電位。
85.權利要求84的方法，其中該共面帶線與所述多個直線導電帶被布置在一個矽基片上，其中該共面帶線被配置成支持具有在從約1GHz到至少60GHz的範圍中的一個頻率的至少一個信號，其中該共面帶線和所述多個直線導電帶被安排成使得該設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少50的品質因數Q，以及其中步驟A)包括以下步驟通過該共面帶線輸送具有在從約1GHz到至少60GHz的範圍中的一個頻率的至少一個差分信號。
86.權利要求85的方法，其中該共面帶線和所述多個直線導電帶被安排成使得該設備對於在從約10GHz到50GHz的範圍中的至少一個頻率具有至少70的品質因數Q，以及其中步驟A)包括以下步驟通過該共面帶線輸送具有在從約10GHz到50GHz的範圍中的一個頻率的至少一個差分信號。
87.一種共面帶線器件，包括一個矽基片；基本上互相平行、被布置在該矽基片上面的第一平面中、並且基本上沿第一方向取向的第一導體和第二導體；以及被布置在該矽基片的上面的第二平面上的多個直線導電帶，所述多個直線導電帶基本上互相平行，並基本上沿與第一方向垂直的第二方向取向；以及至少一個電介質材料，其被布置在至少第一平面與第二平面之間；其中該器件被配置成支持在第一和第二導體上的、具有在從約1GHz到至少60GHz的範圍中的一個頻率的至少一個信號，其中第一和第二導體與所述多個直線導電帶被安排成使得該設備對於在從約1GHz到至少60GHz的範圍中的至少一個頻率具有至少30的品質因數Q。
88.權利要求87的方法，其中所述第一和第二導體與所述多個直線導電帶被安排成使得該設備對於在從約1GHz到約60GHz的範圍中的至少一個頻率具有至少50的品質因數Q。
89.權利要求87的方法，其中所述第一和第二導體與所述多個直線導電帶被安排成使得該設備對於在從約1GHz到約60GHz的範圍中的至少一個頻率具有至少70的品質因數Q。
全文摘要
用於實施包括使用共面帶線(CPS)的駐波振蕩器(SWO)的各種共面帶線(CPS)結構的方法和設備。通過四分之一波長(λ/4)共面帶線駐波振蕩器(SWO)給出一個例子，而另一個實施方案利用閉環共面帶線結構。在各方面，SWO被配置成通過合併大大增加振蕩器的品質因數Q的各種特徵而以低功率耗散使得高頻下的正弦性能最佳化。具體地，一方面，通過使用沿共面帶線的長度具有不同增益的多個放大器，依賴於幅度的定製的分布式放大方案被利用為模式控制技術。在另一方面，被配置成使得它的單位長度電阻R和單位長度電導G是沿共面帶線的位置的離散的或連續的函數的共面帶線被利用來減小SWO損耗。在另一方面，實現品質因數Q的增強，同時減小在SWO中傳播的波的相位速度，由此易於製造相對較小的器件。在再一個方面，SWO被配置成具有同樣被優化的頻率可調節能力，以便減小功率耗散而同時易於很大地調節振蕩器頻率。
文檔編號H01P7/08GK1856931SQ200480027593
公開日2006年11月1日 申請日期2004年7月19日 優先權日2003年7月23日
發明者D·韓, W·安德裡斯, Y·劉 申請人:哈佛大學校長及研究員協會