個人電腦的可升級化母板的製作方法
2023-06-21 09:22:06 2
專利名稱：個人電腦的可升級化母板的製作方法
技術領域：
本實用新型涉及一種可升級電腦系統，更確切地說是涉及一種可與低價格高性能PC機兼容的可升級母板。
對於個人電腦PC機購買者而言，他們最關心的是所買的電腦是否過時，也就是說所購系統是否具有執行下一代軟體版本的處理能力及性能。
現在可得到的軟體版本大都是為目前流行的386電腦系統所寫，此386系統是根據80386微處理器的一些版本中的一個所作，如Santa Clara。CA的Intel公司80386－25／33MHZ或Advanced Micro Devices公司AM386－40MGZ，然而由於Intel公司引入了功能更強的80486微處理器，就有更多以486為基礎的系統新軟體版本出現，而現存的軟體版本則被升級以利用80486 CPU更多的功能及性能，80486 CPU能使DOS、OS／2、Windows、Unix系統V及所有的386應用軟體具有最高的性能。
由於以486為基礎的系統比以386為基礎的系統貴1000美元甚至更多，許多可能的購買者不知道是否值得花這麼多額外的錢來換得他們現在還不需要的處理能力，因為在未來，當80486 CPU在工業界更普及時，就可能降價，尤其對於那些定期批量購買電腦系統的公司來說更要考慮這個問題，然而，為了利用這些升級的軟體版本，硬體通常也要跟著改變，這會用去公司的一大筆預算，所以公司希望購買低價格可升級的硬體。
要將以386為基礎的系統升級到以486為基礎，首先要面對的問題是雖然這兩個微處理器為百分之百兼容，但具有不同的接腳配置，因此在一將386 CPU直接插入母板的固定系統中，整個母板要以採用486 CPU的母板取代。如果386－486的軟體版本升級每六個月進行一次，舊的386系統很快就會過時，那未整個母板的更換價格將十分驚人。
為克服上述問題，許多賣主提供了模塊化可升級設備，設備中有一模塊結構，包括裝在卡上的微處理器，插在製造者母板上的一特殊但通常是專用的擴充槽內。在將設備由386升級到以486為基礎的系統時，用戶只要購買包括有486CPU的新卡，將卡插入適當的擴充槽中即可，這種方法，在工業上稱為「模塊化升級」，有下列缺點第一個缺點是在已有系統中安裝模塊結構或升級CPU是一件難事，許多母板製造商從銷售目的出發對其模塊化可升級CPU卡做專門而獨特的設計，約束用戶必須購買同一製造商的母板及升級CPU卡，妨礙用戶廣泛選擇不同製造商的產品。
第二個缺點是可升級CPU卡價格昂貴，因為許多的模塊化可升級設備在升級CPU卡上還製作了高速RAM等系統部件，並重新設計匯流排以操作此模塊化卡，使設備在基本價格外又增加了800～1000美元，此外，由於卡是用印刷電路板的技術製作的，也要佔用成本，上述費用及集成電路測試和系統測試的消耗將全部轉嫁到消費者身上。
升級CPU卡的第三個缺點是設備的性能會受到影響，因為將CPU裝在擴充卡上和直接裝在母板上是不同的，會使CPU到母板組件間的信號通道延長，導致信號幹攏及容性負載方面的問題，因而需要更多的信號處理電路，降低了工作速度。由於有這些問題，在486 CPU提供的55MHZ的最大工作時鐘周期下，許多現今可得到的升級系統不能執行。
另一種將母板上的CPU升級的方法是將一小的印刷電路板或含有CPU及專用集成晶片的卡插入母板上已有的CPU接收插座中，雖然486 CPU與386CPU百分之百的兼容，但由於有擴充的接腳，所以很難安裝在原先為386 CPU所設計的插座上，由於母板上能安裝的空間有限，所以在將含有CPU的板或卡直接安裝在已有CPU接收插座上時，要受空間限制。
由於當前PC機發展的方向是32位機，如Windows，os／2及Unix系統V，以386為基礎的機器似乎會提早過期，然而由於386 CPU與486 CPU在價格上的差異，使以486為基礎的系統不會很快具有吸引力。許多使用者現在雖然不需要486CPU的能力及操作性能，但能預見到未來要做升級的需要，而現有技術的模塊化升級方法又有價格昂貴，缺少工業標準支持和難以安裝、增加信號處理等問題。
本實用新型的目的是為滿足技術發展需求而提供一種價格低廉、可升級化個人電腦母板，該母板具有對386 CPU及486 CPU的板上支援能力，並能克服現有技術所遭遇的困難，該母板能和IBM AT、PC－DOS、Window3、os／2、Xenix／Unix、Novell Netware 386及其他流行的作業系統完全兼容。
本實用新型的可升級化高性能PC可相容母板，包括386CPU和486CPU及用在這兩個CPU之間做為升級選擇的邏輯裝置，該母板應包括可支援386微處理器及486微處理器插入的插座，只要改變一些選擇跨接線，就可在兩種微處理器間做升級選擇，還應包括能支援386及486微處理器所有版本的通用集成晶片，該母板應符合工業標準(ISA)及擴充工業標準(EISA)，以便與標準匯流排架兼容。
綜上所述，本實用新型的用於電腦中央處理單元CPU的可升級化母板，其特徵在於是包括1)第一CPU和第二CPU的接收裝置；2)供所述第一CPU或第二CPU存取數據信息、讀取處理程序的存貯體裝置；3)和所述的第一CPU及第二CPU接收裝置有通信連接的通用集成晶片組，包括與所述第一及第二CPU有關、支持所述存貯體及系統控制信號的控制邏輯；4)在所述第一及第二CPU間做選擇的CPU選擇裝置，所述CPU選擇裝置與所述集成晶片組、所述的第一及第二CPU接收裝置有通信上的連接；5)在和接收裝置安排連接並被所述CPU選擇裝置選定後，能和被選定的硬體設備及所述第一或第二CPU接收裝置作雙向通信的輸入／輸出裝置；6)用於向所述集成晶片組及所述的第一及第二CPU提供時鐘脈衝信號的時鐘輸入裝置。
本實用新型的一個高性能PC可兼容母板實施例，包含80386微處理器、80486微處理器及80387／3167協處理器所用的三個插入式連接器；一存貯體子系統，包括具有可規劃DRAM等待狀態的板上靜態及動態隨機存取存貯器SRAM及DRAM；用於選擇存貯體的擴充槽，可擴充板上高速存貯體，具有寫操作的直接映射能力及用於突發模式操作的可規劃80486讀取適配等待狀態；一基本輸入／輸出系統BIOS；一通用386／486集成晶片組，包括一集成存貯體控制器；工業標準(ISA)匯流排，包括數個擴充槽，有一個32位存貯體擴充槽，五個16位擴充槽及二個8位擴充槽；一用於調節系統時鐘周期的晶體振蕩器，數個選擇跨接線，用於調節集成晶片組及微處理器插座間的控制信號；供產生時鐘用的板上電池。
在執行升級運輸時，將80386微處理器及80387／3167協處理器從其所在的插座上撥出，將80486微處理器插入自己的插座中，對跨接線作選擇性的打開或關閉，使支援80486微處理器的集成晶片組件中的適當控制邏輯致能，升級後的處理機及速度都會改變，因此要適當調整晶體振蕩器的工作頻率。
本實用新型的優點之一是升級費用低，這是因為不需要購買價格昂貴，專用化程度高的模塊結構，即一安裝有CPU集成晶片組及高速存貯體的印刷電路板，用戶只需負擔升級CPU晶片的費用；本實用新型的優點之二是由於升級系統通過一直接附加在母板上的CPU插入式插座獲得，因此可達到最大的操作性能及工作速度，而且不會有現有技術的模塊化升級方法中的信號幹擾及容性負載方面的問題。
下面通過實施附圖詳細說明本實用新型的技術。
附
圖1為386／486微處理器可升級化母板的板上元件結構分布圖。
附圖2為圖1所示母板的系統方框原理圖。
附圖3為圖1所示CPU選擇裝置部分結構原理圖。
附圖4為圖3中不同版本386及486CPU的選擇跨接線的操作狀態示意圖。
附圖5為CPU定向插入插座中的操作示意圖。
參見附圖1，1為按本實用新型構思所實施的386／486CPU可升級化母板。該母板1根據小型AT平臺設計並包含了許多同先前技術母板相同的電子組件，如用於產生工作時鐘的板上電池2；一基本輸入／輸出系統5，一工業標準匯流排(ISA)6，包括六個16位擴充槽7，二個8位擴充槽9及一個32位擴充槽12；板上動態存貯體裝置，包括32M的SIMM模塊組，一般用於SIMM庫，如8、10所示，該板上動態存貯體可通過使用32位存貯體擴充槽12而擴充到額外的32M，母板1還包含許多電鍍孔14a～14e，用於安裝在電腦機殼的電腦基底支撐結構上(圖中未示出)，母板1上不同組件間的連接由公知的電鍍線完成，如SIMM庫10及32位擴充槽12間的互連，11代表一般的連接情況。
母板1上還包含靜態存貯體，包括可擴充至256K的一64K高速存貯體，一般情況以15表示，和可選擇的標示存貯體17；數個微處理器插入式插座，包括適合接受第一CPU(CPU1)的插座16，適合接受與第一CPU相關的協處理器的插座18及適合接受功能更強大的第二CPU(CPU2)的插座20。在較佳的具體實施例中，CPU1選自386CPU系列產品，例如Intel及AMD公司的386CPU產品，而CPU2選自80486 CPU的任何版本產品，總稱為486 CPU。插入插座18中的較佳協處理器包括Intel 80387及Weitek 3167協處理器，而本實用新型也可使用其他和386CPU相兼容的協處理器。
母板1上設有集成晶片組22、24，作為386及486CPU和板上存貯體及系統組件的接口，還設有集成外設控制器(IPC)26，作為待連接至母板1的外部設備的接口。本較佳實施例中，集成晶片組使用UMC82C480，購自Santa Clara的聯合微電子公司(United Microelectronics Corporation縮寫為UMC)，此82C480集成晶片組包括－82C481集成存貯體控制器(IMC)22及－82C482集成系統控制器(ISC)24、82C480集成晶片組可支援下列CPU版本工作速度為25、33及40MHZ的Intel及AMD386CPU的所有版本；工作速度為20或25MHZ的Intel 80486 sx／487sxCPU及協處理器，和工作速度為25、33或50MHZ的Intel 80486 DX CPU較佳的集成外設控制器26為UMC 82C206。由於它們的功能及操作已在使用手冊上公布並為技術人員所熟悉，在此不再贅述。
在本最佳實施例中，上述控制器22、24、26，採用引線連接的方法連到母板1上，使用UMC的兩個集成晶片是較佳的選擇，因為和先前技術的三個專用組件比較，在CPU支援上有較大的可擴充性，而且對板上有限的實際使用面積而言，可提供更高的使用效率，在另一個實施例中，可使用插入式插座，將386或386專用三集成晶片組固定到母板上。
本實用新型使用一插入式晶體振蕩器28來產生所需的時鐘周期。而跨接器開關W1－W22及連接器J5－J9則用來閉合／斷開及連接母板1上被選定的電路。大部分跨接器開關及連接器按已被接受的母板設計來使用，例如，跨接器W1及連接器J1(圖中未示出)用於管理外部電池，跨接器W2管理顯示選擇，即彩色或單色顯示，跨接器W3、W4、W6、W7及W9為輔助用，且為開路，跨接器W12－W15、W17、W18則控制高速存貯體的大小，連接器J2(圖中未示出)為鍵盤連接器，J5是重置開關連接器，J6是發光二極體(LED)連接器，J7是Turbo開關，J8是揚聲器連接器，J9是電源LED及鍵盤鎖住連接器，餘下的跨接器開關W5、W8、W10、W11、W19、W20及W22則控制集成晶片組22、24及處理器插座16、18及20間的信號聯絡。
在做386CPU到486CPU的升級時，用戶將386CPU及387協處理器從其所在的插座16、18上撥去，將486CPU插入插座20中，選擇跨接器開關W5、W8、W10、W11、W19、W20及W22的位置，調整CPU控制邏輯即可。關於該問題在附圖3、4的說明中還將作更詳細的說明。
參見附圖2，為母板1的系統簡化方框原理圖，下面對該系統的操作作一般性說明。集成系統控制器24在時鐘輸入30處接收由晶體振蕩器28產生的時鐘信號，該信號經由時鐘輸出32送至時鐘緩衝器34，其輸出信號經導線37送協處理器36的時鐘輸入端，緩衝器輸出經導線39送CPU1／CPU238、經導線41送集成存貯體控制器22，升級時鐘信號則由導線43送到集成系統控制器24中。
圖中CPU1／CPU2 38可為一386系列CPU或一486系列CPU。80386系列CPU是具有集成存貯體管理功能的高性能32位微處理器，80486本質上是一內部有8K高速存貯體及浮點單元的升級的80386。
386 CPU的83個信號接腳可分為三個組群，包括一數據匯流排，地址匯流排及狀態／控制信號。486 CPU包括了386CPU的所有特點，並在性能上有所增進，486的指令組包括所有的386指令且，還加上可提供應用的附加指令，486晶片上的存貯體管理單元(MMU)和386的MMU完全兼容，486CPU在晶片上就有提供80387功能的協處理器，486CPU晶片上還設有高速存貯體，可用於貯存一些常用的信息及編碼，以減少外部匯流排的使用，該486可實現RISC的設計技術(RISC為可降低指令組的電腦)，以減少指令循環執行次數。將上述特點組合後的486，產生了比386CPU多兩倍的處理性能。
集成存貯體控制器(IMC)22包括兩個獨立的狀態器，一為SRAM靜態存貯體控制器，通過以47為總稱的地址線和靜態存貯體42作信號聯絡，靜態存貯體42即圖1中的高速存貯體15及標示存貯體17；另一為動態隨機處理存貯體DRAM控制器，通過以49為總稱的地址線和總稱為動態存貯體的存貯體地址緩衝器、存貯體數據緩衝器27及SIMM庫44作信號通信。
IMC22的高速控制器也和CPU1／CPU2 38及在CPU江流排45上的任何裝置通信，如果靜態存貯體的高速存貯體(圖中未示出)為致能，只會影響32位存貯體的處理周期，在這些處理周期中，IMC22的靜態存貯體控制器會通過線47來比較現在的匯流排地址及靜態存貯體42的TAGRAM(圖中未示出)的標示，如果這些標示符合，即為一適配的周期，該處理周期會被高速存貯體控制器終止而不是被DRAM控制器終止。如果這些標示不符合，即為失配周期，且在變更位為0及一讀取周期中，靜態存貯體42內CACHE RAM中的信息不會變更，高速存貯體控制器首先要求DRAM控制器經由線49並用來自CACHE RAM的信號作升級動作，然後將CACHE RAM、TAG RAM及ALTER RAM升級(CACHE、TAG、ALTER、RAM分別為超高速緩衝存貯器、標示和更換存貯器)。
如果高速存貯體為非致能，而解碼結果為32位存貯體處理，其他的江流排會經線49轉移到DRAM控制器，否則，這些匯流排周期會送到集成系統控制器24，而不會象AT12流排周期那樣經過匯流排51。
IMC22具有用作系統組態的16個內部暫存器，這些暫存器可通過I／O口使用，並且受緩衝器27處的集成外設控制器(IPC)26所控制。此IPC26包括兩個DMA控制器，兩個中斷控制器，計時器／計數器，存貯體映射器及即時時鐘。
ISC24控制AT匯流排的動作並且提供CPU、DRAM更新及DMA／Master裝置間的仲裁，因為CPU匯流排45及51為32位元匯流排，AT匯流排為16或8位之元匯流排，ISC24當CPU在AT匯流排上使用16／8位元裝置或是當DMA／Master在AT匯流排上使用32位元局部DRAM或元件時，會執行32位元匯流排45、51與8或16位元AT江流排45之間的信息轉換。
除數據線外，此集成系統控制器24也提供設定數據流向路徑的所有所需的控制信號，I／O元件及系統板上的EPROM46連在匯流排53上，並用由總稱為緩衝器52的數個緩衝器元件和匯流排隔開，鍵盤控制器54由系統基本輸入／輸出系統5隔開，並且用已知的方式和系統通信，系統BIOS最好具有一已知的自動識別特點，以區別是何種處理器，386CPU或486CPU正在工作。
參見附圖3，CPU選擇裝置，母板1的跨接器開關控制邏輯的結構原理圖，顯示出386／486CPU可升級化母板的主要部件，這些部件由跨接器開關實現互連。在本實用新型的較佳實施例中，UMC82C480晶片，包括集成存貯體控制器(IMC)22及集成系統控制器(ISC)24和跨接器開關W5、W8、W10、W11、W19、W20及W22一起配合使用，以在CPU1及CPU2間作出選擇，圖3中示出各元件接腳號及用作主要邏輯連接的邏輯編碼縮寫，使其由386CPU升級到486CPU。
W11是完成CPU升級的主要跨接器開關，跨接器開關W11的作用如同一時鐘分配器，可控制振蕩器4產生的時鐘頻率到集成存貯體控制器22及集成系統控制器24和升級選定的CPU2。跨接器W11的設定只會影響486CPU的工作速度，386CPU工作速度為每周期兩個脈衝，而486CPU的工作速度為每周期一個脈衝，因此舉例來說，一工作速度為25MHZ的386CPU就需要頻率為50MHZ的振蕩器，在將－25MHZ的386CPU升級到一25MHZ的486CPU時，跨接器W11的三個接腳就可以選擇半50MHZ的時鐘分成一半，但要注意如果將25MHZ386CPU升級到50MHZ486CPU，則跨接器W11不動作。
同時也要注意，當386CPU與486CPU工作速度相同或後者的工作速度為前者的雙倍時，振蕩器4不需改變工作頻率，然而如果已升級的486CPU速度與原先的386CPU速度不同時，則必須改變振蕩器的工作頻率。例如將40MHZ386CPU升級到50MHZ486CPU，需將原先的80MHZ振蕩頻率改變到50MHZ，如果此時跨接器開關W11是設定在作除法時(除2)要採用100MHZ的振蕩器。
跨接器W19控制集成存貯體控制器22及集成系統控制器24接腳130及29的信號，在跨接器W19選擇為開路時，接腳130及29處信號為高態，P386＝1，且集成存貯體控制器22及集成系統控制器24同80386CPU一齊工作。在跨接器W19為閉合時(短路)，接腳130及29處信號為低態，P386＝0，集成系統控制器24及集成存貯體控制器22和80486CPU一齊工作。
此CPU選擇裝置還包括跨接器開關W5、W10及W22，以選擇不同版本的486CPU，如80486DX、80486SX和80486SX。
集成存貯體控制器22，在接腳130信號為高態時，接腳150的信號(PRS387＃)表示存在80387協處理器36，接腳152的信號(Busy＃)通知CPU現協處理器處於忙狀態，接腳139接收的信號(ERROR＃)表示80387協處理器的錯誤狀態信號，在接腳130的信號為低態時，接腳152處所接收的信號(IGNNE＃)表示80486DX／80487SX的數字誤差可忽略，此信號會經由跨接器開關W22回到接腳152(IGNNE＃)，接腳139的信號(FERR＃)表示來自80486DX／80487SX的浮點錯誤信號，此信號會經由跨接器開關W10回到CPU2的接腳48。
集成系統控制器24，其接腳4(NMI)為不可屏蔽中斷，接腳3(ERROR6＃)的信號表示存在80387協處理器，該信號會經由跨接器開關W8回到CPU1的接腳8′(ERROR＃)，接腳144的信號表示存在80486SXCPU。
如果要用其他版本的處理器，還可加入額外的跨接器開關以選擇CPU，此CPU選擇裝置還可包括判別電子裝置，以判定將要選擇何種CPU，例如可設一具有自動判別功能的系統BIOS，自動判別是386CPU還是486CPU，也可增加軟體以補充系統BIOS，來確定母板上安裝的CPU是何種系列何種版本。此信號在適當時候送出，例如在啟動系統時，送到集成晶片組控制器晶片的適當輸入端。
在較佳實施例中，跨接器開關W8及W20使協處理器36致能。對Intel80387協處理器而言，跨接器開關W8及W20為短路閉合，以使協處理器36致能，而對Weitek 3167協處理器而言，跨接器開關W8及W20為開路。
參見附圖4，圖4示出了現有386及486處理器及80386、3167協處理器各版本跨接器開關的設定。
參見附圖5，接收插座16及CPU1分別設有一被截的轉角16a及38a(或者缺口)，兩轉角對齊以確保CPU1在接收插座16中定向，CPU2及協處理器和它們的接收插座也以相同的方法正確定向，以便在升級操作中正確地插入、撥出相應的處理器。
本實用新型的CPU可升級化母板，完成特定的升級功能，由選自386CPU系列的第一微處理器CPU1升級到從486CPU系列中選出的功能更強的第二微處理器CPU2，但本實用新型的技術並不局限於實施例所述的386／486 CPU的升級換代。
權利要求1.一種用於電腦中央處理單元CPU的可升級化母板，其特徵在於是包括1)第一CPU和第二CPU的接收裝置；2)供所述第一CPU或第二CPU存取數據信息、讀取處理程序的存貯體裝置；3)和所述的第一CPU及第二CPU接收裝置有通信連接的通用集成晶片組，包括與所述第一及第二CPU有關、支持所述存貯體及系統控制信號的控制邏輯；4)在所述第一及第二CPU間做選擇的CPU選擇裝置，所述CPU選擇裝置與所述集成晶片組、所述的第一及第二CPU接收裝置有通信上的連接；5)在和接收裝置安排連接並被所述CPU選擇裝置選定後，能和被選定的硬體設備及所述第一或第二CPU接收裝置作雙向通信的輸入/輸出裝置；6)用於向所述集成晶片組及所述的第一及第二CPU提供時鐘脈衝信號的時鐘輸入裝置。
2.根據權利要求1所述的用於電腦中央處理單元CPU的可升級化母板，其特徵在於還包括第一CPU協處理器的接收裝置，所述協處理器接收裝置和所述CPU選擇裝置及所述集成晶片組有通信上的連接。
3.根據權利要求1所述的用於電腦中央處理單元CPU的可升級化母板，其特徵在於所述的第一CPU和第二CPU的接收裝置是以插入式插座附著在所述母板上。
4.根據權利要求2所述的用於電腦中央處理單元CPU的可升級化母板，其特徵在於所述的第一CPU協處理器的接收裝置是以插入式插座附著在所述母板上。
5.根據權利要求1所述的用於電腦中央處理單元CPU的可升級化母板，其特徵在於所述的CPU選擇裝置是跨接器開關。
6.根據權利要求5所述的用於電腦中央處理單元CPU的可升級化母板，其特徵在於所述的跨接器開關，至少有一個是時鐘信號的除法開關。
專利摘要本實用新型涉及PC機的可升級化母板，為滿足技術升級要求並減少費用而設計，包括用於CPU1及其協處理器、CPU2的插入式插座，存貯體，可選擇存貯體的擴充槽，具有直接映射能力的可擴充板上快讀存貯體，BIOS系統、可支援CPU1及CPU2的通用集成晶片組，有數個擴充槽的工業標準匯流排、晶振器和由數個跨接器開關組成的CPU選擇裝置，升級時撥去CPU1及其協處理器，插入CPU2並選擇跨接器開關，使集成晶片組的控制邏輯致能以支持CPU2。
文檔編號G06F1/00GK2146735SQ9320087
公開日1993年11月17日 申請日期1993年1月29日 優先權日1993年1月29日
發明者牟恆善 申請人:牟恆善