60伏高壓ldpmos結構及其製造方法
2023-06-21 07:02:46 1
專利名稱：60伏高壓ldpmos結構及其製造方法
技術領域：
本發明涉及半導體器件技術領域，具體來說，本發明涉及一種60伏高壓LDPMOS結構及其製造方法。
背景技術：
60V高壓(柵極與漏端工作電壓均是60V)BCD中柵極驅動器(Gate driver)驅動器件及其模塊廣泛應用於PDP驅動、LCD驅動、OLED驅動、馬達驅動、汽車電子等領域，是近年來的熱門研究領域。高壓PMOS在高壓驅動電路中是個十分關鍵的器件。B⑶工藝集成的器件比較多， 應用起來方便靈活，但如何減少工藝層次與工藝步驟又能達到技術指標與要求從而降低成本，也是當前BCD技術研究的重要內容。
發明內容
本發明所要解決的技術問題是提供一種60伏高壓LDPMOS結構及其製造方法，簡化該高壓LDPMOS的結構、工藝層次與工藝步驟，且與0. 35 μ m CMOS工藝完全兼容。為解決上述技術問題，本發明提供一種60伏高壓LDPMOS結構的製造方法，包括步驟提供P型矽襯底，其上形成有N型埋層，在所述P型矽襯底上熱生長P型外延層， 作為所述高壓LDPMOS結構的漏端漂移區；在所述P型外延層Q03)中高能注入N型雜質，並經高溫擴散形成低濃度的高壓 N阱，所述高壓N阱與所述N型埋層相接並共同形成所述高壓LDPMOS結構的高壓隔離區；依照標準CMOS工藝，在所述P型外延層上進行局部氧化工藝，製作器件/電路部分的多個場氧化隔離；通過離子注入法在所述P型外延層中摻雜形成低壓N阱，所述低壓N阱的左側部分位於一場氧化隔離的下方並與所述高壓N阱部分重疊，作為所述高壓LDPMOS結構的溝道區；在所述P型外延層上形成所述高壓LDPMOS結構的柵極氧化層，所述柵極氧化層部分覆蓋所述低壓N阱區域；在所述柵極氧化層上熱生長多晶矽柵並形成多晶柵極，同時在所述高壓LDPMOS 結構的漏區形成多晶柵場板；依照標準CMOS工藝，以所述多晶柵極為對準層，在所述高壓LDPMOS結構的源區以及漏區依次圖形曝光，分別形成源極、漏極、襯底引出端和N阱引出端。可選地，形成所述源極、漏極、襯底引出端和N阱引出端之後還包括步驟對所述高壓LDPMOS結構進行快速熱處理過程，降低接觸電阻。可選地，對所述高壓LDPMOS結構進行快速熱處理過程之後還包括步驟對所述高壓LDPMOS結構進行接觸工藝並形成後段工藝。
可選地，所述接觸工藝包括在所述源極、漏極、襯底引出端和N阱引出端上形成鈦矽化物或者鈷矽化物接觸。可選地，所述N型雜質包括磷。為解決上述技術問題，本發明還提供一種60伏高壓LDPMOS結構，包括N型埋層，位於P型矽襯底中，所述P型矽襯底上形成有P型外延層，作為所述高壓LDPMOS結構的漏端漂移區；低濃度的高壓N阱，位於所述N型埋層之上、所述P型外延層之中，所述高壓N阱與所述N型埋層相接並共同形成所述高壓LDPMOS結構的高壓隔離區；多個場氧化隔離，分布於所述P型外延層的表面，作為器件/電路部分的隔離；低壓N阱，位於所述P型外延層之中，所述低壓N阱的左側部分位於一場氧化隔離的下方並與所述高壓N阱部分重疊，作為所述高壓LDPMOS結構的溝道區；柵極氧化層，位於所述P型外延層上，所述柵極氧化層部分覆蓋所述低壓N阱區域；多晶柵極，位於所述柵極氧化層上，同時在所述高壓LDPMOS結構的漏區具有多晶柵場板；源極、漏極、襯底引出端和N阱引出端，分布在所述P型外延層的表面，所述源極位於所述低壓N阱中，所述漏極位於所述高壓隔離區中，所述N阱引出端位於所述高壓N阱中，所述襯底引出端位於所述高壓隔離區的外側。可選地，所述源極、漏極、襯底引出端和N阱引出端上包括鈦矽化物或者鈷矽化物接觸。與現有技術相比，本發明具有以下優點本發明提出了一種60伏高壓LDPMOS的結構及其製造工藝，該高壓LDPMOS的結構、工藝層次與工藝步驟簡單。該高壓LDPMOS儘量採用一些基本、必須的工藝層次而減少額外的工藝層次與工藝步驟。其利用低壓PMOS的低壓N阱(NWL)來形成LDPMOS的溝道，直接用P型外延層做LDPMOS的漏端漂移區，而不需要其他額外的工藝層次來形成LDPMOS的溝道以及承受高電壓的漏端漂移區。其採用BCD工藝中的高壓N阱(HNW)和N型埋層(BNL)形成隔離。柵極氧化層也是直接用3. 3V或5V低壓的CMOS柵極氧化層。該60伏高壓LDPMOS結構有效簡化了傳統的LDPMOS要專門額外的層次來形成溝道與漏端漂移區，這將簡化60伏B⑶的工藝層次與工藝步驟且與低壓工藝兼容，減少成本有利於產業化的應用。特別是該LDPMOS結構安全工作區大，可以工作在60V以上，擊穿電壓大於85伏，性能指標沒有降低。該60伏高壓LDPMOS能與0. 35 μ m CMOS工藝完全兼容，這對高壓B⑶的發展與廣泛應用有很大作用。
本發明的上述的以及其他的特徵、性質和優勢將通過下面結合附圖和實施例的描述而變得更加明顯，其中圖1為本發明一個實施例的60伏高壓LDPMOS結構的剖面示意圖；圖2為本發明一個實施例的60伏高壓LDPMOS結構的製造方法的流程圖3至圖7為本發明一個實施例的60伏高壓LDPMOS結構的製造過程的剖面結構
示意圖。
具體實施例方式下面結合具體實施例和附圖對本發明作進一步說明，在以下的描述中闡述了更多的細節以便於充分理解本發明，但是本發明顯然能夠以多種不同於此描述的其它方式來實施，本領域技術人員可以在不違背本發明內涵的情況下根據實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內容限制本發明的保護範圍。圖1為本發明一個實施例的60伏高壓LDPMOS結構的剖面示意圖。本發明提出的 0. 35 μ m 60V高壓LDPMOS結構優化改善了溝道的工藝層次與漏端漂移區的結構及工藝，在與低壓器件(3. 3V或5V)兼容的同時還能減少兩個工藝層次，擊穿電壓可達85V以上，如圖 1所示。圖2為本發明一個實施例的60伏高壓LDPMOS結構的製造方法的流程圖。如圖2 所示，該60伏高壓LDPMOS結構200的製造方法可以包括執行步驟SlOl，提供P型矽襯底，其上形成有N型埋層，在P型矽襯底上熱生長P 型外延層，作為高壓LDPMOS結構的漏端漂移區；執行步驟S 102，在P型外延層中高能注入N型雜質，並經高溫擴散形成低濃度的高壓N阱，高壓N阱與N型埋層相接並共同形成高壓LDPMOS結構的高壓隔離區； 執行步驟S103，依照標準CMOS工藝，在P型外延層上進行局部氧化工藝，製作器件 /電路部分的多個場氧化隔離；執行步驟S104，通過離子注入法在P型外延層中摻雜形成低壓N阱，低壓N阱的左側部分位於一場氧化隔離的下方並與高壓N阱部分重疊，作為高壓LDPMOS結構的溝道區；執行步驟S105，在P型外延層上形成高壓LDPMOS結構的柵極氧化層，柵極氧化層部分覆蓋低壓N阱區域；執行步驟S106，在柵極氧化層上熱生長多晶矽柵並形成多晶柵極，同時在高壓 LDPMOS結構的漏區形成多晶柵場板；執行步驟S107，依照標準CMOS工藝，以多晶柵極為對準層，在高壓LDPMOS結構的源區以及漏區依次圖形曝光，分別形成源極、漏極、襯底引出端和N阱引出端。60伏高壓LDPMOS結構的製造方法的實施例圖3至圖7為本發明一個實施例的60伏高壓LDPMOS結構的製造過程的剖面結構示意圖。需要注意的是，這些以及後續其他的附圖均僅作為示例，其並非是按照等比例的條件繪製的，並且不應該以此作為對本發明實際要求的保護範圍構成限制。如圖3所示，提供P型矽襯底(為繪圖簡便起見而未示出)，其上形成有N型埋層 (BNL) 202。在P型矽襯底上熱生長P型外延層(P-Epi) 203，作為高壓LDPMOS結構200的漏端漂移區。如圖4所示，在P型外延層203中高能注入N型雜質，例如磷，並經高溫擴散形成低濃度的高壓N阱(HNW) 204。該高壓N阱204與N型埋層202相接並共同形成高壓LDPMOS 結構200的高壓隔離區209。如圖5所示，依照標準CMOS工藝，在P型外延層203上進行局部氧化工藝(LOCOS)，製作器件/電路部分的多個場氧化隔離(FOX) 206。繼續如圖5所示，接著，通過離子注入法在P型外延層203中摻雜形成低壓N阱(NWL) 205。該低壓N阱205的左側部分位於一場氧化隔離206的下方並與高壓N阱204部分重疊，作為高壓LDPMOS結構200的溝道區。如圖6所示，在P型外延層203上形成高壓LDPMOS結構200的薄的柵極氧化層207，柵極氧化層207部分覆蓋低壓N阱205區域。繼續如圖6所示，接著，在柵極氧化層207上熱生長多晶矽柵(PL)並形成多晶柵極208，同時在高壓LDPMOS結構200的漏區形成多晶柵場板。如圖7所示，依照標準CMOS工藝，以多晶柵極208為對準層，在高壓LDPMOS結構200的源區以及漏區依次圖形曝光，分別形成源極(PPSJP P+)211、漏極(PPS)212、襯底引出端(PPS)213、214 和 N 阱引出端(NPS，即 N+) 215。在本實施例中，形成源極211、漏極212、襯底引出端213、214和N阱引出端215之後可以還包括步驟對高壓LDPMOS結構200進行快速熱處理過程，降低接觸電阻。在本實施例中，對高壓LDPMOS結構200進行快速熱處理過程之後又可以還包括步驟對高壓LDPMOS結構200進行接觸工藝並形成後段工藝。該接觸工藝可以包括在源極211、漏極212、襯底引出端213、214和N阱引出端215上形成鈦矽化物或者鈷矽化物接觸。60伏高壓LDPMOS結構的實施例本實施例沿用前述實施例的元件標號與部分內容，其中採用相同的標號來表示相同或近似的元件，並且選擇性地省略了相同技術內容的說明。關於省略部分的說明可參照前述實施例，本實施例不再重複贅述。圖7為本發明一個實施例的60伏高壓LDPMOS結構的剖面示意圖。如圖7所示，該60伏高壓LDPMOS結構200可以包括N型埋層202、低濃度的高壓N阱204、多個場氧化隔離206、低壓N阱205、柵極氧化層207、多晶柵極209、源極211、漏極212、襯底引出端213、214和N阱引出端215等。其中，該N型埋層202位於P型矽襯底中，P型矽襯底上形成有P型外延層203，作為高壓LDPMOS結構200的漏端漂移區。低濃度的高壓N阱204位於N型埋層202之上、P型外延層203之中，高壓N阱204與N型埋層202相接並共同形成高壓LDPMOS結構200的高壓隔離區209。多個場氧化隔離206分布於P型外延層203的表面，作為器件/電路部分的隔離。低壓N阱205位於P型外延層203之中，低壓N阱205的左側部分位於一場氧化隔離206的下方並與高壓N阱204部分重疊，作為高壓LDPMOS結構200的溝道區。柵極氧化層207位於P型外延層203上，柵極氧化層207部分覆蓋低壓N阱205區域。多晶柵極209位於柵極氧化層207上，同時在高壓LDPMOS結構200的漏區具有多晶柵場板。源極211、漏極212、襯底引出端213、214和N阱引出端215分布在P型外延層203的表面，源極211位於低壓N阱205中，漏極212位於高壓隔離區209中，N阱引出端215位於高壓N阱204中，襯底引出端213、214位於高壓隔離區209的外側。在本實施例中，源極211、漏極212、襯底引出端213、214和N阱引出端215上可以包括鈦矽化物或者鈷矽化物接觸。
本發明提出了一種60伏高壓LDPMOS的結構及其製造工藝，該高壓LDPMOS的結構、工藝層次與工藝步驟簡單。該高壓LDPMOS儘量採用一些基本、必須的工藝層次而減少額外的工藝層次與工藝步驟。其利用低壓PMOS的低壓N阱(NWL)來形成LDPMOS的溝道， 直接用P型外延層做LDPMOS的漏端漂移區，而不需要其他額外的工藝層次來形成LDPMOS 的溝道以及承受高電壓的漏端漂移區。其採用BCD工藝中的高壓N阱(HNW)和N型埋層 (BNL)形成隔離。柵極氧化層也是直接用3. 3V或5V低壓的CMOS柵極氧化層。該60伏高壓LDPMOS結構有效簡化了傳統的LDPMOS要專門額外的層次來形成溝道與漏端漂移區，這將簡化60伏B⑶的工藝層次與工藝步驟且與低壓工藝兼容，減少成本有利於產業化的應用。特別是該LDPMOS結構安全工作區大，可以工作在60V以上，擊穿電壓大於85伏，性能指標沒有降低。該60伏高壓LDPMOS能與0. 35 μ m CMOS工藝完全兼容，這對高壓BCD的發展與廣泛應用有很大作用。本發明雖然以較佳實施例公開如上，但其並不是用來限定本發明，任何本領域技術人員在不脫離本發明的精神和範圍內，都可以做出可能的變動和修改。因此，凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以上實施例所作的任何修改、等同變化及修飾，均落入本發明權利要求所界定的保護範圍之內。
8
權利要求
1.一種60伏高壓LDPMOS結構O00)的製造方法，包括步驟提供P型矽襯底，其上形成有N型埋層(20 ，在所述P型矽襯底上熱生長P型外延層003)，作為所述高壓LDPMOS結構O00)的漏端漂移區；在所述P型外延層O03)中高能注入N型雜質，並經高溫擴散形成低濃度的高壓N阱004)，所述高壓N阱(204)與所述N型埋層Q02)相接並共同形成所述高壓LDPMOS結構 (200)的高壓隔離區Q09)；依照標準CMOS工藝，在所述P型外延層(20 上進行局部氧化工藝，製作器件/電路部分的多個場氧化隔離006)；通過離子注入法在所述P型外延層(20 中摻雜形成低壓N阱005)，所述低壓N阱 (205)的左側部分位於一場氧化隔離(206)的下方並與所述高壓N阱(204)部分重疊，作為所述高壓LDPMOS結構000)的溝道區；在所述P型外延層003)上形成所述高壓LDPMOS結構000)的柵極氧化層007)，所述柵極氧化層(207)部分覆蓋所述低壓N阱(20 區域；在所述柵極氧化層(207)上熱生長多晶矽柵並形成多晶柵極008)，同時在所述高壓 LDPMOS結構000)的漏區形成多晶柵場板；依照標準CMOS工藝，以所述多晶柵極(208)為對準層，在所述高壓LDPMOS結構(200) 的源區以及漏區依次圖形曝光，分別形成源極011)、漏極012)、襯底引出端(213、214)和 N阱引出端015)。
2.根據權利要求1所述的製造方法，其特徵在於，形成所述源極011)、漏極012)、襯底引出端(213、214)和N阱引出端015)之後還包括步驟對所述高壓LDPMOS結構(200)進行快速熱處理過程，降低接觸電阻。
3.根據權利要求2所述的製造方法，其特徵在於，對所述高壓LDPMOS結構(200)進行快速熱處理過程之後還包括步驟對所述高壓LDPMOS結構(200)進行接觸工藝並形成後段工藝。
4.根據權利要求3所述的製造方法，其特徵在於，所述接觸工藝包括在所述源極 011)、漏極012)、襯底引出端(213、214)和N阱引出端(215)上形成鈦矽化物或者鈷矽化物接觸。
5.根據權利要求1至4中任一項所述的製造方法，其特徵在於，所述N型雜質包括磷。
6.一種60伏高壓LDPMOS結構(200)，包括N型埋層002)，位於P型矽襯底中，所述P型矽襯底上形成有P型外延層003)，作為所述高壓LDPMOS結構000)的漏端漂移區；低濃度的高壓N阱004)，位於所述N型埋層(20 之上、所述P型外延層(20 之中， 所述高壓N阱Q04)與所述N型埋層Q02)相接並共同形成所述高壓LDPMOS結構(200) 的高壓隔離區(209)；多個場氧化隔離006)，分布於所述P型外延層Q03)的表面，作為器件/電路部分的隔離；低壓N阱005)，位於所述P型外延層(203)之中，所述低壓N阱Q05)的左側部分位於一場氧化隔離(206)的下方並與所述高壓N阱(204)部分重疊，作為所述高壓LDPMOS結構O00)的溝道區；柵極氧化層007)，位於所述P型外延層(20 上，所述柵極氧化層(207)部分覆蓋所述低壓N阱Q05)區域；多晶柵極009)，位於所述柵極氧化層(207)上，同時在所述高壓LDPMOS結構Q00)的漏區具有多晶柵場板；源極011)、漏極012)、襯底引出端(213、214)和N阱引出端015)，分布在所述P型外延層O03)的表面，所述源極(211)位於所述低壓N, Q05)中，所述漏極(212)位於所述高壓隔離區O09)中，所述N阱引出端(215)位於所述高壓N, Q04)中，所述襯底引出端(213、214)位於所述高壓隔離區O09)的外側。
7.根據權利要求6所述的高壓LDPMOS結構000)，其特徵在於，所述源極011)、漏極 012)、襯底引出端(213、214)和N阱引出端Q15)上包括鈦矽化物或者鈷矽化物接觸。
全文摘要
本發明提供一種60伏高壓LDPMOS結構及其製造方法，該製造方法包括步驟提供P型矽襯底，其上形成有N型埋層和P型外延層；在P型外延層中注入N型雜質，形成低濃度的高壓N阱，其與N型埋層相接並共同形成高壓隔離區；在P型外延層上製作器件/電路部分的多個場氧化隔離；在P型外延層中摻雜形成低壓N阱，其左側部分位於一場氧化隔離的下方並與高壓N阱部分重疊；在P型外延層上形成柵極氧化層，其部分覆蓋低壓N阱區域；在柵極氧化層上熱生長多晶矽柵並形成多晶柵極，同時在漏區形成多晶柵場板；以多晶柵極為對準層，分別形成源極、漏極、襯底引出端和N阱引出端。本發明能夠簡化該高壓LDPMOS的結構、工藝層次與工藝步驟，且與0.35μm CMOS工藝完全兼容。
文檔編號H01L29/78GK102569045SQ20121003930
公開日2012年7月11日 申請日期2012年2月20日 優先權日2012年2月20日
發明者劉建華, 吳曉麗 申請人:上海先進半導體製造股份有限公司