具有埋設的金屬矽化物層的半導體器件及其製造方法
2023-06-21 17:17:36
具有埋設的金屬矽化物層的半導體器件及其製造方法
【專利摘要】一種半導體器件，其包括基板和設置在基板上且由溝槽彼此分隔的多個有源柱。多個有源柱的每一個包括埋設的金屬矽化物圖案和堆疊在埋設的金屬矽化物圖案上的有源區域，並且有源區域包括雜質結區域。
【專利說明】具有埋設的金屬矽化物層的半導體器件及其製造方法
【技術領域】
[0001]本發明的實施例涉及半導體器件及其製造方法，特別是，涉及具有埋設的金屬矽化物層的半導體器件及其製造方法。
【背景技術】
[0002]隨著數字家電尺寸上的變小以及移動系統日漸普及，數字家電和移動系統中採用的半導體器件正在不斷按比例變小。提高動態隨機存取存儲(DRAM)器件或包括存儲單元的快閃記憶體器件中的器件集成度的努力通常導致存儲單元佔用面積(平面面積)的減小。通常，DRAM器件的單位存儲單元包括單元電晶體和單元電容器。DRAM單元電晶體可形成於半導體基板之中和/或之上，並且DRAM單元電容器可堆疊在DRAM單元電晶體上以提高DRAM器件的集成度。
[0003]DRAM單元電晶體可通過存儲節點接觸塞電連接到DRAM單元電容器，存儲節點接觸塞設置在DRAM單元電晶體的源極區域和DRAM單元電容器的底部電極之間。此外，DRAM單元電晶體的漏極區域可通過位線接觸塞電連接到位線，並且DRAM單元電晶體的柵極電極可電連接到字線。因此，用於傳輸電信號的位線和字線可設置在DRAM單元電晶體和DRAM單元電容器之間。因此，由於位線和字線的存在，可能對增大單元電容值存在某些限制。而且，大部分DRAM單元電晶體可形成為具有平面構造。在此情況下，如果減小字線的寬度來增加DRAM器件的集成度，則可能增大字線的電阻。結果，可能增加字線的RC延遲時間而降低DRAM器件的性能。另外，如果成比例縮小平面型單元電晶體，則平面型單元電晶體的洩漏電流可能突然增加而降低DRAM器件的單元特性。從而，已經提出了垂直電晶體來解決或者克服平面電晶體的缺點。
【發明內容】
[0004]各種實施例涉及具有埋設的金屬矽化物層的半導體器件及其製造方法。
[0005]根據某些實施例，半導體器件包括基板以及設置在基板上以由溝槽彼此分隔的多個有源柱。多個有源柱的每一個均包括埋設的金屬矽化物圖案和堆疊在埋設的金屬矽化物圖案上的有源區域，並且有源區域包括其中的雜質結區域。
[0006]在某些實施例中，半導體器件還可包括設置在溝槽中的局部填充絕緣層。局部填充絕緣層可設置在溝槽的底表面位置和第一高度位置之間，第一高度位置與金屬矽化物圖案的底表面位於相同的高度。局部填充絕緣層可包括氧化矽層。
[0007]在某些實施例中，半導體器件還可包括設置在各個有源柱上的覆蓋絕緣圖案。覆蓋絕緣圖案可包括氮化矽層。半導體器件還可包括隔板，設置在覆蓋絕緣圖案的各側壁上。隔板可延伸到覆蓋絕緣圖案下有源區域的側壁。隔板可包括氧化矽層。
[0008]在某些實施例中，埋設的金屬矽化物圖案可包括矽化鈷層。
[0009]在某些實施例中，有源區域中的雜質結區域可包括設置在有源區域的上部中的上雜質區域和設置在有源區域的下部中的下雜質區域。[0010]根據進一步的實施例，半導體器件包括多個有源柱，其設置在基板上以由交替排列的第一溝槽和第二溝槽彼此分隔。多個有源柱的每一個均包括川頁序堆疊的埋設的金屬矽化物圖案和有源區域。第一溝槽填充有完全填充絕緣層。局部填充絕緣層設置在第二溝槽中。局部填充絕緣層設置在第二溝槽的底表面位置和第一高度位置之間，第一高度位置與埋設的金屬矽化物圖案的底表面位於相同的高度。隔板設置在第二溝槽中有源區域的各側壁上。有源區域包括其中的雜質結區域。
[0011]在某些實施例中，半導體器件還可包括在各有源柱上的覆蓋絕緣圖案。
[0012]在某些實施例中，埋設的金屬矽化物圖案可包括矽化鈷層。
[0013]根據進一步的實施例，半導體器件包括多個有源柱，其設置在基板上以由溝槽彼此分隔。多個有源柱的每一個均包括川頁序堆疊的埋設的金屬矽化物圖案和有源區域。局部填充絕緣層設置在溝槽中。局部填充絕緣層設置在溝槽的底表面位置和底表面位置上的預定高度位置之間。絕緣圖案設置在各溝槽中以在埋設的金屬矽化物圖案的側壁之間提供空氣間隙。金屬矽化物圖案的側壁暴露到空氣間隙，並且有源區域的每一個包括其中的雜質結區域。
[0014]根據進一步的實施例，半導體器件包括多個有源柱，其設置在基板上以由交替排列的第一溝槽和第二溝槽彼此分隔。多個有源柱的每一個均包括川頁序堆疊的埋設的金屬矽化物圖案和有源區域。完全填充絕緣層填充第一溝槽。局部填充絕緣層設置在第二溝槽中。局部填充絕緣層設置在第二溝槽的底表面位置和第一高度位置之間，第一高度位置與埋設的金屬矽化物圖案的底表面位於相同的高度。絕緣圖案設置在各第二溝槽中以在第二溝槽中的埋設的金屬矽化物圖案的側壁之間提供空氣間隙。有源區域包括其中的雜質結區域。
[0015]根據進一步的實施例，製造半導體器件的方法包括:在基板中形成溝槽以限定由溝槽彼此分隔的多個有源柱，形成填充溝槽下部區域的局部填充絕緣層，在局部填充絕緣層上的溝槽中形成第一犧牲層，在有源柱的由溝槽暴露的、且在第一犧牲層上的各側壁上形成隔板，去除第一犧牲層以暴露有源柱在局部填充絕緣層的頂表面和隔板的底表面之間的側壁，形成金屬層以接觸有源柱的暴露側壁，對包括金屬層的基板施加矽化工藝以在各有源柱中形成金屬矽化物圖案，以及去除殘留在溝槽中的金屬層。
[0016]在某些實施例中，局部填充絕緣層可形成為與溝槽的底表面和下側壁直接接觸。
[0017]在某些實施例中，局部填充絕緣層可由氧化矽層形成，並且第一犧牲層可由碳層或光致抗蝕劑層形成。
[0018]在某些實施例中，該方法還可包括:在金屬矽化物圖案之間的溝槽中形成第二犧牲層，在各溝槽中形成絕緣圖案以覆蓋第二犧牲層，以及去除第二犧牲層以在金屬矽化物圖案之間的溝槽中形成空氣間隙。
[0019]根據進一步的實施例，製造半導體器件的方法包括:在基板中形成第一溝槽和第二溝槽以限定由第一溝槽和第二溝槽彼此分隔的多個有源柱，形成完全填充絕緣層以填充第一溝槽和第二溝槽，選擇性地凹陷第二溝槽中的完全填充絕緣層以形成局部填充絕緣層，在第二溝槽中的局部填充絕緣層上形成第一犧牲層，在有源柱的由第二溝槽暴露的、且在第一犧牲層上的各側壁上形成隔板，去除第一犧牲層以暴露有源柱在第二溝槽中的局部填充絕緣層的頂表面和第二溝槽中的隔板的底表面之間的側壁，形成金屬層以接觸有源柱的暴露側壁，對包括金屬層的基板施加矽化工藝以在各有源柱中形成金屬矽化物圖案，以及去除在矽化工藝後殘留的金屬層。第一溝槽和第二溝槽交替地排列。
[0020]在某些實施例中，選擇性地凹陷第二溝槽中的完全填充絕緣層可採用掩模圖案實現，該掩模圖案覆蓋第一溝槽中的完全填充絕緣層且暴露第二溝槽中的完全填充絕緣層。掩模圖案可由多晶矽層形成。
[0021]在某些實施例中，局部填充絕緣層可形成為與第二溝槽的底表面和下側壁直接接觸。
[0022]在某些實施例中，局部填充絕緣層可由氧化矽層形成，並且第一犧牲層可由碳層或光致抗蝕劑層形成。
[0023]在某些實施例中，該方法還可包括:在金屬矽化物圖案之間的第二溝槽中形成第二犧牲層，在各第二溝槽中形成絕緣圖案以覆蓋第二犧牲層，以及去除第二犧牲層以在金屬矽化物圖案之間的第二溝槽中形成空氣間隙。
【專利附圖】
【附圖說明】
[0024]本發明概念的實施例通過觀看附圖和所附的詳細描述將變得明顯易懂，附圖中:
[0025]圖1是示出通常垂直電晶體的截面圖；
[0026]圖2是示出根據實施例的半導體器件的截面圖；
[0027]圖3是示出根據另一實施例的半導體器件的截面圖；
[0028]圖4是示出根據再一實施例的半導體器件的截面圖；
[0029]圖5是示出根據又一實施例的半導體器件的截面圖；
[0030]圖6至12是示出製造根據實施例的半導體器件方法的截面圖；
[0031]圖13、14和15是示出製造根據另一實施例的半導體器件方法的截面圖；
[0032]圖16至23是示出製造根據再一實施例的半導體器件方法的截面圖；以及
[0033]圖24、25和26是示出製造根據又一實施例的半導體器件方法的截面圖。
【具體實施方式】
[0034]圖1是示出通常垂直電晶體的截面圖。如圖1所示，垂直電晶體100可構造為包括設置在半導體基板110的下側壁中的漏極區域112和設置在半導體基板110的上側壁中的源極區域114。可沿著漏極區域112和源極區域114之間的垂直方向限定溝道區域116，並且在溝道區域116的側壁表面上可川頁序堆疊柵極絕緣層118和柵極電極120。如果垂直電晶體100用作DRAM器件的單元電晶體，則漏極區域112可電連接到位線，並且源極區域114可電連接到單元電容器的存儲節點。
[0035]在此情況下，位線可埋設在半導體基板110的下部中。因此，存儲節點可自由地設置在垂直電晶體100上而沒有位線的限制。就是說，即使增大DRAM器件的集成度，使用垂直電晶體100可防止DRAM器件的單元電容值降低。此外，由於位線埋設在半導體基板110中，在不降低單元電容器的品質的情況下，可減小位線的寄生電容值，並且還可以減小存儲節點的高度。
[0036]為了製造垂直電晶體100，諸如漏極區域112的側面結區域形成在半導體基板110的下側壁中。為了形成漏極區域112，可執行側接觸開口工藝以暴露半導體基板110的下側壁。可採用多種技術實現側接觸開口工藝。例如，在Rouh等人的名為「Method for OpeningOne-side Contact Region of Vertical Ttransistorand Method for Fabricating One—Side Contact Opening Process Using the Same，，的美國專利公開 N0.2012/0208364 Al中教導了一種側接觸開口工藝。
[0037]圖2是示出根據一個實施例的半導體器件的截面圖。參見圖2，根據實施例的半導體器件200可包括多個有源柱230，其設置在基板210上且由溝槽220彼此均勻地分隔。基板210可包括矽基板，但是實施例不限於此。在某些實施例中，有源柱230可從基板210延伸。就是說，有源柱230和基板210可構成單一的整體而在其間沒有任何的異質結。在此情況下，有源柱230的間距尺寸和高度可由通過局部去除基板210形成的溝槽220限定。
[0038]溝槽220可具有相同的尺寸，並且有源柱230也可具有相同的尺寸。例如，溝槽220的深度對應於有源柱230的高度，可在約2200A至約3200A的範圍內，並且有源柱230的寬度可在約14nm至約18nm的範圍內。此外，溝槽220的寬度對應於有源柱230之間的間隔，可在約13nm至約18nm的範圍內。
[0039]溝槽220的在溝槽220的底部位置HO和底部位置HO之上的第一高度位置Hl之間的下部分可填充有局部填充絕緣層242。在某些實施例中，局部填充絕緣層242可包括氧化矽層。這樣，相鄰有源柱230的最下部分232可由局部填充絕緣層242彼此絕緣。
[0040]有源柱230的在第一高度位置Hl和在第一高度位置Hl之上的第二高度位置H2之間的部分可對應於金屬矽化物區域234。金屬矽化物區域234的每一個可填充有金屬矽化物圖案235。在某些實施例中，金屬矽化物圖案235的每一個可包括矽化鈷(CoSi)層。金屬矽化物圖案235可分布在有源柱230中的從第一高度位置Hl到第二高度位置H2。因此，金屬矽化物圖案235的側壁可由溝槽220暴露。
[0041 ] 有源柱230的每一個還可包括位於金屬矽化物區域234上的電晶體有源區域236。電晶體有源區域236可包括設置在其下部的漏極區域251和設置在其上部的源極區域252。儘管附圖中沒有示出，但是電晶體有源區域236還可包括漏極區域251和源極區域252之間的溝道區域。
[0042]覆蓋絕緣圖案260可設置在有源柱230上。在某些實施例中，覆蓋絕緣圖案260可為氮化矽圖案。隔板270可設置在覆蓋絕緣圖案260和電晶體有源區域236的側壁上。在某些實施例中，隔板270可包括氧化娃層。在根據本實施例的半導體器件200中，金屬娃化物圖案235可用作埋設的位線。
[0043]圖3是示出根據另一個實施例的半導體器件的截面圖。參見圖3，根據本實施例的半導體器件300可包括交替排列在基板310中的第一溝槽321和第二溝槽322。半導體器件300還可包括設置在第一溝槽321和第二溝槽322之間的有源柱330。
[0044]在某些實施例中，有源柱330可從基板310延伸。就是說，有源柱330和基板310可構成單一的整體而在其間沒有任何的異質結。在此情況下，有源柱330的間距尺寸和高度可由通過局部去除基板310形成的第一溝槽321和第二溝槽322限定。
[0045]第一溝槽321和第二溝槽322可具有相同的尺寸，並且有源柱330也可具有相同的尺寸。例如，第一溝槽321和第二溝槽322的深度(對應於有源柱330的高度)可在約2200 A至約3200 A的範圍內，並且有源柱330的寬度可在約14nm至約18nm的範圍內。此夕卜，第一溝槽321和第二溝槽322的寬度(對應於有源柱330的間隔)可在約13nm至約18nm的範圍內。
[0046]第一溝槽321可完全填充有完全填充絕緣層340，而第二溝槽322的在第二溝槽322的底部位置HO和底部位置HO上的第一高度位置Hl之間的下部可填充有局部填充絕緣層342。完全填充絕緣層340和局部填充絕緣層342可為相同的材料。在某些實施例中，完全填充絕緣層340和局部填充絕緣層342可為氧化矽層。
[0047]結果，相鄰有源柱330的最下區域332可由局部填充絕緣層342或完全填充絕緣層340彼此絕緣。如上所述，儘管局部填充絕緣層342可僅填充第二溝槽322的每一個的下部，但是完全填充絕緣層340可完全填充第一溝槽321。因此，在有源柱330的寬度相對低的實施例中，完全填充絕緣層340可支撐有源柱330以抑制有源柱330的傾斜現象。
[0048]有源柱330的在第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間的部分可對應於金屬矽化物區域334，並且金屬矽化物區域334的每一個可填充有金屬矽化物圖案335。在某些實施例中，金屬矽化物圖案335的每一個可包括矽化鈷(CoSi)層。金屬矽化物圖案335可分配在有源柱330的從第一高度位置Hl到第二高度位置H2。因此，在實施例中，每個金屬娃化物圖案335的一個側壁可由第二溝槽322暴露,並且每個金屬娃化物圖案335的相對側壁可與填充第一溝槽321的完全填充絕緣層340接觸。
[0049]有源柱330的每一個還可包括設置在金屬矽化物區域334上的電晶體有源區域336，並且電晶體有源區域336可包括設置在其下部的漏極區域351和設置在其上部的源極區域352。儘管圖中沒有示出，但是電晶體有源區域336還可包括漏極區域351和源極區域352之間的溝道區域。
[0050]覆蓋絕緣圖案360可設置在各有源柱330上。在某些實施例中，覆蓋絕緣圖案360可為氮化矽圖案。每個覆蓋絕緣圖案360的兩個側壁之一以及每個電晶體有源區域336的兩個側壁之一可覆蓋有隔板370。在某些實施例中，隔板370可包括氧化矽層。在根據圖3的本實施例的半導體器件300中，金屬矽化物圖案335可用作埋設的位線。
[0051]圖4是示出根據再一個實施例的半導體器件的截面圖。參見圖4，根據本實施例的半導體器件400可包括設置在基板410上且由溝槽420彼此均勻分隔的多個有源柱430。基板410可包括矽基板，但是實施例不限於此。
[0052]在某些實施例中，有源柱430可從基板410向上延伸。就是說，有源柱430和基板410可構成單一的整體而在其間沒有任何的異質結。在這樣的實施例中，有源柱430的間距尺寸和高度可由通過部分去除基板410形成的溝槽420限定。
[0053]溝槽420可具有相同的尺寸，並且有源柱430也可具有相同的尺寸。例如，溝槽420的深度對應於有源柱430的高度，可在約2200 A至約3200 A的範圍內，並且有源柱430的寬度可在約14nm至約18nm的範圍內。此外，溝槽420的寬度對應於有源柱430的間隔，可在約13nm至約18nm的範圍內。
[0054]溝槽420的在溝槽420的底部位置HO和底部位置HO之上的第一高度位置Hl之間的下部可填充有局部填充絕緣層442。在某些實施例中，局部填充絕緣層442可包括氧化矽層。這樣，相鄰有源柱430的最下區域432可由局部填充絕緣層442彼此絕緣。
[0055]有源柱430的在第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間的部分可對應於金屬矽化物區域434。金屬矽化物區域434的每一個可填充有金屬矽化物圖案435。在某些實施例中，金屬矽化物圖案435的每一個可包括矽化鈷(Cosi)層。金屬矽化物圖案435可分布在有源柱430中的第一高度位置Hl到第二高度位置H2。因此，金屬矽化物圖案435的側壁可由溝槽420暴露。
[0056]有源柱430的每一個還可包括設置在金屬矽化物區域434上的電晶體有源區域436。電晶體有源區域436可包括設置在其下部的漏極區域451和設置在其上部的源極區域452。儘管圖中沒有示出，但是電晶體有源區域436還可包括在漏極區域451和源極區域452之間的溝道區域。
[0057]覆蓋絕緣圖案460可設置在有源柱430上。在某些實施例中，覆蓋絕緣圖案460可為氮化矽圖案。
[0058]具有U形垂直截面的絕緣圖案470可設置在溝槽420的每一個中，並且U形絕緣圖案470的底表面可位於與第二高度位置H2基本上相同的高度上。因此，空氣間隙480可存在於金屬矽化物圖案435的側壁之間。具體而言，絕緣圖案470的每一個可包括隔板狀側壁和底部，隔板狀側壁覆蓋相鄰電晶體有源區域436的側壁以及相鄰覆蓋絕緣圖案460的側壁，底部將隔板狀側壁的下端彼此連接。因此，空氣間隙480可提供在絕緣圖案470的底部和局部填充絕緣層442之間。
[0059]就是說，空氣間隙480的每一個可由局部填充絕緣層442的頂表面、成對的相鄰金屬矽化物圖案435的側壁和絕緣圖案470的底表面圍繞。因此，空氣間隙480可存在於金屬矽化物圖案435之間。結果，由於空氣間隙480中的空氣比諸如氧化矽材料和氮化矽材料的其它絕緣材料具有更低的介電常數，可以減小相鄰金屬矽化物圖案435之間的寄生電容值或耦合電容值。在某些實施例中，絕緣圖案470的每一個可包括氧化矽層。在根據本實施例的半導體器件400中，金屬矽化物圖案435可用作埋設的位線。
[0060]圖5是示出根據又一個實施例的半導體器件的截面圖。參見圖5，根據本實施例的半導體器件500可包括交替地排列在基板510中的第一溝槽521和第二溝槽522。半導體器件500還可包括設置在第一溝槽521和第二溝槽522之間的有源柱530。
[0061]在某些實施例中，有源柱530可從基板510延伸。就是說，有源柱530和基板510可構成單一的整體而在其間沒有任何的異質結。在此情況下，有源柱530的間距尺寸和高度可由第一溝槽521和第二溝槽522限定，第一溝槽521和第二溝槽522通過局部去除基板510形成。
[0062]第一溝槽521和第二溝槽522可具有相同的尺寸，並且有源柱530也可具有相同的尺寸。例如，第一溝槽521和第二溝槽522的深度(對應於有源柱530的高度)可在約2200 A至約3200 A的範圍內，並且有源柱530的寬度可在約14nm至約18nm的範圍內。此夕卜，第一溝槽521和第二溝槽522的寬度(對應於有源柱530之間的間隔)可在約13nm至約18nm的範圍內。
[0063]第一溝槽521可完全地填充有完全填充絕緣層540，而第二溝槽522的在第二溝槽522的底部位置HO和底部位置HO上的第一高度位置Hl之間的下部可填充有局部填充絕緣層542。完全填充絕緣層540和局部填充絕緣層542可為相同的材料。在某些實施例中，完全填充絕緣層540和局部填充絕緣層542可為氧化矽層。
[0064]這樣，相鄰有源柱530的最下區域532可由局部填充絕緣層542或完全填充絕緣層540彼此絕緣。如上所述，儘管局部填充絕緣層542可僅填充第二溝槽522的每一個的一部分，但是完全填充絕緣層540可完全填充第一溝槽521。因此，在有源柱530的寬度相對較低的實施例中，完全填充絕緣層540可支撐有源柱530以抑制有源柱530的傾斜現象。
[0065]有源柱530的在第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間的部分可對應於金屬矽化物區域534，並且金屬矽化物區域534的每一個可填充有金屬矽化物圖案535。在某些實施例中，金屬矽化物圖案535的每一個可包括矽化鈷(CoSi)層。金屬矽化物圖案535可分布在有源柱530中的從第一高度位置Hl到第二高度位置H2。因此，每個金屬矽化物圖案535的一個側壁可由第二溝槽522暴露，並且每個金屬矽化物圖案535的相對側壁可與填充第一溝槽521的完全填充絕緣層540接觸。
[0066]有源柱530的每一個還可包括設置在金屬矽化物區域534上的電晶體有源區域536，並且電晶體有源區域536可包括設置在其下部的漏極區域551和設置在其上部的源極區域552。儘管圖中沒有示出，但是電晶體有源區域536還可包括在漏極區域551和源極區域552之間的溝道區域。
[0067]覆蓋絕緣圖案560可設置在有源柱530上。在某些實施例中，覆蓋絕緣圖案560可為氮化矽圖案。
[0068]具有U形垂直截面的絕緣圖案570可設置在第二溝槽542的每一個中，並且U形絕緣圖案570的底表面可位於與第二高度位置H2基本上相同的高度。因此，空氣間隙580可提供在金屬矽化物圖案535的側壁之間的第二溝槽522中。具體而言，絕緣圖案570的每一個可包括隔板狀側壁以及底部，隔板狀側壁覆蓋相鄰電晶體有源區域536的側壁以及覆蓋絕緣圖案560的側壁，底部將隔板狀側壁的下端連接至彼此。因此，空氣間隙580可提供在絕緣圖案570的底部和局部填充絕緣層542之間。
[0069]就是說，空氣間隙580的每一個可由局部填充絕緣層542的頂表面、成對的相鄰金屬矽化物圖案535的側壁和絕緣圖案570的底表面圍繞。因此，空氣間隙580可存在於金屬矽化物圖案535之間。結果，由於空氣間隙580中的空氣比諸如氧化矽材料和氮化矽材料之類的其它絕緣材料具有更低的介電常數，可以減小相鄰金屬矽化物圖案535之間的寄生電容值或耦合電容值。在某些實施例中，絕緣圖案570的每一個包括氧化矽層。在根據本實施例的半導體器件500中，金屬矽化物圖案535可用作埋設的位線。
[0070]圖6至12是製造根據實施例的半導體器件的方法的截面圖。參見圖6，多個覆蓋絕緣圖案260可形成在基板210上以暴露基板210的部分。例如，基板210可為矽基板。覆蓋絕緣圖案260可由氮化矽層形成。可採用覆蓋絕緣圖案260作為蝕刻掩模對基板210進行局部蝕刻以形成彼此均勻分隔的多個溝槽220。
[0071]溝槽220可限定彼此均勻分隔的多個有源柱230。就是說，有源柱230的寬度、高度和體積可由溝槽220限定，溝槽220通過局部去除基板210而形成。溝槽220可形成為具有相同的尺寸，並且有源柱230也可形成為具有相同的尺寸。例如，溝槽220的每一個可形成為具有約2200A至約3200 A的深度。溝槽220的深度可對應於有源柱230的高度。
[0072]有源柱230的每一個可形成為具有約14nm至約18nm的寬度。另外，溝槽220的每一個可形成為具有約13nm至約18nm的寬度。溝槽220的寬度可對應於有源柱230之間的間隔。
[0073]參見圖7，可形成局部填充絕緣層242以填充溝槽220的在溝槽220的底部位置HO和底部位置HO之上的第一高度位置Hl之間的下部。在某些實施例中，局部填充絕緣層242可由氧化矽層形成。具體而言，可形成埋設的絕緣層以完全填充全部的溝槽220。然後，埋設的絕緣層可平坦化以暴露覆蓋絕緣圖案260的頂表面。隨後，埋設的絕緣層的一部分可被凹陷以形成頂表面位於與第一高度位置Hl基本上相同的位置的局部填充絕緣層242。在埋設的絕緣層的平坦化後，埋設絕緣層的一部分可採用溼回蝕刻工藝凹陷。有源柱230的最下區域232可通過形成局部填充絕緣層242而限定。就是說，有源柱230的最下區域232可限定在第一高度位置Hl和底部位置HO之間。
[0074]參見圖8，可形成犧牲層280以填充第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間的溝槽220。在某些實施例中，犧牲層280可由碳層或光致抗蝕劑層形成。具體而言，犧牲材料層可形成在局部填充絕緣層242上以完全填充所有的溝槽220。然後，犧牲材料層可被平坦化且凹陷以形成頂表面位於與第二高度位置H2基本上相同的高度的犧牲層280。犧牲材料層的平坦化和凹陷可採用回蝕刻工藝實現。
[0075]有源柱230的金屬矽化物區域234可通過形成犧牲層280而限定。就是說，有源柱230的金屬矽化物區域234可限定在第一高度位置Hl和第二高度位置H2之間，對應於犧牲層280的位置。有源柱230在金屬矽化物區域234之上的部分可限定為電晶體有源區域236。就是說，電晶體有源區域236可限定在第二高度位置H2和第三高度位置H3之間的有源柱230中，第三高度位置H3位於與有源柱230的頂表面相同的高度。
[0076]參見圖9和10，隔板絕緣層272可形成在基板包括犧牲層280的整個表面上。隔板絕緣層272可保形地形成為在覆蓋絕緣圖案260的頂表面和側壁、電晶體有源區域236的側壁和犧牲層280的頂表面上具有均勻的厚度。在某些實施例中，隔板絕緣層272可由氧化矽層形成，例如，超低溫氧化(ULTO)層。
[0077]隔板絕緣層272可被回蝕刻以暴露覆蓋絕緣圖案260的頂表面和犧牲層280的頂表面。結果，隔板270可形成在覆蓋絕緣圖案260的側壁和電晶體有源區域236的側壁上。就是說，隔板270可形成在第二高度位置H2和覆蓋絕緣圖案260的頂表面位置之間。犧牲層280的頂表面可在形成隔板270後暴露在溝槽220中。
[0078]參見圖11，由隔板270暴露的犧牲層280可被去除。在犧牲層280由碳層或光致抗蝕劑層形成的實施例中，犧牲層280可通過採用氧氣的灰化工藝去除。在去除犧牲層280後，金屬矽化物區域234在第一高度位置Hl和第二高度位置H2之間的側壁可暴露在溝槽220中。相反，最下區域232的側壁可覆蓋有局部填充絕緣層242，並且電晶體有源區域236的側壁可由隔板270覆蓋。
[0079]參見圖12，金屬層290可形成在溝槽220中。金屬層290可由鈷(Co)層形成。金屬層290可形成為與有源柱230的金屬矽化物區域234的側壁直接接觸，並且有源柱230的其它區域可由隔板270和局部填充絕緣層242與金屬層290分離。隨後，可對包括金屬層290的基板施加熱處理工藝以實現金屬矽化物區域234的矽化。結果，金屬矽化物圖案235可形成在金屬矽化物區域234中。在形成金屬矽化物圖案235後，可去除殘留的金屬層290。
[0080]圖13、14和15是製造根據另一個實施例的半導體器件方法的截面圖。將結合圖4所示包括空氣間隙480的半導體器件的製造方法對本實施例進行描述。
[0081]首先，可執行參考圖6至12描述的相同工藝以獲得圖13所示的結果。結果，溝槽420可形成在基板410中以限定從基板410垂直延伸的有源柱430，並且有源柱430的每一個可形成為包括川頁序堆疊的最下區域432、金屬矽化物區域434和電晶體有源區域436。最下區域432可限定在溝槽420的底部位置HO和底部位置HO之上的第一高度位置Hl之間，金屬矽化物區域434可限定在第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間，並且電晶體有源區域436可限定在第二高度位置H2和第二高度位置H2之上的第三高度位置H3之間。
[0082]此外，局部填充絕緣層442可形成為填充溝槽420中的最下區域，並且隔板472可形成在電晶體有源區域436的側壁和堆疊在有源柱430上的覆蓋絕緣圖案460的側壁上。金屬矽化物圖案435可形成在金屬矽化物區域434中，並且金屬矽化物圖案435的側壁可暴露在溝槽420中。
[0083]如圖14所示，犧牲層482可形成在局部填充絕緣層442上。犧牲層482可形成為與金屬矽化物圖案435具有相同的厚度。因此，在形成犧牲層482後，金屬矽化物圖案435的側壁可與犧牲層482直接接觸。在某些實施例中，犧牲層482可由碳層或光致抗蝕劑層形成。犧牲層482可通過在基板包括暴露的金屬娃化物圖案435的整個表面上沉積犧牲材料層以填充溝槽420且通過用回蝕刻去除犧牲材料層的上部而形成。
[0084]如圖15所示，然後，絕緣圖案470可形成在溝槽420中的犧牲層482上。絕緣圖案470可由與圖14所示的隔板472相同的諸如氧化矽層的材料形成。更具體而言，絕緣圖案470可由超低溫氧化(ULTO)層形成。絕緣圖案470可形成為保形地覆蓋該覆蓋絕緣圖案460的側壁、電晶體有源區域436的側壁和犧牲層482的頂表面。
[0085]在形成絕緣圖案470後，絕緣圖案470下的犧牲層482可被去除以形成圖4所示的空氣間隙480。在犧牲層482由碳層或光致抗蝕劑層形成的實施例中，犧牲層482可通過採用氧氣的灰化工藝去除。儘管圖中沒有示出，但是絕緣圖案470的部分可被蝕刻以在去除犧牲層482前暴露犧牲層482的一部分。
[0086]圖16至23是示出製造根據再一個實施例的半導體器件方法的截面圖。將結合如圖3所示的結構為其中一對相鄰溝槽之一用單一絕緣層完全填充的半導體器件的製造方法對本實施例進行描述。
[0087]參見圖16，多個覆蓋絕緣圖案360可形成在基板310上以暴露基板310的部分。基板310例如可為矽基板。覆蓋絕緣圖案360可由氮化矽層形成。可採用覆蓋絕緣圖案360作為蝕刻掩模對基板310局部蝕刻以形成第一溝槽321和第二溝槽322，第一溝槽321和第二溝槽322交替地排列在基板310中且彼此均勻地分隔。
[0088]第一溝槽321和第二溝槽322可限定設置在其間的多個有源柱330。有源柱330的寬度、高度和體積可由第一溝槽321和第二溝槽322限定，第一溝槽321和第二溝槽322通過去除基板310的部分形成。第一溝槽321和第二溝槽322可形成為具有相同的尺寸，並且有源柱330也可形成為具有相同的尺寸。例如，第一溝槽321和第二溝槽322的每一個可形成為具有約2200A至約3200 A的深度。
[0089]第一溝槽321和第二溝槽322的深度可對應於有源柱330的高度。此外，有源柱330的每一個可形成為具有約14nm至約18nm的寬度。另外，第一溝槽321和第二溝槽322的每一個可形成為具有約13nm至約18nm的寬度。第一溝槽321和第二溝槽322的寬度可對應於有源柱330之間的間隔。
[0090]參見圖17，在形成第一溝槽321和第二溝槽322後，完全填充絕緣層340可形成以完全填充第一溝槽321和第二溝槽322。在某些實施例中，完全填充絕緣層340可由諸如ULTO層的氧化矽層形成。完全填充絕緣層340可通過在基板包括溝槽321和322的整個表面上沉積絕緣層且通過平坦化絕緣層以暴露覆蓋絕緣圖案360的頂表面而形成。
[0091]在形成完全填充絕緣層340後，掩模圖案390可形成在具有完全填充絕緣層340的基板上。掩模圖案390可形成為覆蓋第一溝槽321中的完全填充絕緣層340且具有開口392以暴露第二溝槽322中的完全填充絕緣層340。掩模圖案390可由相對於覆蓋絕緣圖案360和完全填充絕緣層340具有蝕刻選擇性的材料層形成。例如，當覆蓋絕緣圖案360由氮化矽層形成且完全填充絕緣層340由氧化矽層形成時，掩模圖案390可由多晶矽層形成。
[0092]參見圖18，第二溝槽322中的完全填充絕緣層340可採用掩模圖案390作為蝕刻掩模選擇性回蝕刻，從而形成局部填充絕緣層342，局部填充絕緣層342保持在第二溝槽322的底部位置HO和底部位置HO之上的第一高度位置Hl之間的第二溝槽322中。結果，有源柱330的最下區域332可通過形成局部填充絕緣層342而限定。就是說，有源柱330的最下區域332可限定在第二溝槽322的底部位置HO和第一高度位置Hl之間，第一高度位置Hl與局部填充絕緣層342的頂表面共面。
[0093]第二溝槽322中的完全填充絕緣層340可採用溼回蝕刻工藝選擇性地回蝕刻。結果，可用完全填充絕緣層340完全填充第一溝槽321，並且可用局部填充絕緣層342局部填充第二溝槽322。在形成局部填充絕緣層342後，可去除掩模圖案390。
[0094]參見圖19，可在第二溝槽322中的第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間形成在犧牲層380。在某些實施例中，犧牲層380可由碳層或光致抗蝕劑層形成。具體而言，犧牲材料層可形成為完全填充局部填充絕緣層342上的全部第二溝槽322。然後，可平坦化且凹陷犧牲材料層以形成犧牲層380，使其頂表面位於與第二高度位置H2基本上相同的高度。平坦化且凹陷犧牲材料層可採用回蝕刻工藝實現。
[0095]有源柱330的金屬矽化物區域334可通過形成犧牲層380而限定。就是說，有源柱330的金屬矽化物區域334可限定在第一高度位置Hl和第二高度位置H2之間。金屬矽化物區域334上的有源柱330可限定為電晶體有源區域336。就是說，電晶體有源區域336可限定在有源柱330中的第二高度位置H2和第三高度位置H3之間，第三高度位置H3與有源柱330的頂表面位於相同的高度。
[0096]參見圖20，隔板絕緣層372可形成在基板包括犧牲層380的整個表面上。隔板絕緣層372可保形地形成為均勻地覆蓋該覆蓋絕緣圖案360和完全填充絕緣層340的頂表面、電晶體有源區域336和覆蓋絕緣圖案360暴露在第二溝槽322中的側壁和犧牲層380的頂表面。在某些實施例中，隔板絕緣層372可由氧化矽層形成，例如，超低溫氧化(ULTO)層。
[0097]參見圖21，可回蝕刻隔板絕緣層372以暴露覆蓋絕緣圖案360的頂表面、完全填充絕緣層340的頂表面和犧牲層380的頂表面。結果，隔板370可形成在由第二溝槽322暴露的覆蓋絕緣圖案360的側壁和電晶體有源區域336的側壁上。就是說，隔板370可形成為覆蓋第二溝槽322在犧牲層380之上的側壁。
[0098]參見圖22，可去除隔板370暴露的犧牲層380。在犧牲層380由碳層或光致抗蝕劑層形成的實施例中，可通過採用氧氣的灰化工藝去除犧牲層380。在去除犧牲層380後，金屬矽化物區域334在第一高度位置Hl和第二高度位置H2之間的側壁可暴露在第二溝槽322中。相反，有源柱330的最下區域332的側壁可仍覆蓋有局部填充絕緣層342，並且電晶體有源區域336的側壁可仍覆蓋有隔板370。
[0099]參見圖23，金屬層395可形成在第二溝槽322中。金屬層395可由鈷(Co)層形成。金屬層395可形成為直接接觸有源柱330的金屬矽化物區域334的側壁，並且有源柱330的其它區域可由隔板370和局部填充絕緣層342與金屬層395分開。
[0100]隨後，可對包括金屬層395的基板施加熱處理工藝以實現金屬矽化物區域334的矽化。結果，金屬矽化物圖案335可形成在金屬矽化物區域334中。在形成金屬矽化物圖案335後，可去除其餘的金屬層395。
[0101]圖24、25和26是示出製造根據又一個實施例的半導體器件方法的截面圖。將結合如圖5所示的結構為其中一對相鄰溝槽之一完全填充有單一絕緣層且成對相鄰溝槽的另一個包括其中的空氣間隙的半導體器件的製造方法對本實施例進行描述。
[0102]首先，可執行與參考圖16至23描述的相同工藝以獲得圖24所示的結構。結果，交替排列的第一溝槽521和第二溝槽522可形成在基板510中以限定從基板510垂直延伸的有源柱530，並且有源柱530的每一個可形成為包括川頁序堆疊的最下區域532、金屬矽化物區域534和電晶體有源區域536。最下區域532可限定在第一溝槽521和第二溝槽522的底部位置HO和在底部位置HO之上的第一高度位置Hl之間，金屬矽化物區域534可限定在第一高度位置Hl和第一高度位置Hl之上的第二高度位置H2之間，並且電晶體有源區域536可限定在第二高度位置H2和第二高度位置H2之上的第三高度位置H3之間。
[0103]儘管第一溝槽521完全地填充有完全填充絕緣層540，但是第二溝槽522可局部填充有局部填充絕緣層542。具體而言，局部填充絕緣層542可埋設在第二溝槽522中底部位置HO和第一高度位置Hl之間。因此，有源柱530的最下區域532的一個側壁可覆蓋有第一溝槽521中的完全填充絕緣層540，並且有源柱530的最下區域532的另一個側壁可覆蓋有第二溝槽522中的局部填充絕緣層542。
[0104]金屬娃化物圖案535可形成在有源柱530的金屬娃化物區域534中。此外，隔板572可形成在堆疊在有源柱530上的電晶體有源區域536的側壁和覆蓋絕緣圖案560的側壁上。因此，金屬矽化物圖案535的側壁可暴露在第二溝槽522中。
[0105]如圖25所示，犧牲層582可形成在第二溝槽522中的局部填充絕緣層542上。犧牲層582可形成為與金屬矽化物圖案535具有相同的厚度。因此，在形成犧牲層582後，金屬矽化物圖案535的側壁可與第二溝槽522中的犧牲層582直接接觸，並且金屬矽化物圖案535的側壁可與第一溝槽521中的完全填充絕緣層540直接接觸。在某些實施例中，犧牲層582可由碳層或光致抗蝕劑層形成。犧牲層582可通過在基板包括暴露的金屬矽化物圖案535的整個表面上沉積犧牲材料層以填充第二溝槽522且通過用回蝕刻工藝凹陷犧牲材料層而形成。
[0106]如圖26所示，然後，絕緣圖案570可形成在犧牲層582上的各第二溝槽522中。絕緣圖案570可由與圖25所示的隔板572相同的材料諸如氧化矽層形成。更具體而言，絕緣圖案570可由超低溫氧化(ULTO)層形成。絕緣圖案570可形成在第二溝槽522中以保形地覆蓋該覆蓋絕緣圖案560的側壁、電晶體有源區域536的側壁和犧牲層582的頂表面。
[0107]在形成絕緣圖案570後，可去除絕緣層570下的犧牲層582以形成圖5所示的空氣間隙580。在犧牲層582由碳層或光致抗蝕劑層形成的實施例中，犧牲層582可通過採用氧氣的灰化工藝去除。儘管圖中沒有示出，但是可蝕刻絕緣圖案570的部分以在去除犧牲層582前暴露犧牲層582的部分。
[0108]根據前述的實施例，包括埋設的金屬矽化物圖案的半導體器件可採用簡單的工藝進行製造，即使半導體器件按比例縮小以提高其集成度。
[0109]上面，為了說明的目的已經公開了前面的實施例。本領域的技術人員應理解，在不脫離如所附權利要求中公開的本發明概念的範圍和精神的情況下，各種修改、附加和替代都是可能的。
[0110]本申請要求2012年12月24日提交韓國知識產權局的韓國申請N0.10-2012-0151669的優先權，通過全文引用將其全文描述的內容結合於此。
【權利要求】
1.一種半導體器件，包括: 基板；以及 多個有源柱，設置在所述基板上，並且所述多個有源柱由溝槽彼此分隔， 其中，所述多個有源柱的每一個包括埋設的金屬矽化物圖案和堆疊在該埋設的金屬矽化物圖案上的有源區域，並且所述有源區域包括其中的雜質結區域。
2.如權利要求1所述的半導體器件，還包括設置在所述溝槽中的局部填充絕緣層， 其中，所述局部填充絕緣層設置在所述溝槽的底表面位置和第一高度位置之間，第一高度位置與所述金屬矽化物圖案的底表面位於相同的高度。
3.如權利要求1所述的半導體器件，其中所述有源區域中的所述雜質結區域包括設置在所述有源區域的上部中的上雜質區域和設置在所述有源區域的下部中的下雜質區域。
4.一種半導體器件,包括: 多個有源柱，設置在基板上，並且所述多個有源柱由交替排列的第一溝槽和第二溝槽彼此分隔，所述多個有源柱的每一個包括堆疊在埋設的金屬矽化物圖案上的有源區域；完全填充絕緣層，填充第一溝槽； 第二溝槽中的局部填充絕緣層，所述局部填充絕緣層設置在第二溝槽的底表面位置和第一高度位置之間，第一高度位置與所述埋設的金屬矽化物圖案的底表面位於相同的高度；以及 隔板，設置在第二溝槽中的所述有源區域的側壁上， 其中，所述有源區域包括其中的雜質結區域。
5.—種半導體器件,包括: 多個有源柱，設置在基板上，並且所述多個有源柱由溝槽彼此分隔，所述多個有源柱的每一個包括堆疊在埋設的金屬矽化物圖案上的有源區域； 在所述溝槽中的局部填充絕緣層，所述局部填充絕緣層設置在所述溝槽的底表面位置和所述底表面位置之上的預定高度位置之間；以及 絕緣圖案，設置在所述溝槽中，並且所述絕緣圖案構造為在所述埋設的金屬矽化物圖案的側壁之間提供空氣間隙， 其中，所述金屬矽化物圖案的側壁暴露到所述空氣間隙，並且所述有源區域的每一個包括其中的雜質結區域。
6.—種半導體器件,包括: 多個有源柱，設置在基板上，並且所述多個有源柱由交替排列的第一溝槽和第二溝槽彼此分隔，所述多個有源柱的每一個包括堆疊在埋設的金屬矽化物圖案上的有源區域；完全填充絕緣層，填充第一溝槽； 第二溝槽中的局部填充絕緣層，所述局部填充絕緣層設置在第二溝槽的底表面位置和第一高度位置之間，第一高度位置與所述埋設的金屬矽化物圖案的底表面位於相同的高度；以及 絕緣圖案，設置在第二溝槽中，並且所述絕緣圖案構造為在第二溝槽中的所述埋設的金屬矽化物圖案的側壁之間提供空氣間隙， 其中該有源區域包括其中的雜質結區域。
7.—種製造半導體器件的方法，該方法包括:在基板中形成溝槽以限定由所述溝槽彼此分隔的多個有源柱； 形成局部填充絕緣層以填充所述溝槽中的下部區域； 在所述溝槽中的所述局部填充絕緣層上形成第一犧牲層； 在所述有源柱的由所述溝槽暴露的、且在第一犧牲層上的側壁上形成隔板； 去除第一犧牲層以暴露所述有源柱位於所述局部填充絕緣層的頂表面和所述隔板的底表面之間的側壁； 形成金屬層以接觸所述有源柱的暴露的側壁； 對包括所述金屬層的所述基板施加矽化工藝以在所述有源柱中形成金屬矽化物圖案；以及 去除殘留在所述溝槽中的所述金屬層。
8.如權利要求7所述的方法，其中所述局部填充絕緣層形成為與所述溝槽的底表面和下側壁直接接觸。
9.一種製造半導體器件的方法，該方法包括: 在基板中形成第一溝槽和第二溝槽以限定由第一溝槽和第二溝槽彼此分隔的多個有源柱，第一溝槽和該第 二溝槽交替排列； 形成填充該第一溝槽和第二溝槽的完全填充絕緣層； 選擇性凹陷第二溝槽中的所述完全填充絕緣層以形成局部填充絕緣層； 在所述第二溝槽中的所述局部填充絕緣層上形成第一犧牲層； 在所述有源柱的由第二溝槽暴露的、且在第一犧牲層之上的側壁上形成隔板； 去除第一犧牲層以暴露所述有源柱在第二溝槽中的所述局部填充絕緣層的頂表面和第二溝槽中所述隔板的底表面之間的側壁； 形成金屬層以接觸所述有源柱的暴露的側壁； 對包括所述金屬層的基板施加矽化工藝以在所述有源柱中形成金屬矽化物圖案；以及 去除矽化工藝後殘留的所述金屬層。
【文檔編號】H01L29/78GK103904115SQ201310394940
【公開日】2014年7月2日 申請日期:2013年9月3日 優先權日:2012年12月24日
【發明者】李相道, 李海丁, 金明洙, 姜相吉 申請人:愛思開海力士有限公司