晶片封裝結構及其製程的製作方法
2023-06-23 01:06:41 1
專利名稱：晶片封裝結構及其製程的製作方法
技術領域：
本發明涉及一種晶片封裝結構，特別是涉及一種具有電磁幹擾(EMI)屏 蔽功能的晶片封裝結構及其製程(CHIP PACKAGE AND FABRICATING PROCESS THEREOF)。
背景技術：
在集成電路的製造中，封裝結構的最終尺寸是較為重要的問題。隨著集 成電路的整合水準以及功能增強，與外部電路進行連接所需要的導電引線 的數目亦不斷增加。此外，隨著晶片的運作速度變高，無法再忽視在運作期 間晶片所產生的熱量以及外部電^茲場所引起的電,茲幹擾(e 1 ec t romagne t i c interference, EMI)。典型的高密度面積陣列封裝(high-density area array package)為球腳格狀陣列(bal 1 grid array, BGA)型封裝結構。然
(EMI)問題仍然無法i決，而在高密度面積陣列封i結S的設計中需要慎重 考慮該等問題。
由此可見，上述現有的晶片封裝結構在產品結構、製造方法與使用上 顯然仍存在有不便與缺陷，而亟待加以進一步改進。為了解決上述存在的 問題，相關廠商莫不費盡心思來謀求解決的道，但長久以來一直未見適用 的設計被發展完成，而一般產品及方法又沒有適切的結構及方法能夠解決 上述問題，此顯然是相關業者急欲解決的問題。因此如何能創設一種新的 晶片封裝結構及其製程，實屬當前重要研發課題的一，亦成為當前業界極需 改進的目標。
有鑑於上述現有的晶片封裝結構存在的缺陷，本發明人基於從事此類 產品設計製造多年豐富的實務經驗及專業知識，並配合學理的運用，積極 加以研究創新，以期創設一種新的晶片封裝結構及其製程，能夠改進一般 現有的晶片封裝結構及其製程，使其更具有實用性。經過不斷的研究、設 計，並經反覆試作樣品及改進後，終於創設出確具實用價值的本發明。
發明內容
本發明的主要目的在於，克服現有的晶片封裝結構存在的缺陷，而提 供一種新型的晶片封裝結構，所要而的技術問題是使其將導電膜配置於封 裝膠體的上方，以在晶片封裝結構中形成共用平面，從而為晶片封裝結構
解決電磁千擾(EMI)問題，使產品可達成優良的電氣效能以及較高的可靠 度,非常適於實用。
本發明的另一目的在於，克服現有的晶片封裝製程存在的缺陷，而提 供一種新的晶片封裝製程，所要解決的技術問題是使其晶片封裝結構內配 置導電膜於封裝膠體的上方，進而可以解決電磁幹擾(EMI)問題，從而更加 適於實用。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。依據 本發明提出的一種晶片封裝結構，其包括 一承載器，具有一承載面與相 對的一背面，且該承載器具有多個共用接點位於該承載面外圍； 一晶片，配 置於該承載面上，並電性連接至該承載器；多個第一導電元件，分別配置於 該些共用接點上； 一封裝膠體，配置於該承載面上，並至少包覆該晶片；以 及一導電膜，配置於該封裝膠體之上，並經由該些第一導電元件電性連接 至該些共用接點。
本發明的目的及解決其技術問題還可釆用以下技術措施進一步實現。 前述的晶片封裝結構，其中所述的第 一導電元件包括多個第 一焊球。 前述的晶片封裝結構，其中所述的第一導電元件圍繞該封裝膠體配置。 前述的晶片封裝結構，其更包括一導電接合層，其配置於該導電膜與該
些第一導電元件之間。
前述的晶片封裝結構，其中所述的封裝膠體覆蓋該承載面，並包覆該芯
片與該些第一導電元件，且該封裝膠體暴露出該些第一導電元件的頂部。 前述的晶片封裝結構，其中所述的導電膜直接貼合於該封裝膠體的頂
面，以連接該些第一導電元件。
前述的晶片封裝結構，其中其更包括多個第二導電元件，其分別配置於
該導電膜與所對應的該些第 一導電元件之間。
前述的晶片封裝結構，其中所述的第二導電元件包括多個第二焊球。
前述的晶片封裝結構，其中所述的導電膜為一金屬膜。
前述的晶片封裝結構製程，其中所述的晶片以倒裝晶片方式經由多個
導電凸塊電性連接至該承載器或者是以打線方式經由多條導線電性連接至
該承載器。
本發明的目的及解決其技術問題還採用以下技術方案來實現。依據本 發明提出的一種晶片封裝結構製程，其包括提供一承載器，其中該承載器 具有一承載面與相對的一背面，且該承載器具有多個共用接點位於該承載 面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載器；形成 一封裝膠體於該承載面上，且該封裝膠體至少包覆該晶片；形成多個第一導 電元件於所對應的該些接點上；以及提供一導電膜於該封裝膠體之上，並使 該導電膜經由該些第一導電元件電性連接至該些共用接點。本發明的目的及解決其技術問題另外還採用以下技術方案來實現。依
據本發明提出的一種晶片封裝結構製程，其包括提供一承載器，其中該 承載器具有一承載面與相對的一背面，且該承載器具有多個共用接點位於 該承載面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載 器；形成多個第 一導電元件於所對應的該些接點上；形成一封裝膠體，使其 覆蓋該承載面並包覆該晶片與該些第 一導電元件，且該封裝膠體暴露出該 些第一導電元件的頂部；提供一導電膜，並在該導電膜的一表面上形成多 個第二導電元件；以及將該導電膜配置於該封裝膠體之上，並使該些第二 導電元件對應連接該些第一導電元件，其中該導電膜經由該些第一導電元 件與該些第二導電元件電性連接至該些共用接點。
本發明的目的及解決其技術問題另外再採用以下技術方案來實現。依 據本發明提出的一種晶片封裝結構製程，其包括提供一承載器，其中該 承載器具有一承載面與相對的一背面，且該承載器具有多個共用接點位於 該承載面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載
器；形成多個第一導電元件於所對應的該些接點上；形成一封裝膠體，使其
覆蓋該承載面並包覆該晶片與該些第 一導電元件，且該封裝膠體暴露出該
些第一導電元件的頂部；以及形成一導電膜於該封裝膠體的頂面，以使該 導電膜經由該些第 一導電元件電性連接至該些共用接點。
本發明與現有技術相比具有明顯的優點和有益效果。由以上技術方案 可知，本發明的主要技術內容如下
本發明提供一種晶片封裝結構，該晶片封裝結構包括承載器、晶片、多 個第一導電元件、封裝膠體以及導電膜。該承載器具有承載表面以及與承 載表面相對的背面。此外，該承載器具有位於承載表面的外圍的多個共用 接點。晶片配置於承載表面上且電性連接至承載器。另外，第一導電元件分 別配置於共用接點上。封裝膠體配置於承載表面上且包覆晶片。此外，導電 膜配置於封裝膠體上，以經由第 一導電元件而與共用接點電性連接。
本發明還提供一種晶片封裝方法，該方法包括以下步驟提供具有承 載表面以及與承載表面相對的背面的承載器，該承載器更具有位於承載表 面的外圍的多個共用接點；將晶片配置於承載表面上並將晶片電性連接至 承載器；在承載表面上形成封裝膠體，其中封裝膠體包覆晶片；在對應共 用接點上形成多個第一導電元件；以及在封裝膠體上提供導電膜，並經由 第 一導電元件而將導電膜電性連接至共用接點。
藉由上述技術方案，本發明晶片封裝結構及其製程至少具有下列優點 及有益效果本發明將導電膜配置於封裝膠體的上方，以在晶片封裝結構 中形成共用平面，從而為晶片封裝結構解決電磁幹擾(EMI)問題。因此，利 用此晶片封裝結構以及晶片封裝方法的產品可以達成優良的電氣效能以及
具有較高可靠度。本發明能夠消除電磁幹擾(EMI)問題，並提供優良的電氣 效能及較高的可靠度。
綜上所述，本發明的晶片封裝結構，將導電膜配置於封裝膠體上方，而 在晶片封裝結構中形成共用平面，從而為晶片封裝結構解決了電磁幹擾 (EMI)問題，使產品可達成優良的電氣效能以及較高的可靠度。本發明的芯 片封裝製程，使晶片封裝結構內配置導電膜於封裝膠體的上方，進而可以 解決電磁幹擾(EMI)問題，並可提供優良的電氣效能。本發明具有上述諸多 優點及實用價值，其不論在產品結構、方法或功能上皆有較大的改進,在技 術上有顯著的進步，並產生了好用及實用的效果，且較現有的晶片封裝結 構及其製程具有增進的突出多項功效，從而更加適於實用，並具有產業的 廣泛利用價值，誠為一新穎、進步、實用的新設計。
上述說明僅是本發明技術方案的概述，為了能夠更清楚了解本發明的 技術手段，而可依照說明書的內容予以實施，並且為了讓本發明的上述和 其他目的、特徵和優點能夠更明顯易懂，以下特舉較佳實施例，並配合附 圖，詳細"i兌明如下。
圖1A是說明本發明 一實施例的晶片封裝結構的示意圖。
圖1B及圖1C是繪示與圖1A的情況相比而言利用不同類型的線路基板
作為承載器的其他晶片封裝結構的示意圖。
圖2A至圖2E是繪示本發明一實施例的圖1A至圖1C中晶片封裝結構
的晶片封裝製程示意圖。
圖3A是說明本發明另 一實施例的晶片封裝結構的示意圖。
圖3B及圖3C是分別繪示與圖3A的情況相比而言利用不同類型的線路
基板作為承載器的其他晶片封裝結構的示意圖。
圖4A至圖4F是繪示本發明一實施例的圖3A至圖3C中晶片封裝結構
的晶片封裝製程示意圖。圖5A是說明本發明又一實施例的晶片封裝結構的示意圖。
圖5B以及圖5C是分別繪示與圖5A情況相比而言利用不同類型的線路
基板作為承載器的其他晶片封裝結構的示意圖。
圖6A至圖6E是繪示本發明一實施例的圖5A至圖5C中晶片封裝結構
的晶片封裝製程示意圖。
具體實施例方式
為更進一步闡述本發明為達成預定發明目的所採取的技術手段及功 效，以下結合附圖及較佳實施例，對依據本發明提出的晶片封裝結構及其制
程其具體實施方式
、結構、方法、步驟、特徵及其功效，詳細說明如後。
請參閱圖1A所示，是本發明一實施例的晶片封裝結構的示意圖。本發 明一實施例的晶片封裝結構100,包括承載器110、晶片120、第一導電元 件132、封裝膠體140以及導電膜150。
該承載器110，具有承載表面110a以及與承載表面110a相對的背面 110b，其中，多個共用接點112以及接合墊114配置於承載表面110a的外 圍。值得注意的是，此實施例是以利用線路基板作為承載器110的BGA型 晶片封裝結構100為例進行說明，然而其並非用以限制本發明的承載器的 類型。諸如針腳格狀陣列(pin grid array, PGA)型、四邊扁平封裝(quad flat package, QFP)型等其他已知的適當晶片封裝結構類型亦可應用於本 發明中。
該晶片120，配置於承載器110的承載表面110a上，且藉由進行例如打 線接合製程(wire bonding process)而與承載器110電性連接，其中晶片120 經由多個導線160而連接至承載器110的接合墊114。值得注意的是，本發 明並不限制接合的晶片120與承載器110的方式。舉例而言，在本發明的 另一實施例中可進行倒裝晶片接合製程，以經由多個導電凸塊(圖中未繪 示)連接晶片120與承載器110。
該第一導電元件132，分別配置於共用接點112上。舉例而言，第一導 電元件132可為焊球或諸如焊料凸塊的其他適當的導電物件。在此實施例 中，亦可存在配置於承載器110的承載表面110a上的一些周邊元件102，其 中該周邊元件102可以為經由承載器110而與晶片120電性連接的被動元 件，諸如電容器、電阻器或電感器等。
該封裝膠體140，配置於承載器110的承載表面110a上，以包覆晶片 120、接合墊114、導線160以及周邊元件102。除此之外，封裝膠體140 暴露共用接點112及其上的第一導電元件132。換言之，第一導電元件132 圍繞封裝膠體140而配置。
該導電膜150，配置於封裝膠體140及第一導電元件132上方，以經由 第一導電元件132而與共用接點112電性連接。在藉由共用接點112而將 共用電壓施加於導電膜150上的情況下，導電膜150可充當晶片封裝結構 100中的共用平面(如接地平面)，以提供電磁幹擾(EMI)屏蔽效果。具體言 之，該實施例的導電膜150是由一金屬片所製成。此外，導電膜150的外圍 表面塗覆有諸如焊料層的導電接合層152。導電膜150經由導電接合層152 而與第一導電元件132連接。
本發明的晶片封裝結構100，更包括以陣列方式配置於承載器110的背 面110b上的多個焊球172以及174。該焊球172，分布於背面110b的外圍 且與共用接點112連接。因此，導電膜150可經由焊球172而與可提供共
用電壓的外部電路電性連接。除此之外，該焊球174，分布於背面110b的中 心區域，且經由承載器110而與接合墊114電性連接。晶片120以及周邊 元件102可經由焊球174而與可提供驅動信號的另一外部電路連接。
值得注意的是，在本發明中可以藉由重新配置導線以及承載器的內連 線，而使晶片以及周邊元件進一步與共用接點電性連接，以與導電膜使用相 同的共用電壓。
因此，請參閱圖1B以及圖1C所示，是繪示與圖1A的情況相比而言利 用不同類型的線路基板作為承載器的其他晶片封裝結構的示意圖，是繪示 根據本發明的其他實施例的晶片封裝結構，其分別利用不同類型的線路基 板作為承載器。因為在上述實施例中已經描述了圖1B以及圖1C的晶片封 裝結構中的大多數元件，所以在此不再贅述。
請參閱圖1B所示，除共用接點112之外，承載器IIO更具有位於承載 表面110a上的至少一個延伸接點，其中延伸接點經由承載器110中的內連 線190而與共用接點112電性連接。另外，晶片120以及接合墊114可經 由一部分導線160而與延伸接點電性連接。因此，晶片120以及周邊元件 102可自共用接點112獲得共用電壓，以作為例如接地電壓。
請參閱圖1C所示，是繪示具有焊球的不同配置的另一晶片封裝結構 100，其中用於提供共用電壓的焊球172配置於背面110b的中心區域，且經 由承載器110中的內連線190而與共用接點112電性連接。另外，用於提 供驅動信號的焊球174分布於背面110b的外圍，且經由承載器110而與接 合墊114電性連接。
為了提供本發明的較為詳細且清晰的揭露內容，下文將說明上述晶片 封裝結構100的晶片封裝製程。因為在上述實施例中已提及晶片封裝結構 IOO的大多數元件，所以在下文中不再重複贅述。
請參閱圖2A至圖2E所示，是繪示本發明一實施例的圖1A至圖1C中 晶片封裝結構的晶片封裝製程示意圖。本發明一實施例的晶片封裝製程，包 括以下步驟。
首先，如圖2A所示，提供具有承載表面110a以及背面110b的承載器 110。隨後，如圖2B所示，將晶片120以及周邊元件102配置於承載器110 的承載表面110a上。晶片可經由打線接合、倒裝晶片接合或其他適當接合 方式而接合至承載器110。另外，周邊元件102可以藉由表面黏著技術 (surface mount technology, SMT)而接合於岸義載器110上。
接下來，如圖2C所示，在承載器的承載表面110a上形成封裝膠體140 以包覆晶片120、接合墊114、導線160以及周邊元件102。此後，如圖2D 所示，在對應共用接點112上形成第一導電元件132,其中第一導電元件 132圍繞封裝膠體140。在此實施例中，第一導電元件132例如是分別在每
一共用接點112上所形成的焊球。
隨後，如圖2E所示，提供導電膜150於封裝膠體140上，且該導電膜 150經由第一導電元件132而與共用接點112電性連接。在將導電膜150提 供於封裝膠體140上之前，可先在導電膜150與第一導電元件132之間形 成導電接合層152，以經由導電接合層152而將導電膜150連接至第一導電 元件132。之後，可在承載器110的背面110b上選擇性地形成焊球172以 及174,其中焊球172以及174經由承載器110而分別與晶片120、周邊元 件102及/或第一導電元件132電性連接。
值得注意的是，如圖2A至圖2E所示的上述製程是著眼於單一晶片封 裝結構上。然而，實際上的製程是應用於陣列型的承載器上，且同時形成 多個晶片封裝結構。因此，在上文所提及的步驟之後，可進一步的對陣列 排列的晶片封裝結構進行單體化製程，以得到單一的晶片封裝結構。
除了上述實施例之外，下文將說明其他類型的晶片封裝結構及其對應 的製程。
請參閱圖3A所示，是說明本發明的另一實施例的晶片封裝結構的示意 圖。本發明另一實施例的晶片封裝結構300，包括承載器310、晶片320、第 一導電元件332、第二導電元件334、封裝膠體340以及導電膜350。
該承載器310,具有承載表面310a以及與承載表面310a相對的背面 310b。多個共用接點312及接合墊314配置於承載表面310a的外圍。值得 注意的是，此實施例是繪示利用線路基板作為承載器310的BGA型晶片封 裝結構300，然而，本發明並不限制承載器的類型，諸如PGA型、QFP型等 其他已知的適當晶片封裝結構類型亦可應用於本發明中。
該晶片320,配置於承載器310的承載表面310a上，且藉由進行例如 打線接合製程而與承載器310電性連接，其中晶片320經由多個導線360 而連接至承載器310的接合墊314。值得注意的是，本發明並不限制接合芯 片320與承載器310的方式。舉例而言，在本發明的另一實施例中可進行倒 裝晶片接合製程，以經由多個導電凸塊(圖中未繪示)連接晶片320與承載 器310。
該第一導電元件332，分別配置於共用接點312上。舉例而言，第一導 電元件332可以為焊球或諸如焊料凸塊的其他適當導電物件。在此實施例 中，亦可存在配置於承載器310的承載表面310a上的一些周邊元件302，其 中周邊元件302可為經由承載器310而與晶片320電性連接的被動元件，諸 如電容器、電阻器或電感器。
該封裝膠體340，配置於承載器310的整個承載表面310a上以包覆芯 片320、第一導電元件332、共用接點312、接合墊314、導線360以及周 邊元件302。特定言之，該封裝膠體340是暴露每一第一導電元件332的頂 部。另外，導電膜350配置於封裝膠體340以及第一導電元件332上方。第 二導電元件334分別配置於導電膜350與對應第一導電元件332之間，以將 導電膜350與共用接點312電性連接。在該實施例中，第二導電元件334 可為焊球或諸如焊料凸塊或銀膠(silver paste)的其他適當導電元件。
在藉由共用接點312而將共用電壓施加於導電膜350上的情況下，導電 膜350可充當晶片封裝結構300中的共用平面(如接地平面)，以提供電磁 幹擾(EMI)屏蔽效果。具體而言，該實施例的導電膜350可以由金屬片所制 成。隨後，第二導電元件334配置於導電膜350的外圍表面。因此，導電 膜350可經由第二導電元件334而與第一導電元件332電性連接。
本發明的晶片封裝結構300，更包括以陣列方式配置於承載器310的背 面310b上的多個焊球372以及374。該焊球372是分布於背面310b的外 圍，且與共用接點312連接。因此，導電膜350可經由焊球372而與可提供 共用電壓的外部電路電性連接。除此之外，該焊球374是分布於背面310b 的中心區域，且經由承載器310而與接合墊314電性連接。晶片320以及 周邊元件302可經由焊球374而與可提供驅動信號的另一外部電路電性連 接。
類似於圖1B以及圖1C的上述說明，可藉由重新配置導線360以及承 載器310的內連線，而^f吏上述實施例的晶片320以及周邊元件302進一步 與共用接點312電性連接，以與導電膜350使用相同的共用電壓。請參閱 圖3B以及圖3C所示，是分別繪示與圖3A的情況相比而言利用不同類型的 線路基板作為承載器的其他晶片封裝結構的示意圖，分別是根據本發明的 其他實施例的晶片封裝結構，其利用不同類型的線路基板作為承載器。因 為在上述實施例中已描述了圖3B以及圖3C的晶片封裝結構中的大多數元 件，所以在此不再重複贅述。
請參閱圖3B所示，除了共用接點312之外，承載器300更具有位於承 載表面310a上的至少一個延伸接點，其中延伸接點經由承載器310中的內 連線390而與共用接點312電性連接。另外，晶片320以及接合墊314可 經由一部分導線360而與延伸接點電性連接。因此，晶片320以及周邊元 件302可自共用接點312獲得共用電壓，以作為例如接地電壓。
請參閱圖3C所示，是繪示具有焊球的不同配置的另一晶片封裝結構 300，其中用於提供共用電壓的焊球372配置於背面310b的中心區域，且經 由承載器310中的內連線390而與共用接點312電性連接。另夕卜，用於提供 驅動信號的焊球374分布於背面310b的外圍，且經由承載器310而與接合 墊314電性連4妄。
為了提供本發明的較為詳細且清晰的揭露內容，下文將說明上述晶片 封裝結構300的晶片封裝製程。因為在上述實施例中已提及晶片封裝結構
300的大多數元件，所以在下文中不再重複贅述。
請參閱圖4A至圖4F所示，是繪示本發明一實施例的圖3A至圖3C中 晶片封裝結構的晶片封裝製程示意圖。根據本發明的一實施例的晶片封裝 製程，包括以下步驟。
首先，如圖4A所示，提供具有承載表面310a以及背面310b的承載器 310。隨後，如圖4B所示，將晶片320以及周邊元件302配置於承載器310 的承載表面310a上。晶片藉由打線接合、倒裝晶片接合或其他適當接合方 式而接合至承載器310。另外，周邊元件302可藉由SMT而黏著於承載器 310上。
接下來，如圖4C所示，在對應共用接點312上形成設有第一導電元件 332。在此實施例中，第一導電元件332例如是分別在每一共用接點312上 所形成的焊球。隨後，如圖4D所示，在承載器的整個承載表面310a上形 成設有封裝膠體340以包覆晶片320、周邊元件302、共用接點312、接合 墊314、導線360以及第一導電元件332。值得注意的是，封裝膠體340應 暴露每一第一導電元件332的頂部。
之後，如圖4E所示，提供導電膜350並在導電膜350的表面上形成第 二導電元件334。在此實施例中，第二導電元件334例如是在導電膜350上 所形成的多個焊^^。
隨後，如圖4F所示，將導電膜350配置於封裝膠體340上，並將導電 膜350上的第二導電元件334連接至對應第一導電元件332，其中導電膜 350經由第一導電元件332以及第二導電元件334而電性連接至共用接點 312。此後，可以在承載器310的背面310b上選擇性地形成焊球372以及 374，其中該焊球372以及"4經由承載器310而分別與晶片320、周邊元件 302及/或第一導電元件332電性連接。
值得注意的是，圖4A至圖4F所示的上述製程是著眼於單一晶片封裝 結構上。實際上，上述製程是應用於陣列型承載器上，且同時形成多個芯 片封裝結構。因此，可以在上文所提及的步驟之後，可進一步對陣列排列 的晶片封裝結構進^f亍單體化製程，以得到單一晶片封裝結構。
請參閱圖5A所示，是說明本發明的又一實施例的晶片封裝結構的示意 圖。根據本發明的又一實施例的晶片封裝結構500,包括承載器510、晶片 520、第一導電元件532、封裝膠體540以及導電膜550。
該承載器510，具有承載表面510a以及與承載表面510a相對的背面 510b。多個共用接點512以及接合墊514配置於承載表面510a的外圍。值 得注意的是，此實施例繪示是利用線路基板作為承載器510的BGA型晶片 封裝結構500，然而，並不限制承載器的類型，諸如PGA型、QFP型等其他 已知的適當晶片封裝結構類型亦可應用於本發明中。
該晶片520，配置於承載器51Q的承載表面510a上，且藉由進行例如 打線接合製程而與承載器510電性連接，其中該晶片520經由多個導線560 而連接至承載器510的接合墊514。值得注意的是，本發明並不限制接合芯 片520與承載器510的方式。舉例而言，在本發明的另一實施例中可實行 倒裝晶片接合製程，以經由多個導電凸塊(圖中未繪示)連接晶片520與承 載器510。
該第一導電元件532,分別配置於共用接點512上。舉例而言，第一導電 元件532可為焊球或諸如焊料凸塊的其他適當導電物件。在此實施例中，亦 可存在配置於承載器510的承載表面510a上的一些周邊元件502，其中周 邊元件502可為經由承載器510而與晶片520電性連接的被動元件，諸如 電容器、電阻器或電感器。
該封裝膠體540，配置於承載器510的整個承載表面510a上，以包覆 晶片520、第一導電元件532、共用接點512、接合墊514、導線560以及 周邊元件502。特定言之，該封裝膠體540是暴露每一第一導電元件532的 頂部。另外，導電膜550直接附著於封裝膠體540的頂面上以與第一導電 元件532連接。
在藉由共用接點512而將共用電壓施加於導電膜550上的情況下，導電 膜550可充當晶片封裝結構500中的共用平面(如接地平面)，以提供電磁 幹擾(EMI)屏蔽效果。具體言之，該實施例的導電膜550例如是將導電材料 噴塗於封裝膠體540的頂面上所形成。因此，導電膜550可經由第一導電 元件532而與共用接點512電性連接。
本發明的晶片封裝結構500，更包括以陣列方式配置於承載器510的背 面510b上的多個焊球572以及574。該焊球572分布於背面510b的外圍且 與共用接點512連接。因此，導電膜550可經由焊球572而與可提供共用 電壓的外部電路電性連接。除此之外，該焊球574分布於背面510b的中心 區域，且經由承載器510而與接合墊514電性連接。晶片520以及周邊元 件502可經由焊球574而與可提供驅動信號的另一外部電路連接。
類似於圖1B、圖1C以及圖3B、圖3C的上述說明，可藉由重新配置導 線560以及承載器510的內連線，而使上述實施例的晶片520以及周邊元 件502進一步與共用接點512電性連接，以與導電膜550共用共用電壓。請 參閱圖5B以及圖5C所示，是分別繪示與圖5A情況相比而言利用不同類型 的線路基板作為承載器的其他晶片封裝結構的示意圖，利用與圖5A相比的 不同類型的線路基板作為承載器的其他晶片封裝結構，因為在上述實施例 中已描述了圖5B以及圖5C的晶片封裝結構中的大多數元件，所以在此不 再重複贅述。
請參閱圖5B所示，除共用接點512之外，承載器510更具有位於承載表面510a上的至少一個延伸接點，其中延伸接點經由承載器510中的一內連 線而與共用接點512電性連接。另外，晶片520以及接合塾514可經由導 線560的一部分而與延伸接點電性連接。因此，晶片520以及周邊元件502 可自共用接點512獲得共用電壓，以作為例如接地電壓。
請參閱圖5C所示，是繪示具有焊球的不同配置的另一晶片封裝結構 500，其中用於提供共用電壓的焊球572是配置於背面510b的中心區域，且 經由承載器510中的內連線而與共用接點512電性連接。另外，用於提供 驅動信號的焊球574是分布於背面510b的外圍，且經由承載器510而與接 合墊514電性連接。
為了提供本發明的較為詳細且清晰的揭露內容，下文將說明上述晶片 封裝結構500的晶片封裝製程。因為在上述實施例中已提及晶片封裝結構 500的大多數元件，所以在下文中不再重複贅述。
請參閱圖6A至圖6E所示，是繪示本發明一實施例的圖5A至圖5C中 晶片封裝結構的晶片封裝製程示意圖。本發明一實施例的晶片封裝製程，包 括以下步驟。
首先，如圖6A所示，提供具有承載表面510a以及背面510b的承載器 510。隨後，如圖6B所示，將晶片520以及周邊元件502配置於承載器510 的承載表面510a上。晶片藉由打線接合、倒裝晶片接合或其他適當接合方 式而接合至承載器510。另外，周邊元件502可藉由SMT而黏著於承載器 510上。
接下來，如圖6C所示，在對應共用接點512上形成第一導電元件532 (請 參閱圖6D)。在該實施例中，第一導電元件532例如是在每一共用接點512 上所形成的焊球。隨後，如圖6D所示，在承載器的整個承載表面510a上 形成封裝膠體540，以包覆晶片520、周邊元件502、共用接點512、接合 墊514、導線560以及第一導電元件532。值得注意的是，封裝膠體540應 暴露每一第一導電元件532的頂部。
之後，如圖6E所示，藉由將導電材料噴塗於封裝膠體540的頂面上而 形成導電膜550。因此，導電膜550可經由第一導電元件532而電性連接至 共用接點512。此後，可在承載器510的背面510b上選擇性地形成焊球572 以及574，其中焊球572以及574經由承載器510而分別與晶片520、周邊 元件502及/或第一導電元件532電性連接。
值得注意的是，圖6A至圖6E所示的上述製程是著眼於單一晶片封裝 結構上。實際上，上述製程則是應用於陣列型承載器上，且同時形成多個 晶片封裝結構。因此，可在上文所提及的步驟之後，可以進一步的對陣列 排列的晶片封裝結構進行單體化製程，以得到單一晶片封裝結構。
以上所述，僅是本發明的較佳實施例而已，並非對本發明作任何形式上
的限制，雖然本發明已經以較佳實施例揭露如上，然而並非用以限定本發 明，任何熟悉本專業的技術人員，在不脫離本發明技術方案範圍內，當可利 用上述揭示的方法及技術內容作出些許的更動或修飾為等同變化的等效實 施例，但凡是未脫離本發明技術方案的內容，依據本發明的技術實質對以 上實施例所作的任何簡單修改、等同變化與修飾，均仍屬於本發明技術方 案的範圍內。
權利要求
1、一種晶片封裝結構，其特徵在於其包括一承載器，具有一承載面與相對的一背面，且該承載器具有多個共用接點位於該承載面外圍；一晶片，配置於該承載面上，並電性連接至該承載器；多個第一導電元件，分別配置於該些共用接點上；一封裝膠體，配置於該承載面上，並至少包覆該晶片；以及一導電膜，配置於該封裝膠體之上，並經由該些第一導電元件電性連接至該些共用接點。
2、 如權利要求1所述的晶片封裝結構，其特徵在於其中所述的第一導 電元件包括多個第一焊球。
3、 如權利要求1所述的晶片封裝結構，其特徵在於其中所述的第一導 電元件圍繞該封裝膠體配置。
4、 如權利要求1所述的晶片封裝結構，其特徵在於其更包括一導電接 合層，其配置於該導電膜與該些第一導電元件之間。
5、 如權利要求l所述的晶片封裝結構，其特徵在於其中所述的封裝膠 體覆蓋該承載面，並包覆該晶片與該些第一導電元件，且該封裝膠體暴露 出該些第一導電元件的頂部。
6、 如權利要求5所述的晶片封裝結構，其特徵在於其中所述的導電膜 直接貼合於該封裝膠體的頂面，以連接該些第 一導電元件。
7、 如權利要求5所述的晶片封裝結構，其特徵在於其中更包括多個第 二導電元件，其分別配置於該導電膜與所對應的該些第一導電元件之間。
8、 如權利要求7所述的晶片封裝結構，其特徵在於其中所述的第二導 電元件包括多個第二焊球。
9、 如權利要求1所述的晶片封裝結構，其特徵在於其中所述的導電膜 為一金屬膜。
10、 如權利要求1所述的晶片封裝結構，其特徵在於其中所述的晶片 以倒裝晶片方式經由多個導電凸塊電性連接至該承載器或者是以打線方式 經由多條導線電性連接至該承載器。
11、 一種晶片封裝結構製程，其特徵在於其包括以下步驟 提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載器具有多個共用接點位於該承載面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載器； 形成一封裝膠體於該承載面上，且該封裝膠體至少包覆該晶片； 形成多個第一導電元件於所對應的該些接點上；以及提供一 導電膜於該封裝膠體之上，並使該導電膜經由該些第一導電元 件電性連接至該些共用接點。
12、 一種晶片封裝結構製程，其特徵在於其包括提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載 器具有多個共用接點位於該承載面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載器；形成多個第一導電元件於所對應的該些接點上；形成一封裝膠體，使其覆蓋該承載面並包覆該晶片與該些第一導電元 件，且該封裝膠體暴露出該些第一導電元件的頂部；提供一導電膜，並在該導電膜的一表面上形成多個第二導電元件；以及將該導電膜配置於該封裝膠體之上，並使該些第二導電元件對應連接 該些第一導電元件，其中該導電膜經由該些第一導電元件與該些第二導電 元件電性連接至該些共用接點。
13、 一種晶片封裝結構製程，其特徵在於其包括以下步驟 提供一承載器，其中該承載器具有一承載面與相對的 一背面，且該承載器具有多個共用接點位於該承載面外圍；配置一晶片於該承載面上，並使該晶片電性連接至該承載器；形成多個第一導電元件於所對應的該些接點上；形成一封裝膠體，使其覆蓋該承載面並包覆該晶片與該些第 一導電元 件，且該封裝膠體暴露出該些第一導電元件的頂部；以及形成一導電膜於該封裝膠體的頂面，以使該導電膜經由該些第 一導電 元件電性連接至該些共用接點。
全文摘要
本發明是有關於一種晶片封裝結構及其製程。該晶片封裝結構，包括承載器、晶片、多個第一導電元件、封裝膠體以及導電膜。承載器具有承載表面以及與承載表面相對的背面。此外，承載器具有位於承載表面的外圍的多個共用接點。晶片配置於承載表面上且電性連接至承載器。另外，第一導電元件分別配置於共用接點上。封裝膠體配置於承載表面上且包覆晶片。此外，導電膜配置於封裝膠體以及第一導電元件上方，以經由第一導電元件而與共用接點電性連接。本發明更提供一種用於製造此晶片封裝結構的方法，該晶片封裝結構能夠預防電磁幹擾問題，並可提供優良的電氣效能。
文檔編號H01L25/00GK101188226SQ20071016533
公開日2008年5月28日 申請日期2007年10月26日 優先權日2006年11月30日
發明者安載善, 崔守珉, 李暎奎, 車尚珍, 金炯魯 申請人:日月光半導體製造股份有限公司