半導體集成電路裝置、電子部件安裝板和布局設計方法
2023-06-23 10:45:31
專利名稱：半導體集成電路裝置、電子部件安裝板和布局設計方法
技術領域：
本發明涉及一種併入用於降低外部電源電壓的調節器的半導體集成電路裝置和電子部件安裝板，尤其涉及一種用於在半導體集成電路裝置內抑制電源電壓下降的布局設計方法。
背景技術：
隨著更精細的半導體工藝，在MOS電晶體中，鑑於其柵極氧化物膜厚的耐電壓問題，提供給內部電晶體的電源電壓(內部電源電壓)日益減小。
另一方面，所採用的用於外部接口的電源電壓(外部電源電壓)幾乎沒有減小，以便保持與其它電源電壓的兼容性。分別提供內部電源電壓和外部電源電壓是昂貴的。因此，使用用於將外部電源電壓(例如，3.3V、2.5V等)降低到內部電源電壓(例如，1.5V、1.2V等)的調節器在成本上是有效的。
在併入用於降低外部電源電壓的調節器的半導體集成電路中，傳統地，從使用外部電源電壓作為電源的調節器提供任何內部電源電壓。通常，將調節器布置在電源觸點(pad)的附近，以減小由於從電源觸點到調節器的連線電阻而引起的外部電源電壓中的電壓下降。另外，通過併入多個調節器來減小由於從調節器到內部電路的連線電阻而引起的內部電源電壓中的電壓下降(例如，參見JP-A-2002-83872)。
然而，近年來，已經變得難以採用在大規模半導體集成電路裝置中併入調節器的方法。
近年來，隨著特別是在大規模半導體電路中採用更精細的工藝，電流密度已經增大了，以致併入在半導體集成電路中的調節器不能供應足夠的電流。也就是，調節器的電流供應能力的限制是有問題的，以致現在非常難以在半導體晶片中併入調節器。
在不能在半導體晶片中併入調節器的情況下，只能通過電源觸點從半導體晶片之外的電源(內部電源電壓源)直接提供內部電源電壓。然而，在這種情況下，與由引線接合所代表類型的封裝相結合，電源觸點安排在半導體晶片的外圍。因此，由於通過從電源觸點到內部電路的連線電阻而使電壓下降從而導致電源電壓減小。這樣，大大惡化了內部電路的操作，這是非常有問題的。
隨著更精細的工藝，雖然內部電路的面積已經減小了，但是與內部電路相比，外部接口的精細度沒有進步以便保持與外部的兼容性。在一些半導體晶片中，其尺寸由輸入/輸出觸點的數目確定。實際上，除了在空閒區域內形成解耦電容器之外，沒有用於有效地使用半導體晶片內的空閒區域的方法。因此，內部區域的有效使用也是要解決的問題之一。
發明內容
本發明是鑑於上述情形而完成的。本發明的目的是有效地解決在大規模半導體集成電路裝置中、由於連線中的電壓下降而引起的內部電源電壓的電平降低的問題，同時還考慮了空閒空間的有效使用和電路的低功耗。
該半導體集成電路裝置包括第一電源觸點，用於從外部提供內部電源電壓；第二電源觸點，用於從外部提供外部電源電壓；調節器，用於降低通過第二電源觸點提供的外部電源電壓，以與通過第一電源觸點提供的內部電源電壓的電平相同的電平產生電壓，並且輸出這樣產生的電壓作為內部電源電壓；內部電路，由內部電源電壓操作；以及內部電源連線，電連接到第一電源觸點和調節器的輸出端，用於向內部電路提供通過第一電源觸點提供的內部電源電壓以及從調節器輸出的內部電源電壓。
在該配置中，既從半導體晶片的外部又從其內部提供內部電源電壓。具體地說，在傳統上，僅存在從第一電源觸點(內部電源觸點)提供內部電源電壓的路線。因此，在內部電源連線延長的情況下，由於電壓下降而引起的電平降低是有問題的。另一方面，在本發明中，提供了調節器以也在半導體晶片內同時產生內部電源電壓。因此，如果半導體集成電路裝置的電路規模增大了，不會發生由於電壓下降而引起內部電源電壓的較大電平降低，從而允許實現自由的布局設計。此外，由於從內部電源觸點提供主要的內部電源電壓，因此調節器僅僅需要提供抑制內部電源電壓的下降所需的電流供應性能。通常，可以減小佔據調節器面積的較大部分的輸出電晶體面積，以便不會發生晶片面積的顯著增大。此外，通過有技巧地使用觸點周圍的空閒區域，可以布置用於向調節器供應外部電源電壓的連線而沒有那麼嚴重的困難。此外，通過將調節器併入在半導體晶片內，可以獲得顯著減小從電源觸點到內部電路的電阻的效果，從而可以減小來自電源觸點的內部電源連線的寬度。因此，可以增大用於信號連線的連線區域，從而提高連線效率。
在根據本發明的半導體集成電路裝置中，調節器適於補償由於內部電源連線中的電壓下降而引起的、從第一電源觸點提供的內部電源電壓的電平下降。
例如，通過將調節器安排在必須布置精細電源連線並且由於電源電壓下降而很有可能發生電路問題擔憂的位置(產生顯著電壓下降的位置)，可以確信解決這樣的擔憂(嚴重問題)。
在根據本發明的半導體集成電路裝置中，根據從第一電源觸點提供的內部電源電壓的電平改變，改變從調節器輸出的內部電源電壓的電平。
根據半導體晶片的操作模式(例如，正常模式和低功耗模式)，當從第一電源觸點提供的內部電源電壓的電平改變時，相應地，也改變從調節器輸出的內部電源電壓的電平，從而使從外部提供的內部電源電壓和內部產生的內部電源電壓一直保持相同的電平。
在根據本發明的半導體集成電路裝置中，用於將外部電源電壓從第二電源觸點提供到調節器的連線獨立於用於將外部電源電壓提供到內部電路的其它連線。
由於調節器降低外部電源電壓以產生內部電源電壓，所以向調節器提供的外部電源電壓的電平必須保持儘可能地準確。因此，與用於在半導體晶片內傳遞外部電源電壓的其它連線相獨立地提供用於向調節器提供外部電源電壓的連線。也就是說，用於在半導體晶片內傳遞外部電源電壓的其它連線的電壓電平在內部電路的操作的影響下發生改變，其中向該內容電路提供了電源電壓。為了避免這一點，分離用於調節器的電壓供應連線，由此使得不易受到內部電路操作的影響，並且還使得有可能採用獨特的連線布局。
在根據本發明的半導體集成電路裝置中，第一電源觸點連接到穩定電容器，其中穩定電容器用於穩定從調節器輸出的內部電源電壓。
在該配置中，可以穩定從調節器輸出的內部電源電壓。
在根據本發明的半導體集成電路裝置中，調節器包括基本電壓生成電路，用於生成至少一個基本電壓；以及參考電壓生成電路，用於生成確定來自調節器的輸出電壓的電平的參考電壓，該參考電壓生成電路採用從第一電源觸點提供的內部電源電壓作為第一參考電壓，並採用從基本電壓生成電路輸出的基本電壓作為第二參考電壓，而且該參考電壓生成電路選擇第一參考電壓或第二參考電壓以生成參考電壓。
調節器產生等於參考電壓(Vref)的電壓電平的穩定的內部電源電壓。在這種情況下，調節器採用這樣的系統，該系統選擇具有不同電平的多個電壓信號之一作為參考電壓生成電路。具有不同電平的多個電壓信號包括由基本電壓生成電路產生的多個電壓信號(第二參考電壓)、以及從第一電源觸點提供的內部電源電壓信號本身(第一參考電壓)。通過由參考電壓生成電路選擇多個電壓信號之一，可以容易地產生等於從第一電源觸點提供的內部電源電壓的參考電壓、或者產生各種參考電壓(具有低於外部電源電壓的電平的參考電壓)，這些各種參考電壓由在半導體晶片上形成的電源連線中的電壓下降或者半導體晶片的操作模式所確定。基於這樣產生的參考電壓，可以產生具有等於參考電壓的電平的內部電源電壓。調節器布置在晶片內產生內部電源電壓的顯著電壓下降的位置，以便可以解決由於內部電源電壓的電平降低而引起的問題。即使當內部電源電壓的電平必須根據調節器所布置的位置來精細調整時，通過不同地調整調節器中的參考電壓，也可以根據情況輸出最佳內部電源電壓。在本發明中採用的調節器只須補充來自內部電源觸點的電能供應，並且無需具有如此高的電流性能，因此它在結構上是簡單的，並且可以容易地布置在半導體晶片上。
在根據本發明的半導體集成電路裝置中，採用模擬開關來選擇第一參考電壓或第二參考電壓。
也就是，為了選擇具有不同參考電壓的多個參考電壓之一，採用了模擬開關。模擬開關失真(電壓電平波動)很小，並且結構簡單，從而允許在抑制晶片面積增大的同時生成參考電壓。
此外，在根據本發明的半導體集成電路裝置中，基本電壓生成電路生成具有不同電平的多個基本電壓。
因此，可以容易地生成由各種標準或者半導體晶片的操作模式確定的各種參考電壓(具有低於外部電源電壓的電平的參考電壓)。
在根據本發明的半導體集成電路裝置中，與內部電源連線或者用於將外部電源電壓提供給調節器的外部電源連線平行地布置用於將從第一電源電壓提供的內部電源電壓作為第一參考電壓提供給調節器的連線。
根據該配置，通過在調節器的附近平行布置的電源連線的屏蔽效應，保護作為第一參考電壓從第一電源觸點提供給調節器的內部電源電壓以防噪聲，並且使得其不易受到由於噪聲而導致的波動的影響。
此外，在根據本發明的半導體集成電路裝置中，基於根據內部電路的操作模式而從併入在內部電路中的控制電路輸出的控制信號，控制調節器。
根據該配置，根據內部電路的操作模式，可以控制從調節器輸出的內部電源電壓的電平。
在根據本發明的半導體集成電路裝置中，由從控制電路提供的控制信號來控制內部電路的操作時鐘頻率。
根據該配置，可以根據內部電路的操作模式來控制內部電路中的操作時鐘頻率。
在根據本發明的電子部件安裝板中，安裝了根據本發明的半導體電路裝置、用於將內部電源電壓提供給第一電源觸點的內部電源、以及用於將外部電源電壓提供給第二電源觸點的外部電源。
傳統地，在安裝半導體晶片的電子部件安裝板(稱作安裝板或系統板)上，僅僅安裝了外部電源。另一方面，在本發明中，在同一安裝板上安裝外部電源和內部電源二者。因此，可以從半導體晶片的外部提供內部電源電壓。
此外，在根據本發明的電子部件安裝板中，根據從內部電源提供給集成電路裝置中的內部電路的內部電源電壓的電平改變，自動地改變由半導體集成電路裝置中的調節器提供給內部電路的內部電源電壓的電平。
在本發明中，既從半導體晶片的外部又從其內部提供內部電源電壓，這兩個電壓電平必須一直相互一致。為此，根據從晶片外部提供的電壓電平，改變在晶片內部產生的電壓電平。
此外，根據本發明的半導體集成電路裝置的布局設計方法包括以下步驟排列外部電源電壓觸點和內部電源電壓觸點；布置分別電連接到外部電源電壓觸點和內部電源電壓觸點的外部電源連線和內部電源連線；以及在具有內部電源連線中的電壓下降的問題的位置處安排調節器，其用於降低通過外部電源電壓觸點和外部電源電壓連線提供的外部電源電壓以產生內部電源電壓，並且將調節器的輸出端連接到內部電源連線。
通過既從晶片的外部又從其內部提供內部電源電壓，解決了由於電壓下降而引起的內部電源電壓的電平降低的問題。
在根據本發明的半導體集成電路裝置的布局設計方法中，內部電源連線分成多條獨立連線，其中為每條獨立連線提供了調節器。
在單個半導體晶片內，內部電源電壓連線分成多條獨立連線，其中為每條獨立連線提供調節器。由於劃分了電源電壓連線，所以可以為每條連線採用具有不同電壓電平的電源電壓。此外，由於縮短了每條連線的長度以降低電壓下降程度，且另外由於調節器的提供而抑制了電壓下降，所以可以容易地解決電源電壓的電平降低的問題。因此，可以在大規模系統LSI或者大規模存儲器LSI中提供穩定的多個電源。
如上所述，根據本發明，可以抑制半導體晶片中的內部電源電壓的電壓下降，從而實現具有高性能的半導體集成電路。
在根據本發明的併入調節器的半導體集成電路裝置中，從內部電源觸點提供主要內部電源電壓。因此，調節器僅僅需要提供抑制內部電源電壓的下降所需的電流供應性能。通常，可以減小佔據調節器面積的較大部分的輸出電晶體面積，以便不發生晶片面積的顯著增大。
此外，通過在半導體晶片內併入調節器，可以獲得顯著減小從內部電源觸點到內部電路的電阻的效果，以便可以減小來自內部電源觸點的電源連線的寬度。因此，可以增大用於信號連線的連線區域，從而提高連線效率。
此外，通過提供控制來自調節器的輸出電壓的功能，可以根據內部電源電壓的改變來調整來自調節器的輸出電壓。還通過採用能夠處理動態電壓控制的配置，可以實現半導體晶片的低功耗。
如上所述，通過將調節器併入在半導體晶片內，並且從半導體晶片的外部和內部同時提供電源，可以有效地使用內部區域。另外，可以抑制提供給內部電路的電源電壓的下降，從而避免電源電壓的下降所伴隨的嚴重問題。
此外，通過根據操作模式來控制功率供應和來自調節器的輸出電壓，可以實現半導體晶片的低功耗。此外，在本發明中採用的調節器僅僅需要補充來自內部電源觸點的電源供應，並且無需具有如此高的電流供應性能，以致它的結構簡單，並且可以容易地布置在半導體晶片上。此外，作為用於生成參考電壓的系統，採用了通過模擬開關來選擇各種電壓之一的系統，以便可以簡化電路配置。
此外，用於在半導體晶片內傳遞外部電源電壓的連線的電壓電平在被提供了電源電壓的內部電路的操作的影響下發生改變。為了避免這一點，分離用於調節器的電壓供應連線與相關連線是有效的，由此抑制了提供給調節器的內部電源電壓的變化，並且還使得有可能採用獨特的連線布局。
此外，在單個半導體晶片內，內部電源電壓連線分成多條獨立連線，其中為每條獨立連線提供至少一個調節器。因此，對於每個連線，可以採用具有不同電壓電平的電源電壓(在半導體晶片中使用多個電源的實現)。此外，在該配置的情況下，除了多個電源的優點之外，還可以獲得下面的優點。也就是，由於縮短每個連線的連線長度以減小電壓下降程度，以及另外由於調節器的提供而抑制了電壓下降，因此可以容易地解決電源電壓的電平降低的問題。因此，可以在大規模系統SLI或大規模存儲器LSI中提供穩定的多個電源。
本發明可以有效地解決在大規模半導體集成電路裝置中，由於連線中的電壓下降而引起內部電源電壓的電平降低的問題，同時還考慮到了空閒空間的有效使用和電路的低功耗。
圖1是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的示例的半導體晶片的平面圖。
圖2是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的另一示例的半導體晶片的平面圖。
圖3是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的另一示例的半導體晶片的平面圖。
圖4是示出根據本發明的半導體集成電路裝置的電路配置的方框圖。
圖5是示出圖4所示的調節器的內部配置示例的電路圖。
圖6是示出圖5所示的參考電壓生成電路的內部配置示例的電路圖(使用模擬開關的示範性電路配置)。
具體實施例方式
現在參考附圖，將說明本發明的各個實施例。
首先，將說明調節器排列和電源連線布局的三個實施例。隨後，將說明調節器電路。最後，將說明根據本發明的使用併入調節器的半導體集成電路的系統配置。
(實施例1)圖1是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的示例的半導體晶片的平面圖。
從圖1可以看出，半導體晶片1具有外部電源觸點10，用於提供外部電源電壓，以保持與外部的兼容性；以及內部電源觸點20，用於提供內部電源電壓。除了外部電源觸點10和內部電源觸點20之外的其它觸點是用於半導體晶片內的半導體電路裝置的輸入/輸出信號的觸點。
通過外部電源觸點10將從半導體晶片1的外部提供的外部電源電壓提供給輸入/輸出電路(圖1中未示出)和調節器110，其中輸入/輸出電路連接到排列在半導體晶片1的外圍的外部電源連線11，且調節器110排列在半導體晶片的中央。
同樣地，通過內部電源觸點20將從半導體晶片1的外部提供的內部電源電壓提供給每個電路元件，這些電路元件連接到以網狀形成並且集成在半導體晶片20上的內部電源連線21a、21b。
調節器110連接到外部電源連線11(垂直切割其中央的連線部分)，並且由從外部電源觸點10提供的外部電源電壓進行操作。調節器產生其電位近似等於從內部電源觸點20提供的內部電源電壓的電壓，並且將這樣產生的電壓作為內部電源電壓提供給內部電源連線21a、21b。
近年來，在大規模集成電路中，從僅僅使用併入的調節器的半導體晶片所需的電功率和面積的觀點來看，難以實現電能供應。另一方面，在僅僅使用電源連線而不併入調節器來進行電能供應的半導體晶片中，由於電源連線電阻而引起的、晶片內的內部電源電壓的下降是顯著的。在很多情況下，這使得難以實現性能。
也就是，在本發明的第一實施例中，既從使用外部電源電壓作為電源的調節器110、又從內部電源觸點20提供內部電源電壓。通過主要從內部電源觸點20提供電能，並且還從調節器110提供電能，抑制了內部電源電壓的電壓下降，從而實現具有較高性能的半導體集成電路裝置。
具體地說，與由引線接合所代表類型的封裝相結合，電源觸點排列在半導體晶片的外圍區域，其中形成了輸入/輸出電路以保持與外部的兼容性。在使用內部電源電壓作為電源的內部電路中，在遠離於其中排列了內部電源觸點20的半導體晶片外圍區域的位置，由於內部電源連線21a、21b的電阻而使內部電源電壓的下降增大。結果，通常，電壓下降在半導體晶片1的中央部分最大。
因此，從抑制內部電源電壓的下降，即LSI中的性能惡化的觀點來看，將調節器110定位在半導體晶片內，即形成輸入/輸出電路以保持與外部的兼容性並且由其布局寬度確定的區域內、以及在不與該區域接觸的位置(具有由於電壓下降而引起的電壓降低問題的位置)處，以便提供內部電源電壓是有效的。
在半導體晶片內提供調節器具有這樣的效果，即顯著減小了從內部電源觸點到內部電路的內部電源連線的電阻，從而可以減小來自電源觸點的內部電源連線的寬度。這樣，可以增大用於信號連線的連線區域，從而提高連線效率。
通過外部基本電源連線41從外部基本電源觸點40向調節器110提供用於確定來自調節器的輸出的基本電位之一。外部基本電源連線41與被提供有來自內部電源觸點20的內部電源電壓的內部電源連線21a、21b，或者與用於向調節器110提供外部電源電壓的外部電源連線11幾乎平行地布置。這樣，抑制了基本電位的變化，以便調節器可以產生更穩定的電壓。
(實施例2)圖2是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的另一示例的半導體晶片的平面圖。在圖2中，相同的標號引用圖1中的相同部件(這適用於圖3以及下列等)。
本實施例的特徵在於，與用於在半導體晶片內傳遞外部電源電壓的其它外部電源連線11相獨立地，提供用於向調節器110提供外部電源電壓的外部電源連線31，從而穩定提供給調節器110的外部電源電壓。
從圖2可以看出，半導體晶片1具有外部電源觸點10，用於提供外部電源電壓以保持與外部的兼容性；專用於調節器的外部電源觸點30；以及內部電源觸點20，用於提供內部電源電壓。除了外部電源觸點10、30和內部電源觸點20之外的其它觸點是用於半導體晶片內的半導體電路裝置的輸入/輸出信號的觸點。
通過外部電源觸點10和外部電源連線11將從半導體晶片1的外部提供的外部電源電壓提供給排列在半導體晶片1的外圍的輸入/輸出電路(圖1中未示出)。
此外，通過專用於調節器的外部電源觸點30和專用於調節器的外部電源連線31，將從半導體晶片1的外部提供的、專用於調節器的外部電源電壓提供給排列在半導體晶片1的中央的調節器110。
同樣地，通過內部電源觸點20將從半導體晶片1的外部提供的內部電源電壓提供給每個電路元件，這些電路元件連接到以網狀形成並且集成在半導體晶片20上的內部電源連線21a、21b。
調節器110連接到專用於該調節器的外部電源連線31。使用從專用於調節器的外部電源觸點30提供的外部電源電壓作為電源，調節器110產生其電位近似等於從內部電源觸點20提供的內部電源電壓的電壓，並且將這樣產生的電壓作為內部電源電壓提供給內部電源連線21a、21b。
通過外部基本電源連線41從外部基本電源觸點40向調節器110提供用於確定來自調節器的輸出的基本電位之一。
外部基本電源連線41與內部電源連線21a、21b、或者與用於向調節器110提供外部電源電壓的外部電源連線11幾乎平行地布置。
在本發明的第二實施例中，通過專用於調節器的獨立電源觸點30和專用於調節器的外部電源連線31將外部電源電壓提供給調節器110，以便可以提供具有較少噪聲的電源電壓。
由於調節器可以產生具有較少噪聲的電壓，因此可以高準確度抑制內部電源電壓的電壓下降和波動，從而實現具有高性能的半導體集成電路。
(實施例3)圖3是示出根據本發明的半導體集成電路裝置中的調節器的排列和電源連線的布局的另一示例的半導體晶片的平面圖。
圖3所示的半導體集成電路裝置的特徵在於，內部電源電壓連線被分成多條電氣獨立的連線，其中為每條獨立連線提供至少一個調節器，由此處理多個電源。
從圖3可以看出，處理多個電源的半導體晶片1具有外部電源觸點10，用於提供外部電源電壓以保持與外部的兼容性；專用於調節器的外部電源觸點30a、30b、30c、以及內部電源觸點20a到20d，用於提供內部電源電壓，其中它們分別連接到外部電源連線11和內部電源連線22a到22d。
為了保持與外部的兼容性，通過外部電源觸點10和外部電源連線11將從半導體晶片1的外部提供的外部電源電壓提供給排列在半導體晶片1的外圍的輸入/輸出電路(圖1中未示出)。
同樣地，通過內部電源觸點20a到20d和內部電源連線22a到22d將從半導體晶片1的外部提供的內部電源電壓提供給集成在半導體晶片1上的、屬於相應內部電源電壓區域的電路。
通過外部電源連線31a、31b從專用於調節器的外部電源觸點30a到30c向調節器110a到110c提供外部電源電壓。調節器110a到110c降低外部電源電壓，以產生其電壓電平等於從外部提供的內部電源電壓的電壓，並且將這樣產生的電壓作為內部電源電壓提供給內部電源連線22a到22c。
在僅僅通過電源連線而沒有併入任何調節器向處理多個電源的半導體晶片1提供電能時，在正常操作中，由於內部電源連線的電阻，在遠離內部電源觸點(電源點)的位置處，內部電源電壓的下降更為顯著。
因此，電壓電平通常低於直接提供給內部電源觸點20a、20b、20c的電壓。
簡而言之，在本發明的第三實施例中，通過在處理多個電源的半導體晶片1的每個電源區域內、將調節器排列在產生內部電源電壓的顯著電壓下降的區域內，可以抑制電壓下降，藉此實現具有較高性能的半導體集成電路。
此外，本發明的布局配置具有允許處理多個電源的效果，並且還具有這樣的效果，即，甚至在使用單個電源電壓時，通過限制電源連線的長度，也可以抑制電壓下降程度的增大。
(實施例4)在本實施例中，將說明根據本發明的半導體集成電路裝置的具體電路配置的示例。圖4是示出根據本發明的半導體集成電路裝置的電路配置的框圖。在圖4中，相同的標號引用前面附圖中的相同部件。
從圖4可以看出，半導體晶片1被安裝在電子部件安裝板(也被稱作系統板)上。在半導體晶片1的附近，提供了內部電源裝置100和外部電源裝置102。
半導體晶片1包括圖1到3所示的調節器110、PLL電路116、內部電路120(併入控制電路122)、輸入/輸出電路130以及電源觸點10到40。
控制電路122產生內部電源電壓以及用於控制時鐘頻率的時鐘信號。
圖4的電路配置的特徵在於，內部電源連線L(對應於圖1中的標號21a、21b)電連接到內部電源裝置100和調節器110二者，因此既從半導體晶片1的外部又從其內部提供內部電源電壓，並且將其提供給內部電路120。
控制電路122將控制信號VP提供給內部電源裝置100，以調節內部電源電壓的電平。
該控制信號VP控制PLL電路116，以便調節提供給內部電路120的時鐘的頻率。
此外，控制信號VP調節從調節器110生成的內部電源電壓的電壓電平。
實際上，為了執行某一處理，預先確定必要的處理性能。相對應地，僅需給出時鐘頻率和以該時鐘頻率操作的電源電壓。以這種方式，通過使用相同的控制信號VP來控制頻率和調節器，可以容易地控制頻率和電壓，藉此減小了半導體晶片1內的控制信號的連線面積。
根據該配置，可以同時控制內部電源電壓和時鐘頻率。這向系統提供了較高的功率效率、高性能、和低功耗。
圖5是示出圖4所示的調節器的內部配置示例的電路圖。
從圖5可以看出，調節器110包括基本電壓生成電路111、參考電壓生成電路112、以及運算放大器(微分放大器電路)113、PMOS電晶體113、以及電位計115。
向運算放大器113的反相端提供參考電壓Vref，而向其非反相端提供電位計(可變電阻器)115(用作內部電源電壓Vint，其是來自調節器的輸出)的分壓。由於運算放大器113的反相端和非反相端虛接地，因此Vint穩定為Vint＝Vref。PMOS電晶體114位於運算放大器113的輸出端和電位計115之間。由於在PMOS電晶體114的柵極和漏極之間反相電壓電平，因此通過使用運算放大器113的增益的負反饋控制而穩定用作Vint的輸出電壓(內部電源電壓)。
基本電壓生成電路111可以生成具有不同電壓電平的多個基本電壓V1到Vn(電壓電平低於外部電源電壓Vext)。由來自控制電路122(圖4)的控制信號VP控制生成哪個基本電壓。將基本電壓V1到Vn作為第一參考電壓提供給參考電壓生成電路112。
此外，除了用作第一參考電壓的基本電壓(V1到Vn)之外，還將來自內部電源裝置100的內部電源電壓作為第二參考電壓Vx給予參考電壓生成電路112。參考電壓生成電路112根據控制信號VP選擇信號V1到Vn和Vx之一，並且產生所選擇的信號作為參考電壓Vref。使用如上所述、使用運算放大器的負反饋控制，產生等於參考電壓Vref的電壓值的電壓。將所產生的電壓作為內部電源電壓Vint提供給內部電源連線L(對應於標號21a(L1)、21b(L2))。
從調節器110輸出的內部電源電壓(Vint)的電壓電平必須根據電源連線中的電壓下降程度來進行精細調整。使用控制信號VP來執行該精細調整。
由於將來自內部電源裝置100的內部電源電壓作為第二參考電壓Vx給予參考電壓生成電路112，因此如果選擇電壓Vx作為參考電壓Vref，則可以容易地從調節器110輸出具有等於Vx的電壓值的內部電源電壓。因此，同樣當來自內部電源裝置100的輸出電壓根據內部電路120的操作模式而改變時，相應地，可以自動地改變(調整)來自調節器110的輸出電壓。因此，可以可選地調整半導體晶片1中的電源電壓，從而實現具有高性能和低功耗的半導體晶片。
在圖5的電路中，如果直接改變從位於半導體晶片1之外的內部電源裝置100提供的內部電源電壓(參考電壓Vx)的電位並且觀察從調節器110生成的內部電源電壓(Vint)的電平變化，可以容易地測試調節器110的操作性能。
如在圖5中的右下位置所示，穩定電容器C通過端子T連接到調節器110的輸出端，從調節器110中生成的內部電源電壓(Vint)的電平變化難以發生，從而允許穩定該電壓電平。
此外，從圖1到3中可以看出，如果用於向調節器110提供第二參考電壓Vx的基本電源連線(圖1中的標號41)與向其提供了來自內部電源觸點的內部電源電壓的內部電源連線，或者與用於向調節器提供外部電源電壓的外部電源連線幾乎平行地布置，則可以抑制由於噪聲而引起的Vx變化，藉此允許向調節器110精確地提供Vx。
圖6是示出圖5所示的參考電壓生成電路(標號115)的內部配置示例的電路圖。
從圖6可以看出，參考電壓生成電路112包括多個模擬開關，其包括互補MOS電晶體(M1和M2、M3和M4、Mm和Mn)以及反相器INV1到INV3。
任何一個模擬開關都由控制信號VP導通。因此，產生Vx和V1到Vn中的任一個作為參考電壓Vref。通過使用模擬開關，可以將具有較少失真的精確電壓提供給後繼級處的運算放大器113。此外，該電路的配置簡單，從而給出了可以抑制晶片面積增大的效果。
從到此為止作出的描述可以理解，根據本發明，可以抑制半導體晶片中的內部電源電壓的電壓下降，藉此實現具有高性能的半導體集成電路。
在根據本發明的併入調節器的半導體集成電路裝置中，從內部電源觸點提供主要內部電源電壓。因此，調節器僅僅需要提供抑制內部電源電壓的下降所需的電流供應性能。通常，可以減小佔據調節器面積中的較大部分的輸出電晶體面積，以便不發生晶片面積的顯著增大。
此外，通過在半導體晶片內併入調節器，可以獲得顯著減小從內部電源觸點到內部電路的電阻的效果，從而可以減小來自電源觸點的電源連線的寬度。因此，可以增大用於信號連線的連線區域，藉此提高連線效率。
此外，通過提供控制調節器的輸出電壓的功能，可以根據內部電源電壓的改變來調整調節器的輸出電壓。還通過採用能夠處理動態電壓控制的配置，可以實現半導體晶片的低功耗。
如上所述，通過在半導體晶片內併入調節器並且從半導體晶片的外部和內部二者同時供應功率，可以有效地使用內部區域。另外，可以抑制提供給內部電路的內部電源電壓的下降，從而避免電源電壓的下降所伴隨的嚴重問題。
此外，通過根據操作模式控制電源和調節器的輸出電壓，可以實現半導體晶片的低功耗。此外，在本發明中採用的調節器僅僅需要補充來自內部電源觸點的電源並且無需具有如此高的電流供應性能，因此它的結構簡單，並且可以容易地布置在半導體晶片上。此外，作為用於生成參考電壓的系統，採用了通過模擬開關來選擇各種電壓之一的系統，從而可以簡化電路配置。
此外，用於在半導體晶片內傳遞外部電源電壓的連線的電壓電平在向其提供了內部電源電壓的內部電路的操作的影響下發生改變。為了避免這一點，有效地是分離用於調節器的電壓供應連線與有關連線，從而抑制提供給調節器的內部電源電壓的改變，並且還使得有可能採用獨特的連線布局。
調節器排列在晶片內產生內部電源電壓的顯著電壓下降的位置。因此，增大了與外圍觸點的距離，並且還延長了到調節器的電源連線。由於連線電阻，這影響了來自調節器的輸出電壓。然而，通過不同地調整確定來自調節器的輸出電壓的、調節器中的參考電壓，可以根據情況輸出最佳輸出電壓。
此外，在單個半導體晶片內，內部電源電壓連線被分成多條獨立連線，其中為每條獨立連線提供至少一個調節器，從而縮短每條連線的連線長度以減小電壓下降程度。另外，可以給出由於提供了調節器而抑制電壓下降的效果。這樣，可以容易地解決電源電壓的電平降低的問題。因此，可以在大規模系統LSI或大規模存儲器LSI中執行穩定的電能供應。
本發明可以有效地解決在大規模半導體集成電路裝置中、由於連線中的電壓下降而引起的內部電源電壓的電平降低的問題，同時還考慮到了空閒空間的有效使用和電路的低功耗。
本發明產生了實現能夠有效地抑制電源電壓的下降的大規模半導體電路裝置的效果，因此有效地應用於諸如DRAM之類的存儲器LSI和諸如系統LSI之類的半導體集成電路裝置、其上安裝了半導體集成電路裝置的電子部件安裝板、以及用於半導體集成電路裝置的布局方法。
權利要求
1.一種半導體集成電路裝置，包括第一電源觸點，從外部提供內部電源電壓；第二電源觸點，從外部提供外部電源電壓；調節器，降低通過第二電源觸點提供的外部電源電壓，在與通過第一電源觸點提供的內部電源電壓的電平相同的電平處產生電壓，並且輸出這樣產生的電壓作為內部電源電壓；內部電路，由所述內部電源電壓操作；以及內部電源連線，電連接到第一電源觸點和調節器的輸出端，用於向內部電路提供通過第一電源觸點提供的內部電源電壓以及從調節器輸出的內部電源電壓。
2.根據權利要求1所述的半導體集成電路裝置，其中調節器適於補償由於內部連線中的電壓下降而引起的、從第一電源觸點提供的內部電源電壓的電平下降。
3.根據權利要求1所述的半導體集成電路裝置，其中根據從第一電源觸點提供的內部電源電壓的電平改變，改變從調節器輸出的內部電源電壓的電平。
4.根據權利要求1所述的半導體集成電路裝置，其中用於將外部電源電壓從第二電源觸點提供給調節器的連線獨立於用於將外部電源電壓提供給內部電路的其它連線。
5.根據權利要求1所述的半導體集成電路裝置，其中第一電源觸點連接到穩定電容器，該穩定電容器用於穩定從調節器輸出的內部電源電壓。
6.根據權利要求3所述的半導體集成電路裝置，其中調節器包括基本電壓生成電路，生成至少一個基本電壓；以及參考電壓生成電路，生成確定來自調節器的輸出電壓的電平的參考電壓；所述參考電壓生成電路採用從第一電源觸點提供的內部電源電壓作為第一參考電壓，並且採用從基本電壓生成電路輸出的基本電壓作為第二參考電壓；而且所述參考電壓生成電路選擇第一參考電壓或第二參考電壓以生成參考電壓。
7.根據權利要求6所述的半導體集成電路裝置，其中所述參考電壓生成電路包括用於選擇第一參考電壓或第二參考電壓的模擬開關。
8.根據權利要求6所述的半導體集成電路裝置，其中所述基本電壓生成電路生成具有不同電平的多個基本電壓。
9.根據權利要求6所述的半導體集成電路裝置，其中用於將從第一電源電壓提供的內部電源電壓作為第一參考電壓提供給調節器的連線與內部電源連線或者用於向調節器提供外部電源電壓的外部電源連線平行地布置。
10.根據權利要求3所述的半導體集成電路裝置，其中基於控制信號控制所述調節器，該控制信號根據內部電路的操作模式、從併入在內部電路中的控制電路輸出。
11.根據權利要求10所述的半導體集成電路裝置，其中由從控制電路提供的控制信號控制內部電路的操作時鐘頻率。
12.一種電子部件安裝板，在其上安裝了根據權利要求1所述的半導體集成電路裝置、以及用於向第一電源觸點提供內部電源電壓的內部電源、和用於將向第二電源觸點提供外部電源電壓的外部電源。
13.根據權利要求12所述的電子組件安裝板，其中根據從內部電源提供給集成電路裝置中的內部電路的內部電源電壓的電平改變，自動改變由半導體集成電路裝置中的調節器提供給內部電路的內部電源電壓的電平。
14.一種用於半導體集成電路裝置的布局設計方法，包括以下步驟排列外部電源電壓觸點和內部電源電壓觸點；布置分別電連接到外部電源電壓觸點和內部電源電壓觸點的外部電源連線和內部電源連線；以及在具有內部電源連線中的電壓下降的問題的位置處，排列調節器，用於降低通過外部電源電壓觸點和外部電源電壓連線提供的外部電源電壓，以產生內部電源電壓，並且將調節器的輸出端連接到內部電源連線。
15.根據權利要求14所述的用於半導體集成電路裝置的布局設計方法，其中內部電源連線分成多條獨立連線，且為每條獨立連線提供調節器。
全文摘要
採用了一種電路配置，其從半導體晶片1的外部和內部都提供內部電源電壓。通過內部電源觸點20提供來自外部的內部電源電壓，而通過調節器110提供來自內部的內部電源電壓。調節器110排列在由於內部電源連線21a中的電壓下降而產生顯著電平降低的區域內，藉此補充來自內部電源觸點20的內部電源電壓的短缺。
文檔編號H01L21/82GK1881584SQ200610092679
公開日2006年12月20日 申請日期2006年6月13日 優先權日2005年6月13日
發明者青木直明 申請人:松下電器產業株式會社