異步規程分析裝置的製作方法

2023-06-20 08:52:06 2

專利名稱：異步規程分析裝置的製作方法
技術領域：
本實用新型是一種異步規程分析裝置，特別是，涉及一種能在線仿真，並能將通信雙方的實質內容列印出來以便對通信規程作進一步分析的裝置。
各種電子設備在相互交換數據的過程中，必須有一個共同遵守的規則。這就是通信規程，它包括硬體與軟體兩方面。硬體如接口電平、波特率、停止位等等。軟體則主要是相互約定的內容，及嚴格的時序等。為了驗證雙方是否按規程進行通信，或者有某種需要必須截取未知的雙方通信內容。就需要有一個設備來記錄通信雙方的內容；以及在調試數據通訊程序時，也需要有一裝置模仿接收端或發送端，以檢驗程序的正確性，即仿真功能。
目前，現有的規程分析裝置，如臺灣產的HCT-2000規程測試儀，不具備列印功能，僅能將通信過程的內容顯示於屏幕上，這不利於數據量大的信息的分析，給用戶帶來許多麻煩。同時，上述設備最大的缺點是其仿真功能必須離線執行，在使用上造成諸多不便。又其接口電平單一，也限制了其適用範圍。
本實用新型的目的是提供一種能在線仿真，兼有多種接口電平，使用方便的異步規程分析裝置。在完成監收信息的同時，不改變任何接線就能夠完成仿真甲方，或者乙方發送數據；當用戶需要對通信規程或通信內容作進一步分析時，可將其內容拷貝下來。
為實現本實用新型的上述目的的技術方案是本異步規程分析裝置，包括微處理器、解碼電路、存儲器、時鐘電路、串行通信晶片以及面板電路，上述微處理器的地址總線和控制總線與上述解碼電路輸入端聯接；上述解碼電路的信號輸出端與地址線、數據總線與存儲器、面板電路、時鐘電路及串行通信晶片聯接；晶振器與時鐘電路聯接，上述時鐘電路的時鐘信號輸出端與上述串行通信晶片聯接；以及上述串行通信晶片的輸出端與接口電路聯接。
本裝置可以在線進行仿真，在完成監收信息的同時，不改變任何接線就能夠完成仿真雙方發送數據。當用戶需要對通信規程或通信內容進一步分析，可以通過本裝置將其需部分列印下來。為適應多方面的需要，本裝置數據線接口電平不僅有RS-232，還有RS-422(485)、光隔離及TTL電平等多種接口，使適用範圍寬闊。


圖1是本實用新型的電路原理框圖；圖2是數據接口電路圖；圖3是控制接口電路圖；圖4是面板電路圖。
下面，結合各附圖，詳細說明本異步規程分析裝置。
由圖1可見，本實用新型的異步規程分析裝置包括微處理器(CPU)單元1、解碼電路2、隨機存取存儲器(RAM)單元3、可擦可編程唯讀存儲器(EPROM)單元4、晶振電路5、時鐘電路6、串行通信單元8以及相應的顯示、鍵盤、列印接口等的面板電路單元7。為實現在線仿真，本裝置設有接口電路。另為適應多種電平，設有電平轉換接口電路單元9。下面結合電路原理圖逐一加以說明圖1是異步規程分析裝置的電路原理框圖，表明以8位或16位微處理器(CPU)單元1為核心組成的系統。CPU有三組接口總線，分別稱作地址總線A0-A15共16位；雙向數據總線D0-D7共8位；和控制總線C1-Cn。其數量和特性隨CPU型號的不同而略有差異。系統經解碼電路2，選通後的信號與地址線、數據線一起完成對存儲器單元3、4和外設單元，即顯示、鍵盤、列印接口等的面板電路單元7的正確操作。所有存儲器單元3、4和外設單元都需聯接數據線D0-D7，而選擇控制線Cx則各有不同，還有，連接微處理器(CPU)單元1、時鐘電路6與串行通信單元8的中斷線INT。圖1中的微處理器(CPU)單元1可以是一般的，如Z80A、8096等。隨機存取存儲器(RAM)單元3，如HM62256。可擦可編程唯讀存儲器(EPROM)單元4都為通用集成電路晶片，如27128、27256。晶振電路5，如石英晶振與反相器的組合。解碼電路2，如74LS138、74LS139。時鐘電路6可以用Z80-CTC也可以用其它定時器，如8253晶片。圖中的面板電路7，它包括顯示、鍵盤、列印(PC)等模塊，具體電路結構容後再述。串行通信單元8的晶片，如Z80-SIO或其它串行通信晶片，如8251。接口電路9輸出的信號與外線連接。圖1中除串行通信單元8及其接口電路9外，其餘都是通用電路，這裡不複述了。
下面著重說明串行通信單元8，以Z80-SIO晶片為例。該晶片包括兩路可編程多功能串、並轉換電路。在微處理器(CPU)單元1的程序控制下，可以各自獨立工作即完成數據的發送、接收及對數據機的控制或狀態讀取。這裡，在圖1中的接口電路9上、下虛線框為終端(T)和數據機或其他數據終端(M、Ti)。本裝置的RS-232異步串行通信的標準接口信號共8個。其名稱，意義和信息流向如下表所示信號名稱意義信息流向終端(T)數據機(M)TXD發送數據 →RXD接收數據 ←DTR終端準備好→RTS請求發送 →DCD數據載波正常 ←CTS允許發送 ←DSR數傳設備正常 ←RI 振鈴輸入 ←本裝置的作用，就是對上述信號的變動及時序關係，進行監聽並如實記錄下來，送到顯示屏或其它設備進行觀察分析。
上述接口電路9由數據接口電路和控制接口電路兩部分構成。圖2為數據接口電路圖；圖3為控制接口電路圖。數據接口電路是一種多電平接口及在線仿真的電路，它由第一電平轉換裝置11、監聽仿真裝置12與第二電平轉換裝置13依次連接而構成。上述第一電平轉換電路11與第二電平轉換電路13至少具有對應的光電隔離、TTL、RS-232及RS-422中的一種。第一電平轉換裝置11上半部也可以同時具有RS-422、TTL、光電隔離及RS-232等輸入電平轉換器。RS-422數據的電平轉換電路是電平轉換晶片U11-1，例如，SN75175；TTL電平數據的電平轉換電路是反相器U11-2，如74L04；光電隔離數據的電平轉換電路是光電隔離器U11-3，如4N25和電阻R3加+5V；以及RS-232信號的電平轉換電路是電平轉換晶片U11-4，如MC1489。
上述監聽仿真裝置12具有四輸入端的與非門(U12-3、U12-7)的輸出端接到反相器(U12-4、U12-6)的輸入端，反相器輸出端接到串行通信單元8的通道接口(RXDB、RXDA)，上述四輸入端的與非門(U12-3、U12-7)與開關電路輸出端分別接到與非門(U12-1、U12-8)的兩輸入端，與非門(U12-1、U12-8)的輸出端與通道接口(TXDA、TXDB)分別連接與門(U12-2、U12-5)，其輸出端輸出信號。
具體說，上述監聽仿真裝置12上半部具有二輸入端的與非門U12-1、與門U12-2，四輸入端的與非門U12-3及反相器U12-4。各自經過上述第一電平轉換裝置11的電平轉換後的數據輸出到監收仿真裝置12的四輸入端的與非門U12-3(U12-7)，其輸出端接到反相器U12-4(U12-6)進入本裝置串行通信單元8的B(或A)通道接收口RXDB(或RXDA)，同時當K1斷開時，即輸入高電平DD，數據經U12-1、U12-2，再次經過第二電平轉換裝置13接到外線路上，送往對方，從而完成監聽功能。當開關K1閉合，數據信號只能經U12-4進入RXDB。則TXDA(或TXDB)向外線路發送數據，從而代替了原來的發送方，這即仿真功能。
第二電平轉換裝置13上半部具有RS-422、TTL、光電隔離及RS--232等輸出電平轉換器。從上述監聽仿真裝置12的與門U12-2來的數據信號分別經由電平轉換晶片U13-1，例如SN75174發送RS-422數據、經由開路反相器U13-2，如74LS06及旁路通過R1電阻加+5V，發送TTL和光電隔離數據以及通過電平轉換晶片U13-3，如MC1488而發送RS-232數據。
上述第一電平轉換裝置11、監聽仿真裝置12與第二電平轉換裝置13的下半部，在電路上實際是上半部的反對稱配置的電路結構。因此，其中U13-7與U11-1、U13-6與U11-2、U13-5與U11-3、U13-4與U11-4；U11-5與U13-3、U11-6與U13-2、U11-7與U13-1；並且U12-7與U12-3、U12-6與U12-4、U12-8與U12-1及U12-5與U12-2相同，不再重複說明其構成。
圖3為控制接口電路圖。控制信號電路，如圖3a所示，分別由電平轉換晶片(UA1～UA6)、正或門(UB1～UB6)及電平轉換晶片(UC1～UC6)三種晶片分別依次連接而構成。控制信號分為六路信號T-DTR經由UA1、UB1及UC1輸出到M-DTR；信號T-RTS經由UA2、UB2及UC2輸出到M-RTS；信號M-DCD經由UC3、UB3及UA3輸出到T-DCD；信號M-CTS經由UC4、UB4及UA4輸出到T-CTS；信號M-DSR經由UC5、UB5及UA5輸出到T-DSR；以及信號M-RI經由UC6、UB6及UA6輸出到T-RI。現舉其中一路信號為例進行說明來自終端的T-DTR信號(終端準備好)經電平轉換晶片UA1電平轉換後，進入本裝置的串行通信單元口的B通道(DCDB)，同時到正或門UB1，該門的另一輸入信號為開關K1的反相信號GD，當K1斷開時，此信號通過電平轉換晶片UC1到數據機M-DTR。當K1閉合時T-DTR只進入DCDB，不到UC1。此時由本裝置代發DTRA到數據機。其它信號同此不重複說明了，而其中UA1～UA6、UB1～UB6及UC1～UC6分別為電平轉換芯(MC1489、1488)、正或門(74LS32)及電平轉換晶片(MC1488、1489)。
圖3b中的狀態轉換電路由開關K1、電阻和反相器UD1構成，開關K1一端接地，另一端與電阻的一端及反相器的輸入端連接，以及電阻的另一端接電源。這裡，開關K1斷開為監聽狀態，輸出高電平DD，而閉合為仿真狀態經由反相器UD1輸出高電平GD，所有的數據控制信號均受控於它。
圖1中的面板電路7，具體電路結構如圖4所示，它包括液晶顯示器72、鍵盤71、印表機(PC)73等模塊。由一般的解碼、緩衝等電路組成。上述面板電路7具有緩衝器U70，其輸出端分別接到各寄存器，而控制信號及地址線接到解碼器U71，解碼器U71的各輸出端接到列印驅動器U76、液晶顯示器的控制寄存器U74及數據寄存器U75、存儲器U78的地址寄存器U77、及鍵盤數據接收器U72。更具體說，由主板微處理器(CPU)單元1來的數據信號D0～D7經由緩衝器U70(74LS245)，構成本電路的內部數據總線供各寄存器使用，而控制信號及部分地址線以MX為代表經由解碼器U71(74LS155)解碼後，分別選通列印驅動器U76(74LS244)的輸出進行列印輸出；選通液晶顯示器的控制寄存器U74(74LS273)及數據寄存器U75(74LS374)輸出顯示；選通存儲器U78(HM62256)的地址寄存器U77(74LS374)及選通鍵盤數據接收器U72(74LS244)。上述列印驅動器U76與存儲器U78的地址寄存器U77的輸出端，再分別接到印表機73、液晶顯示器72，而鍵盤接收器U72的輸入端接鍵盤71，從而進行各外設與微處理器(CPU)單元1的數據交換。
本裝置設有在線仿真電路，可以在完成監收信息的同時，不改變任何接線就能夠完成仿真雙方發送數據。當用戶需要對通信規程或通信內容進一步分析，就必須將其內容如實拷貝下來，這時可以通過本裝置的列印接口聯接pc兼容印表機，很方便的將其需要的部分或全部列印下來。亦可以通過PC機接口在PC機的屏幕上顯示監收到的內容，及通過PC機的印表機，列印結果。該PC機接口是雙向的，既可以通過它輸出監收到的內容，也可以通過它，由PC機下命令來操作本裝置。如當仿真發送數據時，若數據量較大，由本裝置小鍵盤置入較麻煩，就可以通過PC機的命令輸入數據，使用靈活。為適應多方面的需要，本裝置數據線接口電平不僅有RS-232，還有RS-422(485)、光隔離及TTL電平等多種接口，使適用範圍更加擴大。
權利要求1.一種異步規程分析裝置，包括微處理器單元、解碼電路、存儲器、時鐘電路、串行通信單元以及面板電路，其特徵是上述微處理器單元1的地址總線和控制總線與上述解碼電路2輸入端聯接；上述解碼電路2的信號輸出端與地址線、數據總線與隨機存取存儲器單元3、唯讀存儲器單元4、面板電路7、時鐘電路6及串行通信單元8聯接；晶振器5與時鐘電路6聯接，上述時鐘電路6的時鐘信號輸出端與上述串行通信單元8聯接；以及上述串行通信單元8的輸出端與接口電路9聯接。
2.根據權利要求1所述的規程分析裝置，其特徵是，上述的接口電路9是由數據接口電路和控制接口電路構成。
3.根據權利要求2所述的規程分析裝置，其特徵是，上述數據接口電路由第一電平轉換電路11、監聽仿真電路12及第二電平轉換電路13依次連接而構成。
4.根據權利要求3所述的規程分析裝置，其特徵是，上述第一電平轉換電路11與第二電平轉換電路13至少具有對應的光電隔離、TTL、RS-232及RS422中的一種。
5.根據權利要求4所述的規程分析裝置，其特徵是，上述RS-422數據的電平轉換電路是電平轉換晶片U11-1；TTL電平數據的電平轉換電路是開路反相器U11-2；光電隔離數據的電平轉換電路是光電隔離器U11-3，其數據輸出端通過電阻R3加+5V，以及RS-232信號的電平轉換電路是電平轉換晶片U11-4。
6.根據權利要求3所述的規程分析裝置，其特徵是，上述監聽仿真裝置12具有四輸入端的與非門(U12-3、U12-7)的輸出端接到反相器(U12-4、U12-6)的輸入端，反相器輸出端接到串行通信單元8的通道接口(RXDB、RXDA)，上述四輸入端的與非門(U12-3、U12-7)輸出端與開關電路輸出端分別接到與非門(U12-1、U12-8)的兩輸入端，與非門(U12-1、U12-8)的輸出端與通道接口(TXDA、TXDB)分別連接與門(U12-2、U12-5)，其輸出端輸出信號。
7.根據權利要求2所述的規程分析裝置，其特徵是，上述控制接口電路具有控制信號電路和狀態轉換電路。
8.根據權利要求7所述的規程分析裝置，其特徵是，上述控制信號電路由分別電平轉換晶片(UA1～UA6)、正或門(UB1～UB6)及電平轉換晶片(UC1～UC6)三種晶片分別依次連接而構成。
9.根據權利要求7所述的規程分析裝置，其特徵是，狀態轉換電路由開關K1電阻和反相器UD1構成，開關K1一端接地，另一端與電阻的一端輸出及反相器的輸入端連接，以及電阻的另一端接電源。
10.根據權利要求1、2或7所述的規程分析裝置，其特徵是，上述面板電路7具有與微處理器單元1來的數據信號D0～D7連接的緩衝器U70，其輸出端分別接到各寄存器；而控制信號及地址線接到解碼器U71，解碼器U71的各輸出端接到列印驅動器U76、液晶顯示器的控制寄存器U74及數據寄存器U75、存儲器U78的地址寄存器U77、及鍵盤數據接收器U72；以及上述列印驅動器U76與存儲器U78的地址寄存器U77的輸出端，再分別接到印表機73、液晶顯示器72，而鍵盤數據接收器U72的輸入端接鍵盤71。
專利摘要本實用新型的異步規程分析裝置，包括微處理器、解碼電路、存儲器、時鐘電路、串行通信晶片以及面板電路，其特徵是微處理器1的地址總線和控制總線與上述解碼電路2輸入端聯接；上述解碼電路2的信號輸出端與地址線、數據總線與存儲器3、4、面板電路7、時鐘電路6及串行通信晶片8聯接；晶振器5與時鐘電路6聯接，上述時鐘電路6的時鐘信號輸出端與上述串行通信晶片8聯接；以及上述串行通信晶片8的輸出端與接口電路9聯接。在完成監收信息的同時，不改變任何接線就能夠完成仿真發送數據；當用戶需要對通信規程或通信內容作進一步分析時，可將其內容複製下來。另外，還可適應多種通信接口電平的需求。
文檔編號H04B17/00GK2271223SQ9624420
公開日1997年12月24日 申請日期1996年11月18日 優先權日1996年11月18日
發明者徐才傑, 許霞卿 申請人:中國科學院計算技術研究所