高頻接收裝置的製作方法
2023-06-21 02:22:36
專利名稱：高頻接收裝置的製作方法
技術領域：
本發明涉及集成電路化的、且採用頻率變換接收數位電視廣播等輸入的高頻信號的高頻接收裝置。
背景技術：
在前述電視廣播的接收裝置等中，廣泛採用將PLL等作成的本機振蕩信號與接收到的高頻信號混頻之後頻率變換成中頻信號或基帶信號的方法。這是由於比較容易獲得基帶信號。
圖5是表示進行上述頻率變換的典型的已有技術的高頻接收裝置(以下，有時也簡稱作為接收裝置)1的電氣結構框圖。接收裝置1是數位電視廣播的接收裝置。在該接收裝置1中，從廣播站發送來的高頻信號(正交數字調製信號)從輸入端2輸入。然後，該高頻信號由增益可變高頻放大器3放大之後，一起輸入到2個混頻器4、5。該高頻信號在上述的混頻器4、5中通過與相位互相有90°差異的所述本機振蕩信號進行混頻，以此解調成由輸出I與輸出Q形成的正交基帶信號。
從所述混頻器4輸出的基帶信號在增益可變基帶放大器6中放大。接著，在低通濾波器7中僅將所希望的頻帶的頻率成分提取出，再在放大器8中放大之後，從基帶輸出端9輸出。
同樣地，從所述混頻器5輸出的基帶信號在增益可變基帶放大器10中放大，接著，在低通濾波器11中僅抽出所希望的頻帶的頻率成分，再在放大器12中放大之後，從基帶輸出端13輸出。
在高頻接收裝置1中，為了作成所述本機振蕩信號，設有電壓控制型本機振蕩器(VCO)14、振蕩器15、PLL(鎖相環)電路16以及90°移相器17。由所述VCO14作成的本機振蕩信號通過90°移相器17，對所述2個混頻器4、5內的一個(圖5中的4)作為0°成分原樣輸入，對另一個(圖5中的5)在相位移動90°後進行輸入。這樣與接收的高頻信號混頻，能夠進行所述的輸出I與輸出Q的正交基帶信號的解調。
所述VCO14中的本機振蕩信號利用PLL電路16進行的反饋控制，穩定於與接收頻道相對應的頻率。即PLL電路16比較由石英振蕩器等形成的振蕩器15輸出的、具有穩定的恆定頻率的基準信號與將所述VCO14作成的本機振蕩信號分頻後的信號的相位，將與該相位差對應的錯誤輸出濾波而成的直流調諧電壓提供給所述VCO14。
對所述PLL電路16，從外部的控制微機等供給對應於所述接收頻道的設定頻率的信號。該PLL電路16與對應於接收頻道的設定頻率的信號相對應地，改變從所述VCO14輸入的本機振蕩信號的分頻比，以此能夠從所述VCO14輸出對應於所述接收頻道的本機振蕩信號。
這裡，由上述的增益可變高頻放大器3、兩個混頻器4，5、增益可變基帶放大器6，10、低通濾波器7，11、放大器8，12、VCO14、PLL電路16以及90°移相器17等構成將輸入的高頻信號進行頻率變換後接收的頻率變換部。
如上所述構成的高頻接收裝置1中，如圖5所示，採用測試信號發送裝置18以及測試檢查裝置19進行該接收裝置1的出廠檢查。所述測試信號發送裝置18取代來自天線的所述接收高頻信號，而向所述接收裝置1發送測試信號，輸入到所述輸入端2。測試檢查裝置19以此檢測從基帶輸出端9，13輸出的輸出I和輸出Q的正交基帶信號的電平、頻率、相位等，通過檢測它們的電平是否在規定值以內，來進行合格品和不合格品的識別。
具體地說，在檢查輸出I和輸出Q的正交基帶輸出的電平差是否在規定範圍內的增益平衡檢查時，從測試信號發送裝置18發送特定頻率的測試信號，由測試檢查裝置19檢測輸出I和輸出Q的正交基帶信號的電平，檢查檢測到的電平的差是否在規定值以內。
而且，在檢查所述I和所述Q的正交基帶輸出的相位差是否在規定範圍內的相位差檢查時，從測試信號發送裝置18發送特定電平的測試信號，由測試檢測裝置19檢測輸出I和輸出Q的正交基帶信號的相位，檢查檢測到的相位差是否在規定值以內。
然而，上述測試信號發送裝置18以及測試檢查裝置19，一個測定器通常就要數百萬到數千萬日幣那麼高的價格，由於導入檢查裝置，有時會導致高頻接收裝置單價的上升。
這裡，本專利的申請人先提出了日本公開專利公報「特開2002-232498號(2002年8月16日公開)」。如果採用該在先技術，即在將RF電路與基帶電路作成一個晶片的數字和模擬的混載晶片中，通過採用AD變換後的輸出進行模擬電路的檢查，不需要高價格的測定裝置以及檢查端子。
作為一般的高頻接收裝置可舉出例如調諧器，但是最近集成電路化不斷進步，只要將主要的部件作成一個晶片並外裝一部分的部件，就能夠完成所述高頻接收裝置。在作成一個晶片的上述日本公開專利公報「特開2002-232498號」中，在解調電路(數字電路)中設置檢查手段，在檢查時，取代接收信號而從輸入端輸入sin信號。
然而，在實際上，很難對所述作成一個晶片的集成電路在晶片試驗(wafertest)中輸入高頻信號。因此，不合格的晶片也會流向後半工序。另一方面，在所述高頻接收裝置作成一個晶片的同時，如日本公開專利公報「特開2002-232498號」所述那樣，將該高頻接收裝置的晶片與基帶處理電路等密封在同一組件中的多片化不斷進步。在這種情況下，若如前述那樣的不合格晶片流入後半工序，則一體密封的其他晶片也會成為不合格品，因此，晶片階段的選擇變得重要。
發明內容
本發明的目的在於，提供一種在晶片測試中能夠進行高頻測試信號的輸入檢查的高頻接收裝置。
為了實現上述目的，本發明的高頻接收裝置是被集成電路化，且利用頻率變換部將輸入的高頻信號頻率變換後接收的高頻接收裝置，包含發生高頻的測試信號的測試信號源，該測試信號源採用從內裝振蕩電路輸出的信號來產生高頻的測試信號，所述內裝振蕩電路包含於所述頻率變換部中，能生成所述頻率變換用的本機振蕩信號。
採用上述構造，在集成電路化且用於接收高頻信號的電路晶片中，由於將多枚晶片密封在同一組件中的多片化不斷進步等，晶片階段的篩選變得重要，對此，在本發明中，通過內裝測試信號源，能夠實施以往很難進行的晶片試驗中的高頻測試信號的輸入檢查。
藉助於此，能夠提高成品率，並且不需要高價格的測試信號源，能夠實現低成本化。而且，內裝的測試信號源採用進行頻率變換之後接收的裝置所必要的、所謂VCO等的內裝振蕩電路輸出的信號來作成測試信號，因此能夠將電路增加保留在最小限度，同時能夠在集成電路的內部進行測試。
本發明的又一目的、特徵以及優點根據以下所示的記載能夠充分明白。本發明的益處從根據附圖進行的下述說明中能夠明白。
圖1表示本發明實施形態的高頻接收裝置的電氣結構的框圖。
圖2是表示圖1所示高頻接收裝置的測試信號供給電路的一構造例的框圖。
圖3是表示圖1所示高頻接收裝置的自診斷電路的一構造例的框圖。
圖4是表示本發明實施形態的高頻接收裝置的測試信號供給電路的電氣結構的框圖。
圖5是表示典型的已有技術的高頻接收裝置的電氣結構的框圖。
具體實施例方式
關於本發明的實施形態，參照圖1～圖3進行說明如下。
圖1是表示本發明的實施形態的高頻接收裝置(以下，有時單記作「接收裝置」)21的電氣結構的框圖。該接收裝置21是數位電視廣播的接收裝置。在該接收裝置21中，從廣播站發送來的高頻信號(正交數字調製信號)從輸入端2輸入。然後，通過後述的測試信號供給電路23，輸入到增益可變高頻放大器24進行放大之後，一起輸入到兩個混頻器25，26。這兩個混頻器25，26中，通過與相互相位相差90°的所述本機振蕩信號混頻，解調成I和Q的正交基帶信號。
從所述混頻器25輸出的基帶信號在增益可變基帶放大器27中放大。接著，在低通濾波器28中僅抽出所希望的頻帶的頻率成分，再在放大器29中放大之後，從基帶輸出端30輸出。
同樣，從所述混頻器26輸出的基帶信號在增益可變基帶放大器31中放大。接著在低通濾波器32中僅抽出所希望的頻帶的頻率成分，再在放大器33中放大之後，從基帶輸出端34輸出。
在接收裝置21中，為了作成所述本機振蕩信號，設有電壓控制型本機振蕩器(VCO)35、振蕩器36、PLL(鎖相環)電路37以及90°移相器38。由所述VCO35作成的本機振蕩信號通過90°移相器38，對所述2個混頻器25、26中的一個(圖1中是25)作為0°成分原樣輸入，對另一個(圖1中的26)在相位90°變換後輸入。這樣，通過與接收高頻信號進行混頻，能夠進行所述I和Q的正交基帶信號的解調。
所述VCO35中的本機振蕩信號通過PLL電路37進行的反饋控制，被穩定成對應於接收頻道的頻率。即PLL電路37比較基準信號與將所述VCO35作成的本機振蕩信號分頻後的信號的相位，將對應於該相位差的錯誤輸出濾波後形成的直流調諧電壓提供給所述VCO35，上述基準信號是從石英振蕩器等構成的振蕩器36輸出的，具有穩定的恆定頻率的基準信號。
對所述PLL電路37從外部的控制微機等供給與所述接收頻道對應的設定頻率的信號。該PLL電路37與對應於接收頻道的設定頻率的信號對應地，通過改變從所述VCO35輸入的本機振蕩信號的分頻比，能夠從所述VCO35輸出對應於所述接收頻道的本機振蕩信號。
這裡，由上述的增益可變高頻放大器24、2個混頻器25，26、增益可變基帶放大器27，31、低通濾波器28，32、放大器29，33、VCO35、PLL電路37以及90°移相器38等構成將輸入的高頻信號頻率變換後接收的頻率變換部。
以上的構造與上述圖5所示的高頻接收裝置1相類似。要關注的在於，在該高頻接收裝置21中，在集成電路化的該接收裝置21中，還添加有所述測試信號供給電路23、測試信號源39、自診斷電路40。
所述測試信號源39如圖2所示，由混頻器電路構成，將從所述振蕩器36輸出的基準信號與所述VCO35輸出的本機振蕩信號進行混頻之後調製，生成在該高頻接收裝置21的測試中使用的測試信號。因此，採用作成頻率變換用的本機振蕩信號的已有結構(VCO35、振蕩器36以及PLL電路37)，僅通過添加所述混頻電路，就能夠實現所述測試信號源39，能夠減小電路規模。
所述測試信號供給電路23擇一地在通常接收時選擇從輸入端22輸入的接收高頻信號，在測試時選擇由所述測試信號源39生成的測試信號，提供給所述增益可變高頻放大器24。具體地說，所述測試信號供給電路23如圖2所示，具備分別位於所述接收高頻信號的線以及測試信號的線上的增益切換放大器41，42和將它們的輸出如上所述那樣擇一地進行切換的開關43構成。
利用所述外部的控制微機等，所述增益切換放大器41，42的放大率在通常時和接收時能夠進行切換。具體地說，放大所述接收高頻信號的增益切換放大器41的放大率，在測試時設定得較低，在通常時設定得較高。以此能夠使在測試時來自外部的高頻信號不會洩漏而影響測試。
放大所述測試信號的增益切換放大器42的放大率，在測試時設定得較高，在通常時設定得較低。以此能夠使得在通常時測試信號不會洩漏而影響特性。
另一方面，所述自診斷電路40將從放大器29，33輸出的I和Q的各基帶信號作為輸入，診斷本身的高頻接收裝置21的特性。以此能夠不需要以往測試時所需要的測試檢查裝置。
圖3是表示所述自診斷電路40的一構造例的框圖。該自診斷電路40具備AD變換器45，46、以及可編程序邏輯47而構成。
所述AD變換器45，46將所述測試信號進行頻率變換後的模擬信號、即I和Q的各基帶信號變換成數位訊號。所述可編程序邏輯47將變換成數位訊號的所述I和Q的各基帶信號用利用編程寫入的電路進行信號處理，進行關於檢查項目是否合格的判斷。藉助於此，利用編程能夠容易地改變與判斷基準等是否符合的判斷相關的設定，能夠使得測試規格等具有靈活性。
這樣，在集成電路化的高頻接收裝置21中，通過內裝所述測試信號源39以及測試信號供給電路23，能夠進行以往很難進行的晶片測試中的高頻測試信號的輸入檢查。以此能夠提高成品率，而且不需要高價的測試信號源，能夠實現低成本化。而且，內裝的測試信號源採用從頻率變換之後進行接收的裝置所必要的、所謂VCO35以及振蕩器36輸出的信號來作成測試信號，因此，能夠將電路增加限制於最小限度，同時能夠在集成電路的內部進行測試。
而且在本發明中，在如上所述能夠省略高價的測試信號源以及測試檢查裝置的反面，通過內裝測試信號源39、測試信號供給電路23以及自診斷電路40，晶片面積會增加。因此，若考慮容易進行所述晶片等級的評價且不需要外部裝置的成本優化方面，特別地對於數量少的產品以及成品率低的產品的測試，實施上述構造是理想的。與此相對，對於能夠確保數量並且能夠返回所述測試信號源以及測試檢查裝置的買入成本的晶片來說，也可以採用以往的檢查系統。然而，這種情況下，若品種多，則為了不使得批量生產體制崩潰，確保這些裝置及其設置場所變得很困難，從這點上也可以說，不需要這些裝置的本發明是有效的。
而且，對於所述自診斷電路40的設置場所，可以任意設定，然而，考慮到布線來回導致的信號劣化以及AD變換的取樣頻率，則圖1所示的頻率最低的最終級的位置容易進行診斷，以此是適宜的。
下面參照圖4對本發明的其他實施形態作說明如下。
圖4是表示本發明的其他實施形態的高頻接收裝置中的測試信號供給電路23a的電氣結構的框圖。本發明的其他實施形態的高頻接收裝置的不同點僅在於，取代前述實施形態的高頻接收裝置21與測試信號供給電路23，設置測試信號供給電路23a。
測試信號供給電路23a與所述測試信號供給電路23同樣地具備增益切換放大器41以及開關43，同時切斷測試信號的線，且在該切斷的端部形成短路用衰減器(pad)51，52。這樣，測試時通過將所述衰減器51，52之間短路，能夠連接所述測試信號的路徑，在通常時通過使所述衰減器之間斷開，能夠切斷該路徑。
因此，能夠發揮在通常時能不使得測試信號洩漏而影響特性這樣的更好的效果。
本發明的高頻接收裝置，在集成電路化且將輸入的高頻信號進行頻率變換後接收的裝置中，包含測試信號源，該測試信號源採用作成所述高頻變換用的本機振蕩信號的內裝振蕩電路輸出的信號來產生高頻的測試信號。
採用上述的構造，在集成電路化且將輸入的高頻信號進行頻率變換後接收的裝置中，由於將多個晶片封入同一組件的多片化正在發展等，晶片階段的篩選變得重要，對此，在本發明中，能夠通過內裝測試信號源來進行以往難以進行的晶片測試中的高頻測試信號的輸入檢查。
以此能夠提高成品率，並且不需要高價的測試信號源，能夠實現低成本化。而且，內裝的測試信號源是採用進行頻率變換之後接收的裝置所必要的所謂VCO等的內裝振蕩電路輸出的信號來作成測試信號，因此，能夠將電路增加限制於最小限度，同時能夠在集成電的內部進行測試。
而且，本發明的高頻接收裝置還具備對根據產生的所述測試信號的信號處理結果進行自診斷的自診斷電路。
採用上述構成，高頻接收裝置還內裝自診斷電路，採用內裝的測試信號源輸出的測試信號，診斷本身的特性。
因此，能夠不需要在以往測試所必要的測試檢查裝置。
再者，在本發明的高頻接收裝置中，所述自診斷電路具備將所述測試信號頻率變換後的結果進行模擬/數字變換的AD變換器、以及對所述AD變換器的輸出進行信號處理且該信號處理程序是可編程的可編程序邏輯而構成。
採用上述結構，AD變換器將模擬信號的基帶信號等的測試信號進行頻率變換後的信號變換成數位訊號。另一方面，可編程序邏輯採用利用編程寫入的電路對變換成該數位訊號的基帶信號等進行信號處理，進行檢查項目的合格判斷。
因此，可編程序邏輯利用編程寫入的電路對所述基帶信號等進行信號處理，進行檢查項目的合格判斷，因此，通過編程能夠容易地改變與判斷基準等合格判斷相關的設定，能夠使得測試規格等具有靈活性。
而且，在本發明的高頻接收裝置中，所述測試信號源是根據從外附的振蕩電路輸入的、成為鎖相環電路的所述本機振蕩信號的作成基準的基準信號和所述內裝振蕩電路輸出的本機振蕩信號來生成所述測試信號的測試用混頻器。
採用上述結構，所述頻率變換用的本機振蕩信號是採用高精度振蕩的石英振蕩器等的外附的振蕩電路輸出的基準信號，由PLL電路作成後，收到反饋控制以收斂成設定頻率，所述測試信號源由混頻器電路構成，將所述本機振蕩信號與該基準信號混頻之後作成所述測試信號。
因此，採用作成頻率變換用的本機振蕩信號的已有構造，僅僅利用所述混頻電路就能夠實現所述測試信號源，能夠消減電路規模。
而且，本發明的高頻接收裝置在所述測試信號的線上具備在測試時和通常時進行放大率切換的放大器。
採用上述構造，所述放大器採用所述內裝振蕩電路輸出的信號，將所述測試信號源作成的測試信號放大，使得該放大率在測試時為較高、通常時為較低。
因此，能夠使得在通常時測試信號不會洩漏而影響特性。
而且，本發明的高頻接收裝置，切斷所述測試信號的線並且在切斷的端部形成短路用衰減器，在測試時通過短路所述衰減器之間，能夠連接所述測試信號的路徑，在通常時通過使所述衰減器之間斷開，能夠切斷該路徑。
採用上述構造，預先切斷測試信號的線，將該切斷的線在測試時通過短路短路用衰減器之間進行連接，在通常時使所述衰減器之間斷開。
因此，能夠使得在通常時測試信號不會洩漏而影響特性。
再者，本發明的高頻接收裝置在所述輸入高頻信號的線上具有在測試時和通常時能夠切換放大率的放大器。
採用上述構造，所述放大器將從外部輸入的高頻信號放大，使得該放大率在測試時較低，在通常時較高。
因此，能夠使得在測試時來自外部的高頻信號不會洩漏而影響到特性。
發明的詳細說明中的具體實施形態或實施例，只不過是用於揭示本發明的技術內容，並不能夠限定於上述的具體例而進行狹義地解釋，在本發明的精神以及所附專利權利要求項的範圍內，能夠通過各種變更來實施。
權利要求
1.一種高頻接收裝置，該高頻接收裝置被集成電路化，且利用頻率變換部將輸入的高頻信號頻率變換後接收，其特徵在於，包含產生高頻的測試信號的測試信號源，該測試信號源採用從內裝振蕩電路輸出的信號來產生高頻的測試信號，所述內裝振蕩電路包含在所述頻率變換部內，能生成所述頻率變換用的本機振蕩信號。
2.如權利要求1所述的高頻接收裝置，其特徵在於，所述測試信號源是測試用混頻器電路，該測試用混頻器電路根據基準信號和從所述內裝振蕩電路輸出的本機振蕩信號生成所述測試信號，所述基準信號是從外附的振蕩電路輸入的，且成為利用所述頻率變換部中包含的鎖相環電路產生的所述本機振蕩信號的作成基準。
3.如權利要求1所述的高頻接收裝置，其特徵在於，還包括擇一地在通常時選擇所述輸入的高頻信號，在測試時選擇由所述測試信號源產生的測試信號，提供給所述頻率變換部的測試信號供給電路。
4.如權利要求1所述的高頻接收裝置，其特徵在於，在將所述測試信號供給所述頻率變換部的信號線上，具有在測試時和通常時切換放大率的放大器。
5.如權利要求1所述的高頻接收裝置，其特徵在於，在將所述測試信號供給所述頻率變換部的信號線中途切斷的同時，在該切斷的信號線的端部形成短路用衰減器，在測試時通過使所述衰減器之間短路以連接所述測試信號的路徑，在通常時所述衰減器之間斷開並切斷所述測試信號的路徑。
6.如權利要求1所述的高頻接收裝置，其特徵在於，在將所述輸入的高頻信號供給所述頻率變換部的信號線上，具備在測試時和通常時切換放大率的放大器。
7.如權利要求1所述的高頻接收裝置，其特徵在於，還包括自診斷電路，所述自診斷電路對由所述測試信號源產生的所述測試信號用所述頻率變換部處理後的結果進行自診斷。
8.如權利要求7所述的高頻接收裝置，其特徵在於，所述自診斷電路包括對所述測試信號經過頻率變換後的結果、即所述頻率變換部的輸出進行模擬/數字變換的AD變換器；以及對所述AD變換器的輸出進行信號處理，該信號處理程序就是可編程序的可編程序邏輯。
全文摘要
本發明的高頻接收裝置，內裝產生高頻測試信號的測試信號源，因此能夠提高成品率，不需要高價的測試信號源，能夠實現低成本化。而且，內裝的測試信號源由於用作成頻率變換用的本機振蕩信號所必要的VCO以及振蕩器輸出的信號來作成所述測試信號，因此，能夠將電路的增加保留在最小限度，同時，能夠在集成電路的內部進行測試。
文檔編號H04B1/30GK1578170SQ20041005575
公開日2005年2月9日 申請日期2004年7月28日 優先權日2003年7月28日
發明者米生祐己 申請人:夏普株式會社