外延雙溝道隔離二極體驅動陣列建模方法及仿真模型的製作方法

2023-06-13 14:45:31

外延雙溝道隔離二極體驅動陣列建模方法及仿真模型的製作方法
【專利摘要】本發明提供一種外延雙溝道隔離二極體驅動陣列建模方法及仿真模型，提取單一器件尺寸、規模及基準工藝條件下的二極體陣列器件的工藝模型參數和器件模型參數並建立工藝模型和器件模型；依據實驗流片的參數測試結果校驗得到的工藝模型參數和器件模型參數；根據校驗後的工藝模型參數和器件模型參數建立二極體電學特性與器件尺寸、工藝模型參數和器件模型參數的依存性關係；利用寄生三極體網絡模型仿真二極體陣列內部正向驅動電流、串擾電流與襯底漏電流之間的關係，然後校驗二極體陣列器件的工藝優化條件。根據下一代二極體驅動陣列器件的性能要求，可以方便、快捷地確定器件工藝條件和器件參數，預測器件性能。
【專利說明】外延雙溝道隔離二極體驅動陣列建模方法及仿真模型

【技術領域】
[0001] 本發明涉及二極體陣列器件建模方法和仿真技術，特別是涉及一種不同尺寸、規 模的二極體陣列器件用於驅動相變存儲器的建模方法以及仿真模型。

【背景技術】
[0002] 相變存儲器（PCRAM)是基於 20 世紀 60 年代末（S. R. Ovshinsky，Phys. Rev. Lett.，21，1968, pl450)至 70 年代初（J. Feinleib 等人，Appl. Phys. Lett.，18, 1971，p254) 由Ovshinsky提出的一種硫系化合物半導體薄膜在電、熱及光的作用下可發生可逆相變的 新型存儲機理。相變存儲器作為高密度存儲技術是國際上的研究熱點，1D1R(1個二極體和 1個可逆相變電阻）是實現高密度存儲陣列的最佳途徑。正向驅動能力強、漏電流與串擾電 流小、高密度的二極體陣列是實現海量存儲的前提。Samsung公司（M. J. Kang等人在IEDM 會議上發表）開發了 20nm技術節點下4F2的PCRAM陣列器件，相變材料被限定狹小的區域 內，在沿陣列的字線方向相變材料的高度為30nm，寬度僅為7. 5nm ;沿位線方向相變材料的 長度為22nm。但是，其驅動二極體陣列採用選擇性外延技術，製造成本很高，並且該製備工 藝在CMOS工藝之後完成，其不可避免的熱處理過程會造成40nm CMOS器件的電學性能漂 移，降低40nm CMOS邏輯電路的產品良率，該技術不適應於40nm標準CMOS工藝下嵌入式 PCRAM晶片的應用設計。2010年，中科院微系統與信息技術研究所開發出了基於雙溝道隔 離的外延二極體陣列的器件結構和製備工藝（中國專利，雙淺溝道隔離的外延二極體陣列 的製備方法，申請號：201010289920. 1)，該技術採用主流的CMOS製造工藝，在襯底上形成 重摻雜的第一導電類型區域，採用矽外延技術生長外延層，然後通過蝕刻工藝形成二極體 陣列字線間的深溝道隔離和垂直於深溝道方向的淺溝道形成位線間隔離，高深寬比的絕緣 層分別填充在深溝道和淺溝道中。最後，經過離子注入工藝，在深、淺溝道隔離所圍成的有 源區域形成第二導電類型區域，構成二極體單元陣列。
[0003] 隨著半導體光刻技術的發展，40nm以下的技術節點研發高密度二極體陣列器件 的難點在於抑制二極體陣列襯底漏電流、相鄰位線間以及相鄰字線間的串擾電流；有效降 低串聯電阻，提升二極體正向驅動能力；優化二極體單元的反向擊穿特性，增加驅動器件的 開關電流比。其中，二極體陣列器件襯底漏電流取決於字線埋層離子注入工藝參數；相鄰 位線間的串擾電流由淺溝道隔離的蝕刻、填充工藝；相鄰字線在陣列選通切換時的噪聲電 流來自於深溝道的蝕刻填充工藝；單個二極體單元開啟時的正向驅動能力取決於二極體陣 列的規模大小、字線長度以及字線埋層離子注入工藝；未選中的二極體單元的反向擊穿特 性將影響到整個二極體陣列器件的靜態漏電流，從而引起誤操作，這與二極體單元形成第 一導電類型離子注入工藝密切相關。綜上所述，需要一個高效、低成本以及精準的方法來 梳理如此錯綜複雜的工藝參數和二極體陣列電學性能參數之間的關係。TCADCTechnology Computer Aided Design)是半導體工藝模擬及器件模擬工具，是現代半導體製造中有效、 快速地設計與研究手段，同時也是降低器件製造成本的有利途徑。藉助於TCAD仿真平臺， 建立二維外延雙溝道二極體驅動陣列的工藝模型並校準；結合工藝模型參數搭建二極體陣 列器件模型，以晶圓級測試數據為依據調試和校準器件模型，確定優化工藝條件；採用寄生 三極體網絡模型研究多埠的二極體驅動陣列器件的內部串擾電流和襯底漏電流效應，達 到優化器件性能的目的。
[0004] 目前現有的二極體模型都針對單管器件，即無法描述多埠二極體陣列各個埠 之間的電流-電壓關係。鑑於此，本發明提出一種外延雙溝道二極體陣列器件的建模方法， 通過計算機軟體平臺搭建外延雙溝道隔離二極體陣列的工藝模型和器件模型，主要表徵二 極管陣列器件內部的寄生效應和串擾效應，結合器件應用的性能要求，優化工藝參數，做到 有效地抑制二極體陣列內部的寄生效應，提升二極體陣列的正反向電學性能。該器件模型 經過校準，具有在陣列規模、幾何參數、工藝參數、模型維度等方面的靈活性，可用於不同性 能指標要求下預測和分析二極體驅動器件的電學性能，如應用於驅動相變存儲器（PCRAM)， 阻性存儲器（RRAM)，磁性存儲器（MRAM)以及鐵電存儲器（FeRAM)等。
[0005] 建立外延雙溝道隔離二極體陣列器件從工藝模型、物理模型到子電路模型的仿真 方案，需要許多描述二極體陣列的模型參數，因此，器件設計者可以利用二極體陣列模型方 便快捷地仿真二極體陣列的性能，並對器件性能進行優化和預測判斷。
[0006] 目前的二極體模型多為單管模型，工藝模型中為理想的摻雜分布，器件模型僅僅 可以描述二埠的電流-電壓特性，無法描述同一字線上相鄰位之間串擾電流效應，也無 法描述字線間漏電流和襯底漏電流。而二極體驅動陣列器件為多埠器件，需要根據設計 者的需求提供子電路模型參數，滿足集成電路設計在驅動陣列的單元尺寸和陣列規模上具 有一定靈活性。
[0007] 因此，有必要提出一種新的外延雙溝道隔離二極體驅動陣列建模方法及電路模型 來解決上述問題。


【發明內容】

[0008] 鑑於以上所述現有技術的缺點，本發明的目的在於提供一種外延雙溝道隔離二極 管驅動陣列建模方法及電路模型，用於解決現有技術中的二極體模型多為單管模型，工藝 模型中為理想的摻雜分布，器件模型僅僅可以描述二埠的電流-電壓特性，無法描述同 一字線上相鄰位之間串擾電流效應，也無法描述字線間漏電流和襯底漏電流的問題。
[0009] 為實現上述目的及其他相關目的，本發明提供一種外延雙溝道隔離二極體驅動陣 列建模方法，所述建模方法至少包括：（1)提取單一器件尺寸、規模以及基準工藝條件下的 二極體陣列器件的工藝模型參數和器件模型參數；（2)根據步驟（1)中提取的工藝模型參 數和器件模型參數，建立不同器件尺寸和規模以及不同工藝條件下的工藝模型和器件模 型；（3)依據實驗流片的參數測試結果校驗不同器件尺寸、規模及不同工藝條件下的工藝 模型參數和器件模型參數；(4)根據步驟（3)中校驗後的工藝模型參數和器件模型參數建 立二極體電學特性與器件尺寸、工藝模型參數和器件模型參數的依存性關係；（5)利用寄 生三極體網絡模型仿真二極體陣列內部正向驅動電流、串擾電流與襯底漏電流之間的關 系；(6)依據步驟（5)中得到的二極體陣列內部正向驅動電流、串擾電流與襯底漏電流之間 的關係，校驗二極體陣列器件的工藝優化條件。
[0010] 優選地，所述步驟（1)中提取單一器件尺寸、規模以及基準工藝條件下的二極體 陣列器件的工藝模型參數中包括步驟：(a)建立不同摻雜雜質在矽中的擴散模型；(b)依據 各摻雜雜質分布的多源空間數據無縫集成校準各摻雜雜質在娃中的擴散模型；（C)提取一 組單一尺寸、規模以及基準工藝條件下的工藝模型參數，以此來搭建N*N外延雙溝道隔離 二極體陣列的器件結構。
[0011] 優選地，所述步驟（a)中的所述摻雜雜質包括砷、磷、硼、氟化硼和鍺。
[0012] 優選地，所述步驟（c)中的所述工藝模型參數包括PN結面積、矽外延層厚度、淺槽 隔離深度、位線隔離寬度、字線隔離寬度、字線埋層中砷摻雜濃度、字線填充工藝最高溫度、 字線填充工藝時間。
[0013] 優選地，所述步驟（1)中提取單一器件尺寸、規模以及基準工藝條件下的二極體 陣列器件的器件模型參數包括步驟：（d)在Sdevice平臺上建立單一尺寸、規模以及基準工 藝條件下的器件電學模型：（e)採用四埠仿真的方法表徵器件電學性能，並進行單個二 極管的二埠 IF、IR和四埠 IF、IW、ID、IB的電學測試：（f)根據實測數據校準器件模型 參數，同時提取表徵二極體陣列性能的指標。
[0014] 優選地，所述表徵二極體陣列性能的指標包括：二極體串聯電阻Rs、與電極的接觸 電阻Rct、金屬互連線電阻RM、字線與字線間的漏電流IWL。
[0015] 優選地，所述步驟（2)中建立不同器件尺寸和規模以及不同工藝條件下的工藝模 型的步驟包括：（g)對所述基準工藝條件下二極體陣列器件中工藝參數的測試結果進行分 組實驗；(h)在Sprocess平臺上建立不同器件尺寸和不同陣列規模的二極體陣列工藝模 型。
[0016] 優選地，所述步驟（2)中建立不同器件尺寸和規模以及不同工藝條件下的器件模 型的步驟包括：（i)依據所述步驟（h)中所建立的二極體陣列工藝模型，提取不同器件尺 寸、規模和不同工藝條件的器件電學特性參數；（j)根據仿真結果初步確定優選的工藝條 件參數。
[0017] 優選地，所述步驟⑷中所述二極體電學特性與器件尺寸、工藝模型參

【權利要求】
1. 一種外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於，所述建模方法至少 包括： (1) 提取單一器件尺寸、規模以及基準工藝條件下的二極體陣列器件的工藝模型參數 和器件模型參數； (2) 根據步驟（1)中提取的工藝模型參數和器件模型參數，建立不同器件尺寸和規模 以及不同工藝條件下的工藝模型和器件模型； (3) 依據實驗流片的參數測試結果校驗不同器件尺寸、規模及不同工藝條件下的工藝 模型參數和器件模型參數； (4) 根據步驟（3)中校驗後的工藝模型參數和器件模型參數建立二極體電學特性與器 件尺寸、工藝模型參數和器件模型參數的依存性關係； (5) 利用寄生三極體網絡模型仿真二極體陣列內部正向驅動電流、串擾電流與襯底漏 電流之間的關係； (6) 依據步驟（5)中得到的二極體陣列內部正向驅動電流、串擾電流與襯底漏電流之 間的關係，校驗二極體陣列器件的工藝優化條件。
2. 根據權利要求1所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（1)中提取單一器件尺寸、規模以及基準工藝條件下的二極體陣列器件的工藝模 型參數中包括步驟：(a)建立不同摻雜雜質在矽中的擴散模型；(b)依據各摻雜雜質分布的 多源空間數據無縫集成校準各摻雜雜質在矽中的擴散模型；（c)提取一組單一尺寸、規模 以及基準工藝條件下的工藝模型參數，以此來搭建N*N外延雙溝道隔離二極體陣列的器件 結構。
3. 根據權利要求2所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（a)中的所述摻雜雜質包括砷、磷、硼、氟化硼和鍺。
4. 根據權利要求2所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（c)中的所述工藝模型參數包括PN結面積、矽外延層厚度、淺槽隔離深度、位線隔 離寬度、字線隔離寬度、字線埋層中砷摻雜濃度、字線填充工藝最高溫度、字線填充工藝時 間。
5. 根據權利要求4所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（1)中提取單一器件尺寸、規模以及基準工藝條件下的二極體陣列器件的器件模 型參數包括步驟：（d)在Sdevice平臺上建立單一尺寸、規模以及基準工藝條件下的器件電 學模型：（e)採用四埠仿真的方法表徵器件電學性能，並進行單個二極體的二埠 IF、IR 和四埠 IF、IW、ID、IB的電學測試：（f)根據實測數據校準器件模型參數，同時提取表徵二 極管陣列性能的指標。
6. 根據權利要求5所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述表徵二極體陣列性能的指標包括：二極體串聯電阻Rs、與電極的接觸電阻Rct、金屬互 連線電阻R M、字線與字線間的漏電流IWL。
7. 根據權利要求6所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（2)中建立不同器件尺寸和規模以及不同工藝條件下的工藝模型的步驟包括： (g)對所述基準工藝條件下二極體陣列器件中工藝參數的測試結果進行分組實驗；(h)在 Sprocess平臺上建立不同器件尺寸和不同陣列規模的二極體陣列工藝模型。
8. 根據權利要求7所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（2)中建立不同器件尺寸和規模以及不同工藝條件下的器件模型的步驟包括： (i)依據所述步驟（h)中所建立的二極體陣列工藝模型，提取不同器件尺寸、規模和不同工 藝條件的器件電學特性參數；（j)根據仿真結果初步確定優選的工藝條件參數。
9. 根據權利要求7所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述步驟（4)中所述二極體電學特性與器件尺寸、工藝模型參數和器件模型參數的依存性 關係為：

:其中EPI_THK為矽外延層厚度；BNL_Dose 為字線埋層中砷摻雜濃度；STI_Depth為淺槽隔離的深度。
10. 根據權利要求8所述的外延雙溝道隔離二極體驅動陣列的建模方法，其特徵在於： 所述外延層厚度的變化範圍為2?5 μ m ;字線埋層中砷摻雜濃度的變化範圍在I. 0el5? 7. 0el5cm 2〇
11. 一種外延雙溝道隔離二極體驅動陣列的仿真模型，其特徵在於：該仿真模型至少 包括：具有第一導電類型的矽襯底區域（10);定義於矽襯底上的高摻雜的字線埋層區域 (11) ;所述字線埋層區域具有第二導電類型；設於高摻雜的矽襯底上的二極體單元陣列 (12) ； 形成於所述二極體單元陣列之間的淺槽隔離層（13); 字線埋層區域設有兩個引出端（14,15)，該兩個引出端同時分別連接於位於所述二極 管單元陣列上方的第一金屬層（16)和位於所述第一金屬層上方的第二金屬層（17);所述 二極體區域表面連接於所述第一金屬層。
12. 根據權利要求11所述的外延雙溝道隔離二極體驅動陣列的仿真模型，其特徵在 於：與所述兩個引出端相連的第二金屬層構成該二極體的字線端；與所述二極體表面區域 相連的第一金屬層構成二極體的位線端。
13. 根據權利要求11所述的外延雙溝道隔離二極體驅動陣列的仿真模型，其特徵在 於：所述第一導電類型為P型，所述第二導電類型為N型。
14. 根據權利要求12所述的外延雙溝道隔離二極體驅動陣列的仿真模型，其特徵在 於：所述仿真模型包括：二極體陣列器件內部的寄生三極體效應、串擾電流效應以及襯底 漏電流效應；所述寄生三極體基於Gummel-Poon模型，字線埋層為寄生三極體的基區，相鄰 二極體單元的陽極分別為橫向寄生三極體發射極和集電極，襯底端為堅直方向三極體的集 電極。三極體構成網絡結構的埠電流為：
其 中βΗ為水平方向寄生三極體電流靜態增益；βν為堅直方向寄生三極體電流靜態增益； 為跨導；IF、IW、ID、IB分別為單個二極體電學測試的四埠。
【文檔編號】G06F17/50GK104392058SQ201410712365
【公開日】2015年3月4日 申請日期:2014年11月28日 優先權日:2014年11月28日
【發明者】劉燕, 宋志棠, 汪恆, 劉波 申請人:中國科學院上海微系統與信息技術研究所