基於PCI-E接口的64通道高頻超聲數據收發系統的製作方法

2023-06-13 03:32:06 1

本實用新型涉及高壓超聲激發信號的發送，高頻超聲數據採集，更具體地，涉及一種基於PCI-E接口的64通道高頻超聲數據收發系統。

背景技術：

超聲檢測現今廣泛應用於醫學成像，板材管道探傷成像系統中，如B超，超聲探傷儀等。醫學超聲成像有價格低廉、使用簡便、實時迅速、無創無輻射性、準確性高、可連續動態及重複掃描等優點，雖然現在超聲成像算法和探傷算法已經比較成熟，但還是有很大改進空間，如超聲目前還不適合含氣器官檢查如肺，消化道和骨骼的檢查等。而市面上一些專用的超聲探測儀拿不到原始的超聲收發數據。故很有必要設計一個簡單易用性價比高的超聲數據採集實驗環境，方便科研人員採集原始超聲數據從而去優化現有超聲檢測算法。

現在市面上有關多通道高速（大於40MHz）超聲數據收發卡功能非常有限，一些通用的高速數據採集卡，如美國的國家儀器（NI），中國臺灣的凌華科技(ADLINK)，其數據採集通道數量遠遠達不到超聲成像應用要求，這些公司生產的高速數據採集卡一般最多支持8通道數據採集且不支持收發一體，雖然可以用PXI機箱把多個高速PXI發送板卡和採集板卡連接一塊組成一個系統實現超聲數據收發實驗環境，但是板卡數量過多連接導線雜亂，不易管理，而且單個板卡價格非常昂貴，造成系統成本太高，不能大規模推廣應用。而且PXI系統只能數據採集，內部控制器處理數據能力非常有限，不能直接在採集環境中用高性能CPU和GPU加速去分析複雜算法，這樣數據採集必須跟算法分析分開進行，不能實現實時採集實時分析出結果。應用中顯現出很大局限性。

技術實現要素：

為了克服現有定製PXI高速數據採集系統價格昂貴，實用性差的問題，本實用新型提供了一種基於PCI-E接口的64通道高頻超聲數據收發系統。該系統可以直接在一個主機中實現64路超聲收發，極其方便科研人員超聲數據的採集使用。

為了實現上述目的，本實用新型的技術方案為：

一種基於PCI-E接口的64通道高頻超聲數據收發系統，包括4個板卡模塊，分別為1個主板卡模塊和3個從板卡模塊，各板塊模塊之間是同步採集的；

所述板卡模塊包括16通道傳感器陣列、32通道高壓模擬開關晶片、兩片8通道高壓脈衝超聲發送晶片、16通道高速ADC採集晶片、處理器、兩片DDR3存儲器、PCI-E總線接口、晶振和供電電源；

16通道傳感器陣列與32通道高壓模擬開關晶片連接，32通道高壓模擬開關晶片的輸出端與16通道高速ADC採集晶片的輸出端連接，16通道高速ADC採集晶片的輸出端與處理器的輸入端連接，處理器的輸出端分別與兩片8通道高壓脈衝超聲發送晶片的輸入端連接，兩片8通道高壓脈衝超聲發送晶片的輸出端分別接入32通道高壓模擬開關晶片的輸入端；處理器的輸出端還分別與兩片DDR3存儲器、PCI-E總線接口連接，晶振為向處理器提供操作時鐘。

上述技術方案中，板卡模塊滿足超聲探頭收發一體的應用場景，即發送和接收通路通過一個開關相連，實現發送高壓和採集低壓通路之間的切換。發送信號通過8通道高壓脈衝超聲發送晶片，該晶片可以通過處理器去控制每個通道高壓激發信號發送的時間延遲，從而滿足超聲相控陣成像的應用。

優選的，所述供電電源分為兩個子模塊，一個模塊生產高壓 70V供給8通道高壓脈衝超聲發送晶片產生高壓激發信號，另一個模塊生成低壓電源，供給系統中其他部件。

優選的，所述系統還包括與處理器連接的SPI FLASH。

優選的，所述處理器為FPGA。

與現有技術相比，本實用新型的有益效果為：

1、通過32通道高壓模擬開關晶片實現超聲探頭收發一體，時分復用，節省探頭成本。

2、通過兩片8通道高壓脈衝超聲發送晶片實現激勵信號的發送，該晶片可通過FPGA配置，自動發送延時的高壓激勵信號（電壓可達+-70V）。

3、通過16通道高速ADC採集晶片把超聲數據採集發往處理器，該採集晶片內部集成了數據的全套模擬前端，14位解析度的ADC能實現65MSPS，可以保證採集超聲數據的質量。

4、使用兩片高速DDR3存儲器作為系統緩存，兩片DDR3存儲器可同時緩存數據，大大提高數據採集的可靠性。

5、發送和採集都採用專用的集成了信號調製電路晶片，大大節省PCB的布局布線資源。

6、PCI-E總線接口比較靈活通用，用一個多PCI-E插槽的主板就能實現16×N路超聲收發系統。採集到數據可以通過主板上高性能CPU，CPU去實時分析數據，得出實時結果。

7、多PCI-E板卡之間通過握手信號來實現同步，即從板卡都初始化好後會給主板卡一個響應信號，主板卡初始化好後檢測從板卡的狀態，如果從板卡都準備好了則發送觸發脈衝，同步開始採集。

附圖說明

圖1為本實用新型16通道高速超聲板卡模塊硬體架構圖。

圖2 為本實用新型多板卡模塊同步通信接口連接方式。

圖3為本實用新型FPGA 內部硬體模塊架構圖。

圖4 為本實用新型整個完整採集系統工作流程圖。

具體實施方式

為了更好地說明本發明思想，結合附圖對本實用新型做詳細的說明。

如圖1所示，單個板卡模塊的硬體圖，整個硬體組成主要包括2片HV7351 8通道高壓脈衝超聲發送晶片，1片16通道高速ADC晶片，具體型號為AFE5818，1片32通道高壓模擬開關晶片，具體型號為HV2808，1片Xilinx Artix-7XC7A200T FPGA主控晶片，2片DDR3晶片，一片外部晶振，一片SPI FLASH，再加一個電源模塊。

HV2808開關是一個32通道二選一矩陣，最高適用於正負100電壓輸入。可通過一個 3.3V CMOS邏輯電平去控制開關的切換。外部直接跟傳感器陣列相連，內部一端接高壓脈衝信號，一端接低壓採集探頭。通過控制開關就能控制外部傳感器與高壓發送埠連接還是低壓採集晶片相連。

8通道高壓脈衝超聲發送晶片HV7351可達+70V高壓輸出， +3A輸出電流，獨立可編程時延，延遲計數器操作時鐘可高達200MHz，這樣增量延遲可低至5ns。FPGA只需要很少的控制引腳就可控制操作晶片，晶片往外發送脈衝之前，FPGA先配置晶片參數，如時延參數等。

FPGA選用Xilinx公司的 Artix-7XC7A200T FPGA作為主控晶片，該晶片含215,360個邏輯單元，內部含13,140Kb RAM塊，支持PCI Express X4 Gen2（5Gb/s），接口支持DDR3接口頻率1,066 Mb/s 。

DDR3可選Micron MT41K512M16HA-125 晶片，該晶片存儲容量8Gb，16位寬總線。兩片DDR3，操作時鐘800MHz，理論存儲最大速率為3200MB/s。

晶振可選用50MHz差分輸入，為系統操作時鐘，FPGA內部時鐘管理單元可通過分頻和綜合把時鐘分為各種不同等級的頻率去操作各個模塊。

SPI FLASH 可選用Winbond W25Q64BV 64M 比特spi flash，用來存儲FPGA 程序bit文件。

電源模塊分為兩個子模塊，一個模塊生產高壓+70V供給HV7351產生高壓激發信號，另一個模塊生成低壓電源，供給數字晶片。圖1中的PCI-E x4指的是PCI-E接口。

如圖2所示，四個板卡其中一個為主板卡，主板卡相對從板卡多了4個控制接口，所有板卡依據參考時鐘（10MHz）同步起來。

主觸發和從響應的通信協議為：當主板卡接受到上位機開始運行命令時，主板卡先檢測從板卡有沒有準備好，準備好了響應板卡的從響應接口為高電平，否則為低電平。準備好了就發送觸發脈衝給從板卡，從板卡接收到脈衝後的下個周期上升沿開始採集數據。如果沒有準備好，則一直等到所有從板卡準備好採集再開始發送觸發信號。這樣可以確保所有的板卡都完全同步採集。

所有的參考時鐘線都等長設置，確保時鐘相位無誤差。

如圖3所示，FPGA內部可分為ADC控制轉換模塊，信號激發控制邏輯模塊，DDR3控制器模塊，PCI-E x4控制器模塊，配置邏輯控制模塊，時鐘管理模塊。

AD晶片輸出接口電平是LVDS差分電壓，輸出到FPGA為串行數位訊號，在接口處可利用FPGA解串基元把串行轉變並行，然後16路並行數據再一併輸入雙頻率16×16 轉64（假設接口DDR3接口配置為64總線寬度）FIFO，同時DDR3控制器檢測到FIFO中有數據可讀則執行讀FIFO命令，再把數據發往DDR3存儲器存儲起來。

等所有的數據都採集緩存後，再通過PCI-E X4 控制器讀DDR3中緩存的數據，後傳輸至上位機。

DDR3控制器主要是包含一個DDR3 IP核，該IP核負責把採集的有效數據轉換為DDR3物理存儲器能識別的協議格式。

PCI-E x4控制器包含一個PCI-E IP核，該IP核負責把採集的有效數據轉換PCI-E總線協議格式傳輸。

時鐘管理單元把外接時鐘50MHz通過PLL轉變為各種其它時鐘，驅動各個模塊有序的運行。

配置邏輯控制主要負責處理上位機發送來的配置命令，如採樣點數，採集數據的採樣率，發送高壓脈衝的時延，開始和結束命令等。

信號發送邏輯把負責配置控制高壓脈衝激發晶片。

如圖4所示，整個板卡工作時序狀態為：

啟動系統電源後，主板卡初始化，把燒入SPI FLASH 的配置文件下載到FPGA，所有初始化完成後，等待上位機發送的板卡工作是的配置參數，如採樣率，每次採樣點數，採樣間隔等。

配置完成後等待開始運行命令，如果從板卡接受到開始運行命令，則在相應的從響應接口輸出高電平，表示板卡所有模塊已經開始準備好運行，如果主板卡接受到開始運行命令時先檢查從板卡的從響應接口電平狀態，如果都為高電平，則表示從板卡都已經接受到上位機的開始運行指令，這是主板卡同時給每個板卡發送一個相應的觸發脈衝，同時板卡約定，再接受到觸發脈衝的下一個周期開始發送高壓激發脈衝至超聲探頭。

當高壓激發脈衝發送結束時，切換開關把超聲傳感器陣列與接受AD晶片相連，同時開始採集數據。

開啟採集數據計數器，採集到的數據發往FPGA，再經過DDR3控制器緩存到DDR3，當採集到預設的點數時，通過DDR3控制器讀取DDR3控制器中的數據，再通過PCI-E 控制器發往上位機。

發送時候同時檢測DDR3內存數據是否已經全部讀出，如果全部讀出來了，則檢測PCI-E控制器FIFO中有無緩存數據。

發送完成後檢測上位機有沒有發送停止運行的指令，如果有則停止此次的任務，沒有的話則判斷兩次發送和採集的時間間隔周期有沒有到，如果到了則轉到高壓激發脈衝發送狀態循環執行狀態，直到接受到上位機的停止運行指令為止。

本實用新型為了克服現有定製PXI高速數據採集系統價格昂貴，實用性差的問題，提供了一種基於PCI-E接口的64通道高頻超聲數據收發系統。該系統可以在一個主機中實現64路超聲收發，極其方便科研人員超聲數據的採集和算法研究。該系統包括4個板卡模塊，每一個板卡可以實現16通道超聲數據的收發，所有的板卡模塊通過板載參考時鐘和同步觸發信號，握手通信協議跟其它幾塊板卡相連實現同步採集。

板卡模塊設計滿足超聲探頭收發一體的應用場景，即發送和接收通路通過一個開關矩陣相連，實現發送高壓和採集低壓通路之間的切換。發送信號是通過專用8通道高壓調製晶片，該晶片可以通過FPGA去控制每個通道高壓激發信號發送的時間延遲，從而滿足超聲相控陣成像的應用。接收使用16通路高速AD採集晶片，每個通道通過串行差分信號把轉換後的數位訊號發送至FPGA,數據經過FPGA調製送往DDR3存儲晶片緩存，緩存的同時通過FPGA 內部的DDR3控制器讀取緩存的數據再通過PCI-E Gen2 x4總線發往主機，由主機去分析數據。本採集系統搭配普通多PCI-E插槽的主板就能滿足高速的超聲應用，相對來說靈活性非常強，可以實現實時採集實時處理應用的場合，而且性價比高。

以上所述的本實用新型的實施方式，並不構成對本實用新型保護範圍的限定。任何在本實用新型的精神原則之內所作出的修改、等同替換和改進等，均應包含在本實用新型的權利要求保護範圍之內。